JPH03196257A - ベクトル処理装置 - Google Patents

ベクトル処理装置

Info

Publication number
JPH03196257A
JPH03196257A JP33594289A JP33594289A JPH03196257A JP H03196257 A JPH03196257 A JP H03196257A JP 33594289 A JP33594289 A JP 33594289A JP 33594289 A JP33594289 A JP 33594289A JP H03196257 A JPH03196257 A JP H03196257A
Authority
JP
Japan
Prior art keywords
vector
data
elements
register
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33594289A
Other languages
English (en)
Other versions
JP2928301B2 (ja
Inventor
Masamori Kashiyama
正守 柏山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33594289A priority Critical patent/JP2928301B2/ja
Publication of JPH03196257A publication Critical patent/JPH03196257A/ja
Application granted granted Critical
Publication of JP2928301B2 publication Critical patent/JP2928301B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ベクトルデータ処理装置に係り、特にベクト
ルエレメントの圧縮及び拡張処理に関するものである。
[従来の技術] ベクトルデータ処理装置は、そのチエイニング機能によ
って複数の演算器を時間的にオーバーラツプして使用す
ることができ、高いデータ処理能力を有している。
すなわち、ベクトルデータ処理装置では、高いデータ処
理能力を実現するため1マシンサイクル中にベクトルエ
レメントを並列に処理する。
そのため、例えば、4工レメント並列処理の場合、4n
 (n=0.1.2−)番エレメントを処゛理する複数
のベクトルレジスタと演算、器の組と。
4n+1番エレメントを処理する組、4n+1番エレメ
ントを処理する組、4n+3番エレメントを処理する独
立した組から構成され、それぞれの組では1マシンサイ
クルに1エレメントの演算処理が可能である。これによ
り、1マシンサイクルに4エレメントの演算処理が達成
される。
このようなベクトルエレメント処理装置の例としては、
日経エレクトロニクス、1987年。
12月28日、(尚437)第111−125頁で紹介
されているもの等が知られている。
ところで、態動処理等では、高速度の演算を可能とする
ために、ベクトルデータに対してベクトルエレメントの
有効エレメントに対する圧縮及び、拡張処理を行う場合
がある。すなわち、たとえば、行列演算において、行列
間の演算を必要としない成分データや、あらかじめ結果
が予測できる成分データを、除外して行列データを圧縮
して、演算を行い、結果、得られたデータの並びを元の
行列の並びに復元(拡張)する場合がある。
このような、ベクトルデータの圧縮、拡張は。
前記エレメント並列処理を行なわない場合、例えば1工
レメント並列処理では容易である。しかし、これでは演
算の高速化を図ることはできない。
そこで1態動処理等で圧縮、拡張を行う場合、相互に独
立しているエレメント並列間のベクトルエレメントの乗
り換えを行い、エレメント並列処理を可能とする必要が
ある。
このため、効率的なベクトルデータの圧縮、拡張手段に
関して色々検討された経緯があった。
これらの従来の技術としては、たとえば、特開昭60−
263268号公報記載の第1の従来技術や特開昭59
−140581号公報記載の第2の従来技術等が知られ
ている。
これらの従来技術においては、各ベクトルエレメントの
有効無効を示すマスクビットなベクトルエレメントに対
応して設け、たとえば4エレメントよりなる行列の行列
間演算において、4工レメント並列処理を行う合は第1
の4エレメントの内マスクビットが有効(演算を行う)
を表すエレメントのみをアライナ−回路にて抽出し間隔
を詰めて(連続とする)、4エレメントを一行とするデ
ータバッファの第1の行に書き込み、その後、データバ
ッファの第1の行の空き部分には次の第2の4エレメン
トの内マスクビットが有効を表すエレメントのみをアラ
イナ−回路にて抽出し間隔を′詰めて空きエレメント分
書き込むことにより、圧縮処理を実現している。すなわ
ち、圧縮された1行を得るために、複数回、データバッ
ファの同一行に書き込みを行わなければならない、また
、アライナ−回路にて抽出された第2の4エレメント中
のエレメントの内、第1の行に書き込まれなかったエレ
メントは第1の次の行に書き込まれなければならない。
また、第2の従来技術記載のハードウェア構成を利用す
ることにより、データバッファより圧縮された第1の行
のデータ、すなわち本例においては4エレメント読み出
し、マスクビットの情報に基づいて、アライナ−回路に
て4エレメント中から第1の行列に属するエレメントの
み抽出し、本来の並びに拉び変えて第1の行列を復元し
、また、残りのエレメントの内、第2の行列に属するエ
レメントのみ抽出し1本来の並びに並び変え、さらに、
不足分のエレメントがある場合には、データバッファよ
り第2の行を読み出し、第2の行列に属するエレメント
のみ抽出し1本来の並びに並び変え、先に第1の行より
復元したものと合わせ、第2の行列を復元することによ
り拡張処理を実現することができる。また、この場合、
第2の行のエレメントのうち、第2の行列に属さないエ
レメントについては、以降の行列の復元に用いられなけ
ればならない。
[発明が解決しようとする課題] 以上の従来技術によれば、前記データバッファの書き込
みアドレスや切り替えタイミング等の制御が煩雑となる
問題があった。特に、前述したように、圧縮または拡張
処理前の行が、処理後、異なる行にまたがる場合の処理
において、その制御の煩雑さは顕著であった。
また、かかる煩雑な制御を実現するために、ハードウェ
ア量が増大するという問題があった。
そこで1本発明は、ベクトルエレメントの圧縮。
拡張を、簡易な制御によりハードウェアの物理量増加を
招くことなく実現できるベクトルデータ処理装置を提供
することを目的とする。
[課題を解決するための手段] 前記目的達成のために本発明は、n個のベクトルエレメ
ントよりなるベクトルデータをm個、同一ベクトルデー
タに属するベクトルエレメントを並列に保持する第1の
ベクトルレジスタと。
n個のベクトルエレメントよりなるベクトルデータを1
個以上、同一ベクトルデータに属するベクトルエレメン
トを並列に保持する第2のベクトルレジスタと。
第1のベクトルレジスタに保持された各ベクトルエレメ
ントに対応して、データの有効無効を示すn×m個のマ
スクビットを有するベクトルマスクレジスタと、 n個のベクトルエレメントを並列に保持可能なデータバ
ッファと 第1のベクトルレジスタに格納されている順に、ベクト
ルデータの各ベクトルエレメント中、対応するマスクビ
ットが有効を示すベクトルエレメントを、前記第1のベ
クトルレジスタにおける並列の並びの順に、順次、デー
タバッファに記憶空間上連続して格納するアライナ−手
段と、n個のベクトルエレメントがデータバッファに格
納された時点で、データバッファに格納されたベクトル
エレメントを並列に第2のベクトルレジスタに格納する
手段と。
を有することを特徴とする第1のベクトルデータ処理装
置を提供する。
また、本発明は、前記目的達成のために、n個のベクト
ルエレメントよりなるベクトルデータを1個以上、同一
ベクトルデータに属するベクトルエレメントを並列に保
持する第1のベクトルレジスタと、 n個のベクトルエレメントよりなるベクトルデータをm
個、同一ベクトルデータに属するベクトルエレメントを
並列に保持する第2のベクトルレジスタと。
第2のベクトルレジスタに格納すべきベクトルデータの
各ベクトルエレメントに対応して、データの有効無効を
示すn×m個のマスクビットを有するベクトルマスクレ
ジスタと、 n個のベクトルエレメントを保持可能なデータバッファ
と 第2のベクトルレジスタに格納すべき1ベクトルデータ
を単位として、該ベクトルデータに対応するマスクビッ
トのうち有効を示すマスクビットの数分のベクトルエレ
メントを、第1のベクトルレジスタにおけるベクトルデ
ータの格納の順に。
第1のベクトルレジスタにおける並列の並びの早い方よ
り抽出し、該ベクトルデータの有効ベクトルエレメント
としてデータバッファに並列に格納する手段と、 データバッファに格納された前記1ベクトルデータ分の
有効ベクトルエレメントを、該ベクトルデータに対応す
るマスクビットのうち有効を示すマスクビットの並びに
基づいて並び替えるアライナ−手段と、並び変えた1ベ
クトルデータ分の有効ベクトルエレメントのみを、該ベ
クトルデータに対応するマスクビットに基づいて、有効
を示すマスクビットに対応する第2のレジスタの記憶領
域に並列に格納する手段と、 を有することを特徴とする第2のベクトルデータ処理装
置を提供する。
また、さらに本発明は、前記目的達成のために、n個の
ベクトルエレメントよりなるベクトルデータをm個、同
一ベクトルデータに属するベクトルエレメントを並列に
保持する1組以上のベクトルレジスタと。
処理対象となる各ベクトルエレメントに対応して、デー
タの有効無効を示すn×m個のマスクビットを有するベ
クトルマスクレジスタと。
n個のベクトルエレメントを並列に保持可能な第1のデ
ータバッファと。
n個のベクトルエレメントを並列に保持可能な第2のデ
ータバッファと、 圧縮処理時は、処理を実行する各ベクトルデータのベク
トルエレメント中、該ベクトルデータに対応するマスク
ビットが有効を示すベクトルエレメントを、ベクトルレ
ジスタにおける並列の並びの順に並列に抽出し、第1の
データバッファに格納し、 拡張処理時は、1ベクトルデータを単位として。
処理を実行する各ベクトルデータに対応するマスクビッ
トのうち有効を示すマスクビットの数分のベクトルエレ
メントを、ベクトルレジスタにおけるベクトルデータの
格納の順に、ベクトルレジスタにおける並列の並びの早
い方より抽出し、該ベクトルデータの有効ベクトルエレ
メントとして第1のデータバッファに格納する格納手段
と、第1にデータバッファに格納されたベクトルエレメ
ントを、処理に応じて該ベクトルエレメントに対応する
マスクビットを参照して、M次、並び変え第2のデータ
バッファに格納するアライナ−手段と。
処理に応じて第2のデータバッファに格納されたベクト
ルエレメントに対応するマスクビットを参照して、該ベ
クトルエレメントのベクトルレジスタへの並列書き込み
を制御する手段と、を有することを特徴とする第3のベ
クトルデータ処理装置を提供する。
すなわち、本発明は、前記目的達成のために、エレメン
ト並列単位に設けた複数のベクトルレジスタに保持して
いるベクトルデータの圧縮または拡張処理を。
1、ベクトルレジスタからデータバッファへの読出し処
理と、 2.7ライナ一回路による順序変換処理と。
3、データバッファからベクトルレジスタへの書き込み
処理 の3種類に分けて実現したものである。
すなわち、 ベクトルデータ圧縮の場合は、 1、ベクトルエレメントをベクトルレジスタより読出す
論理の実現。
2.1で読出されたベクトルエレメントをエレメント並
列数だけ設けたデータバッファに順次セットする論理の
実現。
3.2でセットしたベクトルエレメントを有効マスクビ
ットの数だけ読出しベクトルレジスタに書き込む論理の
実現。
である。
また、ベクトルデータの拡張の場合は、1、マスクビッ
トが有効なベクトルエレメントのみベクトルレジスタよ
り読出す論理の実現。
2.1.で読出されたベクトルエレメントを要素並列対
応に設けたデータバッファのマスクビットが有効である
ことを示すエレメントに対応したデータバッファにセッ
トする論理の実現。
3、データバッファの内容を順次読出し、マスクビット
が有効であることを示すエレメントに対応したベクトル
レジスタにのみ書き込み指示を送出し、2.の有効デー
タを書き込む論理の実現。
である。
[作 用] 本発明に係る第1のベクトルデータ処理装置によれば、
圧縮処理は、まず、アライナ−手段は、第1のベクトル
レジスタに格納されている順に、ベクトルデータの各ベ
クトルエレメント中、対応するマスクビットが有効を示
すベクトルエレメントを、前記第1のベクトルレジスタ
における並列の並びの順に、順次、データバッファに記
憶空間上連続して格納する。
そして、n個のベクトルエレメントがデータバッファに
格納された時点で、並列にデータバッファに格納された
ベクトルエレメントを、第2のベクトルレジスタに格納
する。
また1本発明に係る第2のベクトルデータ処理装置によ
れば、まず、第2のベクトルレジスタに格納すべき1ベ
クトルデータを単位として、該ベクトルデータに対応す
るマスクビットのうち有効を示すマスクビットの数分の
ベクトルエレメントを、第1のベクトルレジスタにおけ
るベクトルデータの格納の順に、第1のベクトルレジス
タにおける並列の並びの早い方より抽出し、該ベクトル
データの有効ベクトルエレメントとしてデータバッファ
に並列に格納する。そして、アライナ−手段が、データ
バッファに格納された前記1ベクトルデータ分の有効ベ
クトルエレメントを、該ベクトルデータに対応するマス
クビットのうち有効を示すマスクビットの並びに基づい
て並び替える。
また、その後、並び変えた1ベクトルデータ分の有効ベ
クトルエレメントのみを、該ベクトルデータに対応する
マスクビットに基づいて、有効を示すマスクビットに対
応する第2のレジスタの記憶領域に並列に格納する。
また、本発明に係る第3のベクトルデータ処理装置によ
れば、圧縮処理時は、まず、処理を実行する各ベクトル
データのベクトルエレメント中。
該ベクトルデータに対応するマスクビットが有効を示す
ベクトルエレメントが、ベクトルレジスタにおける並列
の並びの順に並列に抽出し、第1のデータバッファに格
納される。
また、拡張処理時は、まず、1ベクトルデータを単位と
して、処理を実行する各ベクトルデータに対応するマス
クビットのうち有効を示すマスクビットの数分のベクト
ルエレメントが、ベクトルレジスタにおけるベクトルデ
ータの格納の順に。
ベクトルレジスタにおける並列の並びの早い方より抽出
され、該ベクトルデータの有効ベクトルエレメントとし
て第1のデータバッファに格納される。
そして、第1にデータバッファに格納されたベクトルエ
レメントは、アライナ−手段により、処理に応じて該ベ
クトルエレメントに対応するマスクビットを参照して、
順次、並び変えられ、第2のデータバッファに格納され
る。°また。第2のデータバッファに格納されたベクト
ルエレメントは、処理に応じて対応するマスクビットに
基づいてベクトルレジスタへ並列に書き込まれる。
(以下余白) [実施例J 以下1本発明に係るベクトル処理装置の一実施例につい
て説明する。
第1図に、本実施例に係るベクトル処理装置の構成を示
す。
エレメント並列に独立したベクトルレジスタ18〜1d
は、RAMで構成されており、ベクトルデータ4n番エ
レメントをベクトルレジスタ1aが保持し、4n+1番
エレメントをベクトルレジスタ1bが保持し、4n+2
番エレメントをベクトルレジスタ1cが保持し、4n+
3番エレメントをベクトルレジスタ1dが保持する(n
−0,1,2,3・・・)。
なお1図示はしないがそれぞれのベクトルレジスタ18
〜1dは、複数の組から構成されプログラムで指定する
番号のレジスタが読出し選択されるようになっている。
また、ベクトルレジスタ18〜1dに対応して、それぞ
れ読出しエレメントのアドレスを示す読出しアドレス発
生回路2a〜2dが設けてあり、読出しアドレス発生回
路2a〜2dは、カウンター論理で構成されており、ベ
クトルデータ読出し制御回路4から一対一に指示される
カウントアツプ指示によりベクトルデータエレメントが
格納されているRAMアドレスを発生し保持データをベ
クトルレジスタ18〜1dから出力する。
また、通常の動作時は、ベクトルデータ読出し制御回路
4から読出しアドレス発生回路2a〜2dに対して同時
に送出されるカウントアツプ指示により、読出しアドレ
スはインクリメントされベクトルデータは4工レメント
同時に読出される。
ベクトルマスクレジスタ3a〜3dは、ベクトルレジス
タに保持されているベクトルデータのエレメントデータ
の有効無効を示す1 bitのマスクビットを、各ベク
トルエレメントに対応して有し。
また、ベクトルマスクレジスタ3a〜3dは、ベクトル
レジスタ1aNld対応に独立にある。
データバッファ58〜5dは、ベクトルレジスタ1a〜
1dに対応してあり、各ベクトルレジスタから読み出さ
れたデータを保持する。
データバッファ68〜6dはデータバッファ58〜5d
に対応してあり、データバッファ58〜5dの内容が転
送される。
マスクデータバッファ98〜9dは、ベクトルマスクレ
ジスタ3a〜3dに対応して有り、各ベクトルマスクレ
ジスタより読み出されたマスクビットを保持する。
マスクデータバッファ10a〜10dには、拡張命令処
理時、マスクデータバッファ98〜9dの内容がコピー
される。
アライナ−回路7は、本例においてはクロスバ−スイッ
チ構造を有し、データバッファ68〜6dに保持されて
いるベクトルエレメントデータを、データバッファ88
〜8dの全てに対して乗り換えコピーすることができ、
マスクデータバッファ9a〜9d、マスクデータバッフ
ァ10a〜10dの内容に応じて動作する。
データバッファlla〜lidはデータバッファ8a〜
8dに対応してあり、データバッファ88〜8dの内容
が転送される。
マスクカウント回路14は、圧縮命令処理時、マスクデ
ータバッファ9a〜9d中の有効マスクビット′1′の
数をカウントし、ベクトルレジスタ12a〜1.2 d
の書き込み信号をセレクタ17a〜17dを介して、発
生する。
ベクトルデータ書き込み制御回路15は、ベクトルデー
タ読出し制御回路4から出力されるベクトルエレメント
データ及びベクトルエレメントデータ読出し指示に同期
してカウントアツプ指示を、書き込みアドレス発生回路
13a〜13dに送出する。書き込みアドレス発生回路
13a〜13dはこれに従い、ベクトルレジスタ12a
〜12dの書き込みアドレスを発生する また、拡張命令処理時、セレクタ16a〜16d、セレ
クタ17a〜1.7 dマスクデータバッファ10a〜
10dの内容を選択出力し、ベクトルレジスタ12a〜
12dの書き込みをマスクする。
ベクトルレジスタ12a〜12dはデータバッファll
a〜lidの内容が書き込まれる。この書き込まれた結
果が、圧縮または拡張処理の結果となる。
なお、書き込みアドレス発生回路13.a〜13dは、
読出しアドレス発生回路と同様の構成を取るものとする
。また、ベクトルレジスタ12a〜12dも前記ベクト
ルレジスタ1a〜1dと同様の構成を取るものとする。
ここで、以下に述べる圧縮、拡張の処理の概要を第2図
に示す(第2図参照)。
以下、ベクトルデータのエレメント間圧縮命令処理の動
作について説明する。
ベクトルレジスタ1a〜1dに格納されているベクトル
データは、ベクトルデータ読出し制御回路4から指示さ
れる読出し指示により4工レメント並列に読出される。
また、ベクトルデータの読出し指示に同期してベクトル
マスクレジスタ3a〜3dに格納されているマスクビッ
トが4工レメント分読出される。
データバッファ5a〜5dは、ベクトルレジスタ1a〜
1dから読出されたベクトルエレメントデータを並列に
一時的にセットするバッファであり図示はしないが、ベ
クトルデータ読出し制御回路4から制御される。データ
バッファ5a〜5dからのベクトルエレメントデータ読
出しは、エレメント番号の小さい順にシリアルに読出さ
れる。
データバッファ68〜6dは、データバッファ58〜5
dからシリアルに読出されたベクトルエレメントデータ
を順次セットするデータバッファであり、セット指示は
、ベクトルデータ読出し制御回路4から発行される。
アライナ−回路7は、データバッファ68〜6dに保持
されているベクトルエレメントデータを、データバッフ
ァ8a〜8dの全てに対して乗り換えることができるク
ロスバ−スイッチ構造になっている。
マスクデータバッファ9a〜9dは、ベクトルマスクレ
ジスタ3a〜3dから読出されたマスクビットをエレメ
ント並列ごとに保持出来る構成になっている。また、4
工レメント分のマスクビットはデータバッファ5a〜5
dから読出されたべクトルエレメントデータがシリアル
にデータバッファ6a〜6dに4工レメント分セットさ
れるとき、同時にベクトルデータ読出し制御回路4から
の指示でマスクデータバッファ9a〜9dセツトされる
。正確には、データバッファ6aに4工レメント分の最
初のエレメントデータがセットされるときに4工レメン
ト分同時にセットされる。
ベクトルデータのエレメント間圧縮命令処理のとき、ア
ライナ−回路では、マスクデータバッファ98〜9dを
検査し、有効マスクビット′1′が立っているエレメン
トに対応するデータバッフ768〜6dの内容を、順次
、データバッファ88〜8dに乗り換えコピーする。
これは、たとえば、マスクデータバッファ9a〜9dの
内容が1001’の場合は、最初の処理であればデータ
バッファ6aの内容をデータバッファ8aに、データバ
ッファ6dの内容をデータバッファ8bにコピーし1次
の処理においては、マスクデータバッファ98〜9dの
内容が’1010’の場合は、デー・タバッファ6aの
内容をデータバッファ8cに5データバツフア6cの内
容をデータバッファ8dにとコピーする。
マスクカウント回路14は、マスクデータバッファ98
〜9d中の有効マスクビット′1″の数をカウントして
おり、′1′の数を4つまでカウントアツプしたところ
で、ベクトルレジスタ12a〜12dの書き込み指示信
号を発生する。
このとき同時に圧縮処理されたベクトルデータは。
データバッファ88〜8dに4工レメント分保持されて
いることになる。
データバッファ8a〜8dに保持されているデータは、
シリアルにデータバッファ8aから順次読出されたデー
タバッファlla〜lidにセットされる。4工レメン
ト分のベクトルデータがそろったところで書き込み先の
ベクトルレジスタ12a〜12dに同時に送出される。
そして、前記マスクカウント回路14から出力される書
き込み指示信号に従い、同期を取り前記圧縮データを、
ベクトルレジスタ12a〜12dに4工レメント分同時
に書き込む。
一方、ベクトルデータ書き込み制御回路15は、ベクト
ルデータ読出し制御回路4から出力されるベクトルデー
タ及びベクトルデータ読出し指示に同期してカウントア
ツプ指示を、書き込みアドレス発生回路13a〜13d
に送出することにより順次、ベクトルレジスタ12a〜
12dの書き込みアドレスをインクリメントする。
以上の処理により圧縮命令処理を実現することができる
。
なお、セレクタ17a〜17dは、それぞれエレメント
並列対応に独立して設けられているベクトルレジスタ1
2a〜12dに対応して書き込み指示信号を発行する構
成になっており、ベクトルデータのエレメント間圧縮処
理の時のみマスクカウント回路14の出力を選択する。
以上のように本実施例によれば、エレメント間圧縮処理
において、圧縮された一行の書き込みはベクトルレジス
タへの一度のアクセスで済み、また、その制御も、順次
、一定数迄、有効マスクビットの数を数えるという単純
な方法により実現できるため、従来に比べ、簡易なハー
ドウェアで本実施例に係るベクトル処理装置を実現でき
る。
なお、本実施例においては、アライナ−回路をクロスバ
スイッチ構造としたが、前記したように本実施例による
圧縮処理においては、ベクトルデータの並び替えは1ベ
クトルエレメントデータ毎に順次行われる、したがって
、アライナ−回路をタイムスイッチ構造等にすることが
可能であり。
これにより、さらに、パードウ土ア量を削減することが
できる。
次に、ベクトルデータのエレメント間拡張命令処理時の
動作について説明する。
ベクトルデータ読出し制御4は、ベクトルデータのエレ
メント間拡張命令の実行時には、ベクトルレジスタ1a
〜1dに保持しているベクトルデータの読出し指示に当
るカウントアツプ指示発行に際し、ベクトルマスクレジ
スタ3a〜3dからマスクビットを読み出して、順次、
検査し、マスクビットが11′の時、すなわちベクトル
エレメントデータが有効の時、そしてこのマスクビット
が最初の有効ビットであった時、読出しアドレス発生回
路2aにカウントアツプ指示を送出し、ベクトルレジス
タlaからベクトルデータを読出す。
次に、また読出されたマスクビットが有効のとき読出し
アドレス発生回路2b、その次は2cとカウントアツプ
指示を送出し、順次マスクビットが有効であるごとにそ
れぞれ独立に読出しアドレス発生回路2a〜2bにカウ
ントアツプ指示を送出する。
これにより、ベクトルデータのエレメント間拡張命令処
理のとき、対応するマスクビットが11′のときのみデ
ータバッファ6a〜6dに、新たなベクトルエレメント
データはセットされる。
データバッファ6a〜6dの有効データは、マスクデー
タバッファ10a〜10dの内容において111 が立
っているデータバッファ8a〜8dに対して、アライナ
−回路7を通して乗り換える。
たとえばマスクデータバッファ10a〜10dの内容が
’1001’であり、データバッファ6b〜6cにのみ
ベクトルレジスタ1a〜1dよりのデータが転送されて
いる場合は、データバッファ6bの内容をデータバッフ
ァ8aに、データバッファ6cの内容をデータバッファ
8dにというように、アライナ−回路7を通して乗り換
える。
マスクデータバッファ10a〜10dにはマスクデータ
バッファ98〜9dの内容が転送される。
セレクタ16a〜16dは、マスクデータバッファ10
a〜10dの内容が有効であるエレメントに対応するの
ベクトルレジスタ12a〜12dに対してのみ書き込み
指示信号を発生する。このことにより有効ベクトルデー
タのみをベクトルレジスタ12a〜12dに書き込むこ
とができる。
以上の処理により、拡張処理が実現できる。
以上のように、本実施例によれば、前記エレメントデー
タの乗り換え等の処理に先立って、圧縮処理されたデー
タから拡張処理後の一行に含まれるデータを抽出し、そ
の後拡張処理後の一行を単位として処理を行うため、以
降の処理が簡易に行える。特に、拡張処理前の行が、処
理後、異なる行にまたがる場合の処理においても、特別
な処理を必要としない、したがって2本実施例によれば
、少ないハードウェアで拡張処理を実現できるベクトル
プロセッサを提供することができる。
なお11本実施例においては、圧縮命令処理と拡張命令
処理を共に実現できるベクトル処理装置につき示したが
、これらの処理の一方のみを独立に実現するようにして
も良い、また1本実施例データバッファ間の転送(5a
”cと6 a ” c間、8 a ” cと11 a 
−c間)をシリアル転送としているが、これは、ハード
ウェア量を削減するための例として示したものであり、
パラレル転送としても良い。
[発明の効果] 以上のように、本発明によれば、ベクトルデータの圧縮
、拡張を簡易な制御によりハードウェアの物理量増加を
招くことなく実現できるベクトル処理装置を提供するこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るベクトル処理装置の構
成を示すブロック図である、第2図はベクトルデータの
圧縮および拡張処理の概念を示す説明図である。 1 a −d・・・ベクトルレジスタ、2 a −d・
・・読出しアドレス発生回路、3a−=d・・・ベクト
ルマスクレジスタ、4・・・ベクトルデータ読出し制御
回路、6 a −d・・・データバッファ、7・・・ア
ライナ−回路、8 a −d・・・データバッファ、9
 a ” d・・・マスクデータバッファ、10 a 
” d・・・マスクデータバッファ、11 a ” d
・・・データバッファ、12 a ” d・・・ベクト
ルレジスタ、13a−d・・・書き込みアドレス発生回
路、14・・・マスクカウント回路、15・・・ベクト
ルデータ書き込み制御回路、16a”d・・・セレクタ
、17a=d・・・セレクタ。

Claims (1)

  1. 【特許請求の範囲】 1、n個のベクトルエレメントよりなるベクトルデータ
    をm個、同一ベクトルデータに属するベクトルエレメン
    トを並列に保持する第1のベクトルレジスタと、 n個のベクトルエレメントよりなるベクトルデータを1
    個以上、同一ベクトルデータに属するベクトルエレメン
    トを並列に保持する第2のベクトルレジスタと、 第1のベクトルレジスタに保持された各ベクトルエレメ
    ントに対応して、データの有効無効を示すn×m個のマ
    スクビットを有するベクトルマスクレジスタと、 n個のベクトルエレメントを並列に保持可能なデータバ
    ッファと 第1のベクトルレジスタに格納されている順に、ベクト
    ルデータの各ベクトルエレメント中、対応するマスクビ
    ットが有効を示すベクトルエレメントを、前記第1のベ
    クトルレジスタにおける並列の並びの順に、順次、デー
    タバッファに記憶空間上連続して格納するアライナー手
    段と、 n個のベクトルエレメントがデータバッファに格納され
    た時点で、データバッファに格納されたベクトルエレメ
    ントを並列に第2のベクトルレジスタに格納する手段と
    、 を有することを特徴とするベクトルデータ処理装置。 2、n個のベクトルエレメントよりなるベクトルデータ
    を1個以上、同一ベクトルデータに属するベクトルエレ
    メントを並列に保持する第1のベクトルレジスタと、 n個のベクトルエレメントよりなるベクトルデータをm
    個、同一ベクトルデータに属するベクトルエレメントを
    並列に保持する第2のベクトルレジスタと、 第2のベクトルレジスタに格納すべきベクトルデータの
    各ベクトルエレメントに対応して、データの有効無効を
    示すn×m個のマスクビットを有するベクトルマスクレ
    ジスタと、n個のベクトルエレメントを保持可能なデー
    タバッファと 第2のベクトルレジスタに格納すべき1ベクトルデータ
    を単位として、該ベクトルデータに対応するマスクビッ
    トのうち有効を示すマスクビットの数分のベクトルエレ
    メントを、第1のベクトルレジスタにおけるベクトルデ
    ータの格納の順に、第1のベクトルレジスタにおける並
    列の並びの早い方より抽出し、該ベクトルデータの有効
    ベクトルエレメントとしてデータバッファに並列に格納
    する手段と、 データバッファに格納された前記1ベクトルデータ分の
    有効ベクトルエレメントを、該ベクトルデータに対応す
    るマスクビットのうち有効を示すマスクビットの並びに
    基づいて並び替えるアライナー手段と、並び変えた1ベ
    クトルデータ分の有効ベクトルエレメントのみを、該ベ
    クトルデータに対応するマスクビットに基づいて、有効
    を示すマスクビットに対応する第2のレジスタの記憶領
    域に並列に格納する手段と、を有することを特徴とする
    ベクトルデータ処理装置。 n個のベクトルエレメントよりなるベクトルデータをm
    個、同一ベクトルデータに属するベクトルエレメントを
    並列に保持する1組以上のベクトルレジスタと、 処理対象となる各ベクトルエレメントに対応して、デー
    タの有効無効を示すn×m個のマスクビットを有するベ
    クトルマスクレジスタと、n個のベクトルエレメントを
    並列に保持可能な第1のデータバッファと、 n個のベクトルエレメントを並列に保持可能な第2のデ
    ータバッファと、 圧縮処理時は、処理を実行する各ベクトルデータのベク
    トルエレメント中、該ベクトルデータに対応するマスク
    ビットが有効を示すベクトルエレメントを、ベクトルレ
    ジスタにおける並列の並びの順に並列に抽出し、第1の
    データバッファに格納し、 拡張処理時は、1ベクトルデータを単位として、処理を
    実行する各ベクトルデータに対応するマスクビットのう
    ち有効を示すマスクビットの数分のベクトルエレメント
    を、ベクトルレジスタにおけるベクトルデータの格納の
    順に、ベクトルレジスタにおける並列の並びの早い方よ
    り抽出し、該ベクトルデータの有効ベクトルエレメント
    として第1のデータバッファに格納する格納手段と、 第1にデータバッファに格納されたベクトルエレメント
    を、処理に応じて該ベクトルエレメントに対応するマス
    クビットを参照して、順次、並び変え第2のデータバッ
    ファに格納するアライナー手段と、 処理に応じて第2のデータバッファに格納されたベクト
    ルエレメントに対応するマスクビットを参照して、該ベ
    クトルエレメントのベクトルレジスタへの並列書き込み
    を制御する手段と、を有することを特徴とするベクトル
    データ処理装置。
JP33594289A 1989-12-25 1989-12-25 ベクトル処理装置 Expired - Lifetime JP2928301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33594289A JP2928301B2 (ja) 1989-12-25 1989-12-25 ベクトル処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33594289A JP2928301B2 (ja) 1989-12-25 1989-12-25 ベクトル処理装置

Publications (2)

Publication Number Publication Date
JPH03196257A true JPH03196257A (ja) 1991-08-27
JP2928301B2 JP2928301B2 (ja) 1999-08-03

Family

ID=18294066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33594289A Expired - Lifetime JP2928301B2 (ja) 1989-12-25 1989-12-25 ベクトル処理装置

Country Status (1)

Country Link
JP (1) JP2928301B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103562855A (zh) * 2011-04-01 2014-02-05 英特尔公司 用于将存储器源扩展到目的地寄存器并将源寄存器压缩到目的地存储器单元中的系统、装置和方法
US10769749B2 (en) 2017-01-27 2020-09-08 Fujitsu Limited Processor, information processing apparatus, and operation method of processor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103562855A (zh) * 2011-04-01 2014-02-05 英特尔公司 用于将存储器源扩展到目的地寄存器并将源寄存器压缩到目的地存储器单元中的系统、装置和方法
JP2014513341A (ja) * 2011-04-01 2014-05-29 インテル コーポレイション メモリ・ソースを宛先レジスタに展開し、ソース・レジスタを宛先メモリ位置に圧縮するためのシステム、装置および方法
JP2016029598A (ja) * 2011-04-01 2016-03-03 インテル コーポレイション メモリ・ソースを宛先レジスタに展開し、ソース・レジスタを宛先メモリ位置に圧縮するためのシステム、装置および方法
US10769749B2 (en) 2017-01-27 2020-09-08 Fujitsu Limited Processor, information processing apparatus, and operation method of processor

Also Published As

Publication number Publication date
JP2928301B2 (ja) 1999-08-03

Similar Documents

Publication Publication Date Title
JPH0728624A (ja) ソート装置及びソート方法
JPH0798980A (ja) マルチポートフィールドメモリ
JPH02230383A (ja) 画像処理装置
EP0122739B1 (en) List vector control apparatus
JP2928301B2 (ja) ベクトル処理装置
RU2134448C1 (ru) Однородная вычислительная среда с двуслойной программируемой структурой
JP3305406B2 (ja) プログラム制御のプロセッサ
JP2002269067A (ja) 行列演算装置
JPH11259436A (ja) データ並列処理方法
JP2976418B2 (ja) パターンマッチング処理装置
JP2760649B2 (ja) 情報処理装置
US5887137A (en) Data processing apparatus having a sorting unit to provide sorted data to a processor
JP2591362B2 (ja) データ選択処理方法
JPH01134544A (ja) メモリアクセス方式
JP3247441B2 (ja) 画像処理装置
JPH0233175B2 (ja)
JPH0721154A (ja) ベクトル処理装置
JPH0738167B2 (ja) データ転送方法
JPS62276636A (ja) メモリ制御回路
JPS60128529A (ja) マ−ジ処理器
JPH0468459A (ja) ディジタル信号処理装置
JPH03179573A (ja) 画像記憶装置
JPH0355646A (ja) データ保存回路
JPH06223560A (ja) 半導体記憶装置
JPH01195581A (ja) イメージ・データ処理システム