JPH07211994A - 面実装ハイブリッドｉｃ - Google Patents
面実装ハイブリッドｉｃInfo
- Publication number
- JPH07211994A JPH07211994A JP189394A JP189394A JPH07211994A JP H07211994 A JPH07211994 A JP H07211994A JP 189394 A JP189394 A JP 189394A JP 189394 A JP189394 A JP 189394A JP H07211994 A JPH07211994 A JP H07211994A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- ceramic substrate
- circuit
- insulating film
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 セラミック基板裏面の回路パターンを絶縁膜
にて遮蔽し、一方のプリント配線基板の銅箔パターンと
の接触を防ぐ面実装ハイブリッドＩＣの構造を提供す
る。 【構成】 セラミック基板１の表面に回路パターン２に
て回路とチップ素子等を接合する接合面を形成し、裏面
に回路パターン３にて前記回路に係合する回路を形成
し、側面に前記回路から延出する端子部４を備え、前記
セラミック基板１の表面をシェル５にて被ってなる面実
装ハイブリッドＩＣにおいて、前記セラミック基板１の
裏面に、絶縁性ペーストを塗着して焼成した絶縁膜６を
形成する。他の例として、前記セラミック基板１裏面
に、絶縁性シートを貼接して固着した絶縁膜を形成す
る。その他の例として、前記セラミック基板１裏面に、
エポキシ樹脂を塗布して固着した絶縁膜を形成する。
にて遮蔽し、一方のプリント配線基板の銅箔パターンと
の接触を防ぐ面実装ハイブリッドＩＣの構造を提供す
る。 【構成】 セラミック基板１の表面に回路パターン２に
て回路とチップ素子等を接合する接合面を形成し、裏面
に回路パターン３にて前記回路に係合する回路を形成
し、側面に前記回路から延出する端子部４を備え、前記
セラミック基板１の表面をシェル５にて被ってなる面実
装ハイブリッドＩＣにおいて、前記セラミック基板１の
裏面に、絶縁性ペーストを塗着して焼成した絶縁膜６を
形成する。他の例として、前記セラミック基板１裏面
に、絶縁性シートを貼接して固着した絶縁膜を形成す
る。その他の例として、前記セラミック基板１裏面に、
エポキシ樹脂を塗布して固着した絶縁膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は面実装ハイブリッドＩＣ
に係わり、より詳細には外装の絶縁構造に関する。
に係わり、より詳細には外装の絶縁構造に関する。
【０００２】
【従来の技術】従来の面実装ハイブリッドＩＣに代表さ
れる組立品の構造は、図３の側面図に示すように、例え
ば、セラミック基板２１の表面に回路パターン２２にて
回路とチップ素子等を接合する接合面を形成し、裏面に
回路パターン２３にて前記回路に係合する回路を形成
し、側面に前記両回路から延出して外部に接続する電極
２４を備え、前記セラミック基板２１の表面の前記回路
に、素材を樹脂系にて底面を開放した箱状のシェル２５
を被せ、このシェル２５の開口縁を前記セラミック基板
２１の表面にエポキシ系の樹脂にて接着することによ
り、前記セラミック基板２１の表面の前記回路パターン
２２とチップ素子等の装着部品を封止して完成体として
いるのが一般的である。しかしながら、これらの面実装
ハイブリッドＩＣの底面、即ち、前記セラミック基板２
１の裏面に形成された前記回路パターン２３は、焼成し
たガラス膜等により保護されているものもあるが、膜厚
も薄く、印刷抵抗を有する場合には、このガラス膜上か
らレーザーによるトリミングを行うため、印刷抵抗の切
断面が露出している。このため、一方の回路を構成した
プリント配線基板２６の回路パターン２７上に、この面
実装ハイブリッドＩＣを載置して半田リフロー等の組立
工程を経る間に、裏面の前記回路パターン２３と表面の
前記回路パターン２７との間隙に金属粉等の異物が混入
し、前記回路パターン２３の切断面と前記回路パターン
２７とをショートすると言う障害を起こすことがある。
また、回路パターン２７に微細な突起等があると半田溶
融時に、この突起を介して、前述同様に前記セラミック
基板２１の裏面の前記回路パターン２３に接触すること
が多々あった。
れる組立品の構造は、図３の側面図に示すように、例え
ば、セラミック基板２１の表面に回路パターン２２にて
回路とチップ素子等を接合する接合面を形成し、裏面に
回路パターン２３にて前記回路に係合する回路を形成
し、側面に前記両回路から延出して外部に接続する電極
２４を備え、前記セラミック基板２１の表面の前記回路
に、素材を樹脂系にて底面を開放した箱状のシェル２５
を被せ、このシェル２５の開口縁を前記セラミック基板
２１の表面にエポキシ系の樹脂にて接着することによ
り、前記セラミック基板２１の表面の前記回路パターン
２２とチップ素子等の装着部品を封止して完成体として
いるのが一般的である。しかしながら、これらの面実装
ハイブリッドＩＣの底面、即ち、前記セラミック基板２
１の裏面に形成された前記回路パターン２３は、焼成し
たガラス膜等により保護されているものもあるが、膜厚
も薄く、印刷抵抗を有する場合には、このガラス膜上か
らレーザーによるトリミングを行うため、印刷抵抗の切
断面が露出している。このため、一方の回路を構成した
プリント配線基板２６の回路パターン２７上に、この面
実装ハイブリッドＩＣを載置して半田リフロー等の組立
工程を経る間に、裏面の前記回路パターン２３と表面の
前記回路パターン２７との間隙に金属粉等の異物が混入
し、前記回路パターン２３の切断面と前記回路パターン
２７とをショートすると言う障害を起こすことがある。
また、回路パターン２７に微細な突起等があると半田溶
融時に、この突起を介して、前述同様に前記セラミック
基板２１の裏面の前記回路パターン２３に接触すること
が多々あった。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑みなされたもので、面実装ハイブリッドＩＣの底面
の回路パターンを絶縁膜にて遮蔽することにより、一方
のプリント配線基板の回路パターンとの接触を防ぐ面実
装ハイブリッドＩＣを提供するものである。
に鑑みなされたもので、面実装ハイブリッドＩＣの底面
の回路パターンを絶縁膜にて遮蔽することにより、一方
のプリント配線基板の回路パターンとの接触を防ぐ面実
装ハイブリッドＩＣを提供するものである。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、本願第１の発明は、基板両面に回路パター
ンと側面に電極を形成して表面にチップ部品を搭載し、
前記基板の表面をシェルにて被ってなる面実装ハイブリ
ッドＩＣにおいて、前記基板裏面に絶縁膜を形成し、該
絶縁膜にて前記基板裏面の回路パターンと、一方のプリ
ント配線基板の回路パターンとを絶縁してなるなること
を特徴とする。本願第２の発明は、本願第１の発明に係
わり、前記基板裏面に、導電性ペーストを塗着焼成して
なることを特徴とする。本願第３の発明は、本願第１の
発明に係わり、前記基板裏面に、絶縁性シートを貼接し
てしてなることを特徴とする請求項１記載の面実装ハイ
ブリッドＩＣ。本願第４の発明は、本願第１の発明に係
わり、前記基板裏面に、エポキシ樹脂を塗布してなるこ
とを特徴とする。
決するため、本願第１の発明は、基板両面に回路パター
ンと側面に電極を形成して表面にチップ部品を搭載し、
前記基板の表面をシェルにて被ってなる面実装ハイブリ
ッドＩＣにおいて、前記基板裏面に絶縁膜を形成し、該
絶縁膜にて前記基板裏面の回路パターンと、一方のプリ
ント配線基板の回路パターンとを絶縁してなるなること
を特徴とする。本願第２の発明は、本願第１の発明に係
わり、前記基板裏面に、導電性ペーストを塗着焼成して
なることを特徴とする。本願第３の発明は、本願第１の
発明に係わり、前記基板裏面に、絶縁性シートを貼接し
てしてなることを特徴とする請求項１記載の面実装ハイ
ブリッドＩＣ。本願第４の発明は、本願第１の発明に係
わり、前記基板裏面に、エポキシ樹脂を塗布してなるこ
とを特徴とする。
【０００５】
【作用】以上のように構成したので、本発明による面実
装ハイブリッドＩＣによれば、セラミック基板の裏面の
回路パターン面に、絶縁性を有する絶縁膜が形成され、
この面実装ハイブリッドＩＣを装着する一方のプリント
配線基板上に、この面実装ハイブリッドＩＣの底面を密
接しても、前記セラミック基板の前記回路パターン面と
前記プリント配線基板の回路パターン面との間に、前記
絶縁膜による絶縁層が密接して介在しているので異物が
混入せず、また、前記回路パターンに突起等があって
も、前記絶縁膜により遮られているのでショートするこ
とはない。
装ハイブリッドＩＣによれば、セラミック基板の裏面の
回路パターン面に、絶縁性を有する絶縁膜が形成され、
この面実装ハイブリッドＩＣを装着する一方のプリント
配線基板上に、この面実装ハイブリッドＩＣの底面を密
接しても、前記セラミック基板の前記回路パターン面と
前記プリント配線基板の回路パターン面との間に、前記
絶縁膜による絶縁層が密接して介在しているので異物が
混入せず、また、前記回路パターンに突起等があって
も、前記絶縁膜により遮られているのでショートするこ
とはない。
【０００６】
【実施例】以下、図面に基づいて本発明によるの実施例
を詳細に説明する。図１は面実装ハイブリッドＩＣを示
す底面図で、図２は図１の面実装ハイブリッドＩＣを示
す側断面図である。図において、１はセラミック基板
で、この表面に回路パターン２にて回路とチップ素子等
を接合する接合面を形成し、裏面に回路パターン３にて
前記回路に係合する回路を形成し、側面に前記回路から
延出して外部のプリント配線基板の回路パターンに接続
する電極４が備えられている。５はシェルで、素材を樹
脂材にて底面を開放した箱状に形成し、前記セラミック
基板１の表面に、前記シェル５を被せて底面の開口縁と
前記セラミック基板１の表面とをエポキシ系の樹脂にて
接着することにより、前記セラミック基板１の表面の前
記回路パターン２とチップ素子等の装着部品が封止され
て完成体としている。６は絶縁膜で、前記回路パターン
３の外周の前記電極４の近傍を除いた全面積に、例え
ば、本願第２の特徴とする部分においては、素材を樹脂
系にて構成したマーキングペーストを所要の厚さに印刷
し、焼成（焼成温度約１５０℃）工程を経て前記回路パ
ターン３面上に膜厚を形成している。
を詳細に説明する。図１は面実装ハイブリッドＩＣを示
す底面図で、図２は図１の面実装ハイブリッドＩＣを示
す側断面図である。図において、１はセラミック基板
で、この表面に回路パターン２にて回路とチップ素子等
を接合する接合面を形成し、裏面に回路パターン３にて
前記回路に係合する回路を形成し、側面に前記回路から
延出して外部のプリント配線基板の回路パターンに接続
する電極４が備えられている。５はシェルで、素材を樹
脂材にて底面を開放した箱状に形成し、前記セラミック
基板１の表面に、前記シェル５を被せて底面の開口縁と
前記セラミック基板１の表面とをエポキシ系の樹脂にて
接着することにより、前記セラミック基板１の表面の前
記回路パターン２とチップ素子等の装着部品が封止され
て完成体としている。６は絶縁膜で、前記回路パターン
３の外周の前記電極４の近傍を除いた全面積に、例え
ば、本願第２の特徴とする部分においては、素材を樹脂
系にて構成したマーキングペーストを所要の厚さに印刷
し、焼成（焼成温度約１５０℃）工程を経て前記回路パ
ターン３面上に膜厚を形成している。
【０００７】従って、製造工程において、前記プリント
配線基板１の前記回路パターン３上に載置された面実装
ハイブリッドＩＣの底面は、前記絶縁膜６により絶縁さ
れているので、この半田リフロー時等の工程にて金属粉
等の異物が混入しても、この絶縁膜６が遮蔽して前記回
路パターン３に接触することはない。また、この回路パ
ターン３に突起等があっても、前記絶縁膜６に遮られて
双方の基板のパターンの接触は防止される。なお、前記
絶縁膜６の焼成温度を１５０℃程度に抑えることによ
り、既に前工程にて用いられている物質、即ち、クリー
ム半田（約２２５℃）およびガラスペースト（約５１５
℃）の溶融温度に対して影響を与えることはない。本願
第３の特徴とする部分においては、前記セラミック基板
１の裏面の前記回路パターン３面に、例えば、ポリエス
テルを基材としたシートをシリコンゴム系の一定の粘度
を有する接着剤を用いて接着し、このシートに絶縁され
て前述同様の絶縁膜が形成される。本願第４の特徴とす
る部分においては、前記セラミック基板１の裏面の前記
回路パターン３面に、常温にて硬化するエポキシ系樹脂
材を塗布して絶縁膜を形成してもよい。
配線基板１の前記回路パターン３上に載置された面実装
ハイブリッドＩＣの底面は、前記絶縁膜６により絶縁さ
れているので、この半田リフロー時等の工程にて金属粉
等の異物が混入しても、この絶縁膜６が遮蔽して前記回
路パターン３に接触することはない。また、この回路パ
ターン３に突起等があっても、前記絶縁膜６に遮られて
双方の基板のパターンの接触は防止される。なお、前記
絶縁膜６の焼成温度を１５０℃程度に抑えることによ
り、既に前工程にて用いられている物質、即ち、クリー
ム半田（約２２５℃）およびガラスペースト（約５１５
℃）の溶融温度に対して影響を与えることはない。本願
第３の特徴とする部分においては、前記セラミック基板
１の裏面の前記回路パターン３面に、例えば、ポリエス
テルを基材としたシートをシリコンゴム系の一定の粘度
を有する接着剤を用いて接着し、このシートに絶縁され
て前述同様の絶縁膜が形成される。本願第４の特徴とす
る部分においては、前記セラミック基板１の裏面の前記
回路パターン３面に、常温にて硬化するエポキシ系樹脂
材を塗布して絶縁膜を形成してもよい。
【０００８】
【発明の効果】以上に説明したように、本発明による面
実装ハイブリッドＩＣにおいては、面実装ハイブリッド
ＩＣの底面の回路パターンを絶縁膜にて絶縁することに
より、プリント配線基板の回路パターンとの間の接触が
防止できるもので、よって、プリント配線基板の回路パ
ターン上に微細な突起、若しくは、半田接合時等に金属
粉等の異物が混入しても双方のパターンをショートする
ことはなく、その効果は大である。
実装ハイブリッドＩＣにおいては、面実装ハイブリッド
ＩＣの底面の回路パターンを絶縁膜にて絶縁することに
より、プリント配線基板の回路パターンとの間の接触が
防止できるもので、よって、プリント配線基板の回路パ
ターン上に微細な突起、若しくは、半田接合時等に金属
粉等の異物が混入しても双方のパターンをショートする
ことはなく、その効果は大である。
【図１】図１は本発明に適用した面実装ハイブリッドＩ
Ｃを示した底面図である。
Ｃを示した底面図である。
【図２】図２は本発明に適用した面実装ハイブリッドＩ
Ｃを示した側断面図である。
Ｃを示した側断面図である。
【図３】図３は従来の面実装ハイブリッドＩＣを示した
側断面図である。
側断面図である。
１ セラミック基板 ２ 回路パターン ３ 回路パターン ４ 電極 ５ シェル ６ 絶縁膜
Claims (4)
- 【請求項１】 基板両面に回路パターンと側面に電極を
形成して表面にチップ部品を搭載し、前記基板の表面を
シェルにて被ってなる面実装ハイブリッドＩＣにおい
て、前記基板裏面に絶縁膜を形成し、該絶縁膜にて前記
基板裏面の回路パターンと、一方のプリント配線基板の
回路パターンとを絶縁してなるなることを特徴とする面
実装ハイブリッドＩＣ。 - 【請求項２】 前記基板裏面に、導電性ペーストを塗着
焼成してなることを特徴とする請求項１記載の面実装ハ
イブリッドＩＣ。 - 【請求項３】 前記基板裏面に、絶縁性シートを貼接し
てしてなることを特徴とする請求項１記載の面実装ハイ
ブリッドＩＣ。 - 【請求項４】 前記基板裏面に、エポキシ樹脂を塗布し
てなることを特徴とする請求項１記載の面実装ハイブリ
ッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP189394A JPH07211994A (ja) | 1994-01-13 | 1994-01-13 | 面実装ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP189394A JPH07211994A (ja) | 1994-01-13 | 1994-01-13 | 面実装ハイブリッドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211994A true JPH07211994A (ja) | 1995-08-11 |
Family
ID=11514269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP189394A Pending JPH07211994A (ja) | 1994-01-13 | 1994-01-13 | 面実装ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211994A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009000978A (ja) * | 2007-06-25 | 2009-01-08 | Brother Ind Ltd | 液滴吐出装置 |
| CN103442516A (zh) * | 2013-08-16 | 2013-12-11 | 沪士电子股份有限公司 | 一种用于印制电路板插件孔间绝缘保护的制作方法 |
-
1994
- 1994-01-13 JP JP189394A patent/JPH07211994A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009000978A (ja) * | 2007-06-25 | 2009-01-08 | Brother Ind Ltd | 液滴吐出装置 |
| CN103442516A (zh) * | 2013-08-16 | 2013-12-11 | 沪士电子股份有限公司 | 一种用于印制电路板插件孔间绝缘保护的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684916A (en) | Chip resistor | |
| KR100284620B1 (ko) | 마이크로파발진기와 그 제조방법 | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JPH07211994A (ja) | 面実装ハイブリッドｉｃ | |
| JP2836536B2 (ja) | 誘電体フィルタ及びこれを実装した実装体 | |
| JP3728813B2 (ja) | 電子部品 | |
| JPH04222109A (ja) | 電子部品の接続構造およびその構造を用いた水晶発振器 | |
| JP2000200953A (ja) | 電子部品の実装構造及び実装方法 | |
| JP2501668Y2 (ja) | 表面実装用電気部品 | |
| JP3226147B2 (ja) | 表面実装部品の接合構造 | |
| JP2563964Y2 (ja) | 表面実装型共振子 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JP3205687B2 (ja) | 基板実装方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JP3065013B2 (ja) | 回路基板および回路パターンの形成方法 | |
| JPS6181698A (ja) | 配線回路装置 | |
| JPH0639483Y2 (ja) | 混成集積回路 | |
| JPH0639583A (ja) | 半田ペースト及び回路基板 | |
| JP2000332396A (ja) | 電子部品の取付構造 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH0536300Y2 (ja) | ||
| JP3109655B2 (ja) | 電子部品 | |
| JPS6123391A (ja) | チツプ状回路部品の取付装置 | |
| JPH06314873A (ja) | プリント配線板 |