JPH0721740B2 - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPH0721740B2 JPH0721740B2 JP62331946A JP33194687A JPH0721740B2 JP H0721740 B2 JPH0721740 B2 JP H0721740B2 JP 62331946 A JP62331946 A JP 62331946A JP 33194687 A JP33194687 A JP 33194687A JP H0721740 B2 JPH0721740 B2 JP H0721740B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- voltage
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、各種電子機器に利用する定電圧電源回路に関
する。
する。
従来の技術 第２図は、従来の定電圧電源回路を示す。
第２図右方において、D1は、電源瞬断時に負荷Ｒに対す
る動作電圧Vccを保証するためにアノードが電源電圧Vin
に接続され、アノードが負荷Ｒ側に接続されたダイオー
ド、Coは、一端がダイオードD1のアノードに接続され、
他端が接地されたコンデンサである。
る動作電圧Vccを保証するためにアノードが電源電圧Vin
に接続され、アノードが負荷Ｒ側に接続されたダイオー
ド、Coは、一端がダイオードD1のアノードに接続され、
他端が接地されたコンデンサである。
また、Q1は、エミッタがダイオードD1のアノードに接続
され、コレクタが負荷Ｒの一端に接続され、ベースがPN
P型のトランジスタQ2のエミッタに接続されたPNP型トラ
ンジスタ、R6は、一端ダイオードD1のアノードに接続さ
れ、他端がトランジスタQ1のベースに接続された抵抗で
ある。
され、コレクタが負荷Ｒの一端に接続され、ベースがPN
P型のトランジスタQ2のエミッタに接続されたPNP型トラ
ンジスタ、R6は、一端ダイオードD1のアノードに接続さ
れ、他端がトランジスタQ1のベースに接続された抵抗で
ある。
第２図左方において、Ｃは、電源瞬断時に動作電圧Vcc
を保証するために負荷Ｒの両端に接続されたコンデン
サ、１は、基準電圧を発生してトランジスタQ1のエミッ
タと差動増幅器２の＋端子に出力する基準電圧発生器、
R1、R2は、負荷Ｒに対する電圧Vccを分圧して差動増幅
器の一端子に出力する抵抗である。
を保証するために負荷Ｒの両端に接続されたコンデン
サ、１は、基準電圧を発生してトランジスタQ1のエミッ
タと差動増幅器２の＋端子に出力する基準電圧発生器、
R1、R2は、負荷Ｒに対する電圧Vccを分圧して差動増幅
器の一端子に出力する抵抗である。
R3は、差動増幅器２の出力端子とトランジスタQ3のベー
スの間に接続された抵抗、Q3は、コレクタがトランジス
タQ2のベースに接続され、エミッタがトランジスタQ2の
コレクタに接続されたNPN型のトランジスタ、R4は、ト
ランジスタQ2のエミッタ、ベース間に接続された抵抗、
R5は、一端がトランジスタQ2のコレクタ及びトランジス
タQ3のエミッタに接続され、他端が接地された抵抗であ
る。
スの間に接続された抵抗、Q3は、コレクタがトランジス
タQ2のベースに接続され、エミッタがトランジスタQ2の
コレクタに接続されたNPN型のトランジスタ、R4は、ト
ランジスタQ2のエミッタ、ベース間に接続された抵抗、
R5は、一端がトランジスタQ2のコレクタ及びトランジス
タQ3のエミッタに接続され、他端が接地された抵抗であ
る。
上記構成において、定常状態では負荷Ｒに対する電圧Vc
cは、電源電圧Vinに対して一定であり、したがって、こ
の定電圧電源回路が搭載された電子機器は正常に動作す
る。
cは、電源電圧Vinに対して一定であり、したがって、こ
の定電圧電源回路が搭載された電子機器は正常に動作す
る。
他方、電源電圧Vinが瞬時に接地側に短絡した場合に
は、トランジスタQ1の逆トランジスタ効果によりコレク
タからエミッタに電流が流れるために、電圧Vccは、式 Vcc＝Vin・e-t/R1 （但し、R1＝R//rであって、ｒは、トランジスタQ1のコ
レクタからベース、エミッタ間に対するインピーダン
ス）により減少する。
は、トランジスタQ1の逆トランジスタ効果によりコレク
タからエミッタに電流が流れるために、電圧Vccは、式 Vcc＝Vin・e-t/R1 （但し、R1＝R//rであって、ｒは、トランジスタQ1のコ
レクタからベース、エミッタ間に対するインピーダン
ス）により減少する。
したがって、従来の定電圧電源回路では、電子機器に対
する動作保証電圧と瞬時保証時間を勘案してコンデンサ
Ｃの容量を決定している。
する動作保証電圧と瞬時保証時間を勘案してコンデンサ
Ｃの容量を決定している。
発明が解決しようとする問題点 しかしながら、上記従来の定電圧電源回路では、ダイオ
ードD1が電源電圧Vinに対して直列に接続されているた
めに、ダイオードD1により電圧降下（約0.6V）が発生
し、負荷Ｒに対する必要な電圧Vccを得るためには、電
源電圧Vinをこの電圧降下分だけ高く設定しなければな
らないという問題がある。
ードD1が電源電圧Vinに対して直列に接続されているた
めに、ダイオードD1により電圧降下（約0.6V）が発生
し、負荷Ｒに対する必要な電圧Vccを得るためには、電
源電圧Vinをこの電圧降下分だけ高く設定しなければな
らないという問題がある。
また、ダイオードD1を除去すると上記問題点は解決する
ことができるが、負荷Ｒに対する安定した電圧Vccを得
るためには、容量の大きなコンデンサＣを選択しなけれ
ばならないという問題点がある。
ことができるが、負荷Ｒに対する安定した電圧Vccを得
るためには、容量の大きなコンデンサＣを選択しなけれ
ばならないという問題点がある。
本発明は上記問題点に鑑み、電源瞬断時に動作電圧を保
証するために負荷の両端に接続されたコンデンサの容量
を小さくすることができ、また、電源瞬断時に動作電圧
を保証するためのダイオードを除去することができる定
電圧電源回路を提供することを目的とする。
証するために負荷の両端に接続されたコンデンサの容量
を小さくすることができ、また、電源瞬断時に動作電圧
を保証するためのダイオードを除去することができる定
電圧電源回路を提供することを目的とする。
問題点を解決するための手段 本発明は上記問題点を解決するために、PNP型トランジ
スタのエミッタとベースの間に、抵抗及び電源電圧が接
地側に短絡したときにオフになるスイッチング手段を直
列に接続したものである。
スタのエミッタとベースの間に、抵抗及び電源電圧が接
地側に短絡したときにオフになるスイッチング手段を直
列に接続したものである。
作用 本発明は上記構成により、ダイオードを除去することが
できるので、ダイオードの電圧降下分だけ電源電圧を高
く設定する必要がなくなり、また、スイッチング手段に
より電源瞬断時のPNP型トランジスタの逆トランジスタ
現象を防止することができるので、負荷の両端に接続さ
れたコンデンサの容量を小さくすることができる。
できるので、ダイオードの電圧降下分だけ電源電圧を高
く設定する必要がなくなり、また、スイッチング手段に
より電源瞬断時のPNP型トランジスタの逆トランジスタ
現象を防止することができるので、負荷の両端に接続さ
れたコンデンサの容量を小さくすることができる。
実施例 以下、図面を参照して本発明の実施例を説明する。
第１図は、本発明に係る定電圧電源回路の一実施例を示
す回路図であり、第２図に示す構成部材と同一の構成部
材には同一の参照符号を付す。
す回路図であり、第２図に示す構成部材と同一の構成部
材には同一の参照符号を付す。
第１図右方において、Coは、一端が電源電圧Vinの入力
端子とトランジスタQ1のエミッタに接続され、他端が接
地されたコンデンサ、Q1は、コレクタが負荷Ｒの一端に
接続され、ベースが抵抗R60の一端とPNP型のトランジス
タQ2のエミッタに接続されたPNP型トランジスタ、R
60は、他端がPNP型のトランジスタQ4のコレクタに接続
された抵抗である。
端子とトランジスタQ1のエミッタに接続され、他端が接
地されたコンデンサ、Q1は、コレクタが負荷Ｒの一端に
接続され、ベースが抵抗R60の一端とPNP型のトランジス
タQ2のエミッタに接続されたPNP型トランジスタ、R
60は、他端がPNP型のトランジスタQ4のコレクタに接続
された抵抗である。
また、Q4は、エミッタが電源電圧Vinの入力端子に接続
され、ベースが抵抗R7の一端に接続されたトランジス
タ、Q5は、コレクタが抵抗R7の他端に接続され、エミッ
タが接地され、ベースには抵抗R8、R9により電源電圧Vi
nが分圧された電圧が印加されるNPN型のトランジスタで
ある。
され、ベースが抵抗R7の一端に接続されたトランジス
タ、Q5は、コレクタが抵抗R7の他端に接続され、エミッ
タが接地され、ベースには抵抗R8、R9により電源電圧Vi
nが分圧された電圧が印加されるNPN型のトランジスタで
ある。
第１図左方において、Ｃは、電源瞬断時に動作電圧Vcc
を保証するために負荷Ｒの両端に接続されたコンデン
サ、１は、電源電圧Vinにより基準電圧を発生してトラ
ンジスタQ1のエミッタと差動増幅器２の＋端子に出力す
る基準電圧発生器、R1、R2は、負荷Ｒに対する電圧Vcc
を分圧して差動増幅器の一端子に出力する抵抗である。
を保証するために負荷Ｒの両端に接続されたコンデン
サ、１は、電源電圧Vinにより基準電圧を発生してトラ
ンジスタQ1のエミッタと差動増幅器２の＋端子に出力す
る基準電圧発生器、R1、R2は、負荷Ｒに対する電圧Vcc
を分圧して差動増幅器の一端子に出力する抵抗である。
R3は、差動増幅器２の出力端子とトランジスタQ3のベー
スの間に接続された抵抗、Q3は、コレクタがトランジス
タQ2のベースに接続され、エミッタがトランジスタQ2の
コレクタに接続されたNPN型のトランジスタ、R4は、ト
ランジスタQ2のエミッタ、ベース間に接続された抵抗、
R5は、一端がトランジスタQ2のコレクタ及びトランジス
タQ3のエミッタに接続され、他端が接地された抵抗であ
る。
スの間に接続された抵抗、Q3は、コレクタがトランジス
タQ2のベースに接続され、エミッタがトランジスタQ2の
コレクタに接続されたNPN型のトランジスタ、R4は、ト
ランジスタQ2のエミッタ、ベース間に接続された抵抗、
R5は、一端がトランジスタQ2のコレクタ及びトランジス
タQ3のエミッタに接続され、他端が接地された抵抗であ
る。
次に、上記構成に係る実施例の動作を説明する。
第１図において、電源電圧Vinが入力すると、抵抗R8、R
9が電源電圧Vinを分圧した電圧をトランジスタQ5のベー
ス印加するために、トランジスタQ5はオンになり、した
がって、トランジスタQ4がオンになる。
9が電源電圧Vinを分圧した電圧をトランジスタQ5のベー
ス印加するために、トランジスタQ5はオンになり、した
がって、トランジスタQ4がオンになる。
ここで、初期状態では、トランジスタQ1のコレクタ側の
負荷Ｒに対する電圧Vccは、接地側のレベルと略同一で
あり、また、基準電圧発生器１は電源電圧Vinにより基
準電圧を発生するために、差動増幅器２の出力はハイレ
ベルであり、更に前述したようにトランジスタQ4がオン
になるために、抵抗R60、R4が導通してトランジスタ
Q2、Q3がオンになる。
負荷Ｒに対する電圧Vccは、接地側のレベルと略同一で
あり、また、基準電圧発生器１は電源電圧Vinにより基
準電圧を発生するために、差動増幅器２の出力はハイレ
ベルであり、更に前述したようにトランジスタQ4がオン
になるために、抵抗R60、R4が導通してトランジスタ
Q2、Q3がオンになる。
トランジスタQ2、Q3がオンになると、トランジスタQ1の
ベース電流が流れてコレクタ側の負荷Ｒに対する電圧Vc
cが上昇し、抵抗R1、R2がこの電圧Vccを分圧して差動増
幅器２の一端子に印加する。
ベース電流が流れてコレクタ側の負荷Ｒに対する電圧Vc
cが上昇し、抵抗R1、R2がこの電圧Vccを分圧して差動増
幅器２の一端子に印加する。
したがって、基準電圧のレベルとこの分圧レベルが等し
くなると、負荷Ｒに対する電圧Vccが安定し、定常状態
となる。
くなると、負荷Ｒに対する電圧Vccが安定し、定常状態
となる。
次に、この定常状態から電源電圧Vinが瞬時に接地側に
短絡した場合の動作を説明する。
短絡した場合の動作を説明する。
この場合、基準電圧発生器１が発生する基準電圧は、電
源電圧Vinの電圧降下によりロウレベルとなり、差動増
幅器２の出力も同様にロウレベルとなり、したがって、
トランジスタQ2、Q3がオフとなる。
源電圧Vinの電圧降下によりロウレベルとなり、差動増
幅器２の出力も同様にロウレベルとなり、したがって、
トランジスタQ2、Q3がオフとなる。
他方、トランジスタQ4、Q5も同様に、電源電圧Vinの電
圧降下によりオフになり、したがって、トランジスタQ1
のベースから接地側に流れる電流が殆どないために、コ
レクタ側の負荷Ｒに対する電圧Vccのレベルが維持され
る。
圧降下によりオフになり、したがって、トランジスタQ1
のベースから接地側に流れる電流が殆どないために、コ
レクタ側の負荷Ｒに対する電圧Vccのレベルが維持され
る。
ここで、トランジスタQ1のベース電圧は、コレクタ側の
電圧Vccより高いために、トランジスタQ1のコレクタ側
からベース側に逆流する逆トランジスタ現象は発生しな
い。
電圧Vccより高いために、トランジスタQ1のコレクタ側
からベース側に逆流する逆トランジスタ現象は発生しな
い。
したがって、トランジスタQ1のコレクタ側の負荷Ｒに対
する電圧Vccのレベルは、負荷Ｒとこの負荷Ｒの両端に
接続されたコンデンサＣにより決定される時定数に応じ
て減少するのみとなり、容量の小さいコンデンサＣを選
択することができる。
する電圧Vccのレベルは、負荷Ｒとこの負荷Ｒの両端に
接続されたコンデンサＣにより決定される時定数に応じ
て減少するのみとなり、容量の小さいコンデンサＣを選
択することができる。
発明の効果 以上説明したように、本発明は、PNP型トランジスタの
エミッタとベースの間に、抵抗及び電源電圧が接地側に
短絡したときにオフになるスイッチイング手段を直列に
接続したので、ダイオードを除去することができるため
に、ダイオードの電圧降下分だけ電源電圧を高く設定す
る必要がなくなり、また、電源瞬断時のPNP型トランジ
スタの逆トランジスタ現象を防止することができるため
に、負荷の両端に接続されたコンデンサの容量を小さく
することができる。
エミッタとベースの間に、抵抗及び電源電圧が接地側に
短絡したときにオフになるスイッチイング手段を直列に
接続したので、ダイオードを除去することができるため
に、ダイオードの電圧降下分だけ電源電圧を高く設定す
る必要がなくなり、また、電源瞬断時のPNP型トランジ
スタの逆トランジスタ現象を防止することができるため
に、負荷の両端に接続されたコンデンサの容量を小さく
することができる。
第１図は、本発明に係る定電圧電源回路の一実施例を示
す回路図、第２図は、従来例の定電圧電源回路を示す回
路図である。 Q1、Q4……PNP型トランジスタ、Q5……NPN型トランジス
タ、R60……抵抗。
す回路図、第２図は、従来例の定電圧電源回路を示す回
路図である。 Q1、Q4……PNP型トランジスタ、Q5……NPN型トランジス
タ、R60……抵抗。
Claims (1)
- 【請求項１】エミッタが電源入力端子に接続され、コレ
クタが負荷に接続されたPNP型の第１のトランジスタ
と、エミッタが上記電源入力端子に接続されコレクタが
抵抗を介して上記第１のトランジスタのベースに接続さ
れた第２のトランジスタと、ベースに上記電源入力の分
圧電源が印加されコレクタが上記第２のトランジスタの
ベースに接続されエミッタが接地された第３のトランジ
スタとを備え、上記電源入力端子が接地側に短絡したと
きに上記第１のトランジスタのエミッタとベースとの間
をオフにすることを特徴とする定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331946A JPH0721740B2 (ja) | 1987-12-28 | 1987-12-28 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331946A JPH0721740B2 (ja) | 1987-12-28 | 1987-12-28 | 定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01173119A JPH01173119A (ja) | 1989-07-07 |
| JPH0721740B2 true JPH0721740B2 (ja) | 1995-03-08 |
Family
ID=18249413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62331946A Expired - Lifetime JPH0721740B2 (ja) | 1987-12-28 | 1987-12-28 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721740B2 (ja) |
-
1987
- 1987-12-28 JP JP62331946A patent/JPH0721740B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01173119A (ja) | 1989-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| EP0238803A1 (en) | Stabilized power-supply circuit | |
| US6515462B2 (en) | Power supply device | |
| JPS632418A (ja) | 電圧制御発振器 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPS5882320A (ja) | 切換自在の平滑フィルタ手段を具えている回路 | |
| JP2860058B2 (ja) | 安定化電源回路 | |
| US3989997A (en) | Absolute-value circuit | |
| JPS6252486B2 (ja) | ||
| US5262688A (en) | Operational amplifier circuit | |
| JPH0413692Y2 (ja) | ||
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH0360222B2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPH0736519B2 (ja) | 電流スイツチ回路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JPH01173119A (ja) | 定電圧電源回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH07120965B2 (ja) | 電気回路 | |
| JPH054048Y2 (ja) | ||
| JPH0993050A (ja) | 出力バッファ回路 | |
| JPH073692Y2 (ja) | クランプ回路 | |
| JPH0316644B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 13 |