JPH0722221A - 固定抵抗器の製造方法 - Google Patents

固定抵抗器の製造方法

Info

Publication number
JPH0722221A
JPH0722221A JP5159255A JP15925593A JPH0722221A JP H0722221 A JPH0722221 A JP H0722221A JP 5159255 A JP5159255 A JP 5159255A JP 15925593 A JP15925593 A JP 15925593A JP H0722221 A JPH0722221 A JP H0722221A
Authority
JP
Japan
Prior art keywords
film
resistor
insulating
printing
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5159255A
Other languages
English (en)
Inventor
Koichi Oba
耕一 大庭
Takehiko Suzuki
健彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP5159255A priority Critical patent/JPH0722221A/ja
Publication of JPH0722221A publication Critical patent/JPH0722221A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 表面の平滑性に優れ、抵抗値の変動を最小限
に抑え、さらに電極の剥離が発生することがない固定抵
抗器の製造方法を提供する。 【構成】 本発明は、表面側の端子電極膜31a、31
bを導電性ペーストの複数回の印刷・焼付けにより形成
する工程と、前記端子電極膜の下層310とのみ接続す
るように抵抗体膜4を抵抗体ペーストの印刷・焼付けに
より形成する工程と、前記抵抗体膜4を覆うように絶縁
膜5を絶縁ペーストの印刷焼付けにより形成する工程
と、を含む固定抵抗器の製造方法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップ抵抗、多連抵抗
器などの固定抵抗器の製造方法に関して、特に、抵抗値
の変化が少なく、且つ表面の平滑性が高い固定抵抗器の
製造方法に関するものである。
【0002】
【従来の技術】従来、固定抵抗器、例えばチップ抵抗器
は、アルミナなどの矩形状の絶縁基板の対向する両端部
に端子電極が配置され、この2つの端子電極の一部に重
畳するようにトリミングされ、且つ抵抗値が調整された
抵抗体膜が配置され、さらに抵抗体膜上に絶縁膜が形成
されていた。
【0003】従来のチップ抵抗器の基板の表面におい
て、主に端子電極部分は端子電極となる導体膜の1層の
みが形成され、抵抗体膜部分は、抵抗体膜及び絶縁膜の
2層が形成されている。さらに構造によっては、絶縁膜
を2層構造とすることがあるが、結局、主に端子電極が
形成された部位と抵抗体膜が形成された部位とでは基板
上での厚みが異なり、全体としての表面平滑性が悪かっ
た。
【0004】このようにチップ抵抗器の表面平滑性が劣
ると、チップ抵抗器をプリント配線基板への自動実装す
るため、その表面を吸引した場合、吸引もれが発生して
実装効率が低下してしまう。
【0005】そこで、表面の平滑性を向上させるため、
従来より、端子電極の表面側において、厚みを補正する
ため、ダミー電極膜を形成していた。
【0006】例えば、図4において、1はチップ抵抗器
であり、2は絶縁基板であり、3a、3bは端子電極で
あり、4は抵抗体膜であり、5は絶縁膜である。
【0007】ここで、端子電極3a、3bは絶縁基板の
対向する端部の表面、裏面及び端面につながる厚膜導体
膜30a、30bと、表面側厚膜導体膜上に形成したダ
ミー電極膜35a、35bと、該厚膜導体膜30a、3
0b及びダミー電極膜35a、35bの表面全面を被覆
したメッキ層34a、34bとから構成される。
【0008】図4に示したチップ抵抗器の製造方法の工
程の概要は、以下のとおりである。
【0009】(1)素子領域を区分する分割溝が形成さ
れた大型絶縁基板を用意する。 (2)各素子領域に端子電極の一部となる表面側及び裏
面側電極膜を導電性ペーストの印刷・焼付けにより形成
する。
【0010】(3)各素子領域の対向する表面側端子電
極の一部と接続する抵抗体膜を抵抗体ペーストの印刷・
焼成により形成する。
【0011】(4)各素子領域の抵抗体膜上に第1層目
の絶縁膜を絶縁ペーストの印刷・焼成により形成する。
【0012】(5)抵抗体膜の抵抗値を測定しながら、
抵抗体膜の一部をトリミングして抵抗値の調整を行う。
【0013】(6)各素子領域の抵抗体膜上、即ち第1
層目絶縁膜上に第2層目の絶縁膜を絶縁ペーストの印刷
・焼成により形成する。
【0014】(7)各素子領域の表面側電極膜上にダミ
ー電極膜を導電性ペーストの印刷焼付けにより形成す
る。
【0015】(8)大型基板を各素子領域の端子電極側
の端面が現れるように短冊状に1次分割を行う。
【0016】(9)各素子領域の表面側電極膜と裏面側
電極膜とが接続するように端面電極膜を形成する。
【0017】(10)短冊状基板を個々の素子領域に2
次分割を行う。
【0018】(11)各素子の表面側電極膜、裏面電極
膜及び端面電極膜の表面にメッキ層を形成する。
【0019】
【発明が解決しようとする課題】上述のように表面の平
滑性を向上させるために、ダミー電極膜を形成したチッ
プ抵抗器において、ダミー電極膜35a、35bは、抵
抗値調整された後に形成される。
【0020】ここで、ダミー電極膜35a、35bや第
2層目の絶縁膜52は、導電性ペースト又は絶縁ペース
トの印刷・焼成によって形成される。このため、抵抗値
の調整をおこなった抵抗体膜4は、その後に複数回の熱
処理工程が加わるため、その都度、抵抗値の変動が発生
してしまい、結局、トリミング工程において調整した抵
抗値から大きく抵抗値が大きく変動してしまうことがあ
った。
【0021】また、ダミー電極膜35a、35bは、絶
縁膜5を形成した後に形成されるため、図4に示すよう
にダミー電極膜35a、35bの一部は、絶縁膜5の一
部に被覆してしまう。従って、この接合部分では密着性
が劣化してしまい、電極剥がれなどの問題を含んでい
た。
【0022】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、表面の平滑性に優れ、抵抗値
の変動を最小限に抑え、さらに、電極の剥離が発生する
ことがない固定抵抗器の製造方法を提供することにあ
る。
【0023】
【課題を解決するための手段】本発明によれば、矩形状
基板の対向する表面側端部に、多層構造の一対の端子電
極を、前記一対の端子電極間に抵抗体膜を、前記抵抗体
膜上に絶縁膜を夫々形成して成る固定抵抗器の製造方法
において、前記端子電極を導電性ペーストの複数回の印
刷・焼付けにより形成する工程と、前記端子電極の下層
とのみ接続するように抵抗体膜を抵抗体ペーストの印刷
・焼付けにより形成する工程と、前記抵抗体膜を覆うよ
うに絶縁膜を絶縁ペーストの印刷・焼付けにより形成す
る工程と、を含む固定抵抗器の製造方法である。
【0024】
【作用】以上のように、従来の表面平滑性を向上させる
ダミー電極膜がポストシンター(後焼成)によって形成
されていたのに対して、本発明では、表面側の電極膜の
形成にあたり、形状の異なる2回の印刷、乾燥及び焼付
け焼成によって達成される。この時、端子電極は2回印
刷による下層と上層とが1回の焼成によって形成される
ため、実質的に一体化し、従来のようにダミー電極膜が
剥離するなどの問題が発生しない。
【0025】また、上述のように、表面平滑性を向上さ
せる表面側の電極膜の上層が、抵抗値調整工程前に既に
形成(焼成)されているため、抵抗値調整後の熱処理工
程を減らすことができるので、調整された抵抗値の変動
を最小限に抑えることができる。
【0026】
【実施例】以下、本発明の固定抵抗器の製造方法を図面
に基づいて詳説する。図1は、本発明に係る固定抵抗器
の一例であるチップ抵抗器の平面図であり、図2は図1
中のX−X線断面を示す図である。
【0027】チップ抵抗器1は、絶縁基板2、端子電極
3a、3b、抵抗体膜4、絶縁膜5とから構成されてい
る。
【0028】絶縁基板2はアルミナなどの絶縁性材料か
らなり、その長辺方向の対向する端部には、端子電極3
a、3bが形成されている。
【0029】端子電極3a、3bは、表面、裏面及び端
面に形成した各端子電極膜31a〜33a、31b〜3
3bから構成され、さらに、その表面に半田濡れ性を向
上させるメッキ層34a、34bが形成されている。
【0030】さらに、表面側端子電極膜31a、31b
は、下層310と上層311とかなる。下層310は裏
面電極膜32a、32b、端面電極膜33a、33bと
の接続を達成するものであり、上層311は、完成され
たチップ抵抗器1の表面平滑性を達成するためのもので
ある。
【0031】上述各電極膜31a〜33a、31b〜3
3bは絶縁基板2の端部の表面側にAg系導電性ペース
トを2回印刷(1回目の印刷で下層310、2回目の印
刷で上層311を印刷形成する)・乾燥、裏面側及び端
面に夫々Ag系導電性ペーストを用いて、印刷・乾燥し
て焼きつけにより形成され、さらに、Niメッキ層、半
田メッキ層がメッキ処理によって形成されている。
【0032】抵抗体膜4は、端子電極3a、3bの表面
側の端子電極膜31a、31bの主に下層310の一部
に接続するように例えば酸化ルテニウム系の抵抗体ペー
ストを印刷・焼きつけにより被着形成されている。
【0033】絶縁膜5は、1層もしくは2層構造であ
り、例えば2層構造の場合には、前記抵抗体膜4を形成
した後に、直ちに第1層目絶縁膜51を、少なくとも抵
抗体膜4のトリミングされる部分41を含むように抵抗
体膜4全体に被着形成される。
【0034】さらに、第2層目の絶縁膜52は、抵抗体
膜4を充分に被覆すようにように被着形成される。第1
層目の絶縁膜51は、例えばレーザー光等によるトリミ
ング時における抵抗体膜4への衝撃を軽減するために形
成するものである。また、第2層目の絶縁膜52は、抵
抗体膜4をメッキ液から保護するために形成される。
尚、抵抗体膜4は、この第1層目及び第2層目の絶縁膜
51、52の何れかにまたは両方によって、抵抗体膜4
よりも大い寸法の印刷形成によって被覆されている。
【0035】次に図1に示すチップ抵抗器の製造方法を
説明する。
【0036】(1)素子領域を区分する分割溝が形成さ
れた大型絶縁基板を用意する。 (2)各素子領域に端子電極3a、3bの一部となる表
面側電極膜31a、31bとなる導体膜をAg系導電性
ペーストを用いて印刷・乾燥を行う。具体的には、図3
に示すように、まず下層310を印刷し、さらに所定形
状の上層311を印刷するという2回印刷をおこなう。
尚、上層311の印刷は、完成したチップ抵抗器の表面
平滑性を考慮して、複数回おこなっても構わない。
【0037】(3)各素子領域に端子電極3a、3bの
一部となる裏面側電極膜32a、32bとなる導体膜を
Ag系導電性ペーストを印刷・乾燥を行う。
【0038】(4)表面側及び裏面側電極膜31a、3
1b、32a、32bとなる導体膜をを850℃で絶縁
基板に焼きつける。
【0039】(5)各素子領域の対向する表面側端子電
極膜31a、31bの主に下層310接続する抵抗体膜
4を形成する。具体的には、酸化ルテニウム系抵抗体ペ
ーストを印刷・乾燥し、850℃で焼成する。
【0040】(6)各素子領域の抵抗体膜4上に第1層
目絶縁膜51を形成する。具体的にはホウ珪酸鉛ガラス
を含む絶縁ペーストを印刷・乾燥し、600℃で焼成す
る。
【0041】(7)抵抗体膜4の抵抗値を測定しなが
ら、抵抗体膜4の一部をトリミングして抵抗値の調整を
行う。具体的には、表面側電極膜31a、31bに測定
器のプローブを当てながら、例えばYAGレーザーを抵
抗体膜4に、横切る方向に照射して、抵抗体膜4及び第
1層目の絶縁膜51の一部を消失させる。
【0042】(8)各素子領域の抵抗値が調整された抵
抗体膜4上、即ち第1層目絶縁膜51上に第2層目の絶
縁膜52を形成する。具体的にはホウ珪酸鉛ガラスを含
む絶縁ペーストを印刷・乾燥し、600℃で焼成する。
【0043】(9)大型基板を各素子領域の端子電極3
a、3b側の端面が現れるように短冊状に1次分割を行
う。
【0044】(10)各素子領域の表面側電極膜31
a、31bと裏面側電極膜32a、32bとが接続する
ように端面側電極膜33a、33bを形成する。具体的
には、Ag系導電性ペーストを印刷・乾燥し、600℃
で焼きつける。
【0045】(11)短冊状基板を個々の素子領域に2
次分割を行う。
【0046】(12)各素子の表面側電極膜31a、3
1b、裏面電極膜32a、32b及び端面電極膜33
a、33bの表面にメッキ層34a、34bを形成す
る。
【0047】以上のように、本発明において、表面側電
極膜31a、31bが下層310と表面平滑性を向上さ
せるための上層311とから構成されているので、完成
したチップ抵抗器1において、抵抗体膜4が形成された
部位と端子電極3a、3bが形成された部位の表面に段
差が発生することを抑えることができ、吸引による実装
信頼性が大きく向上する。
【0048】また、上層311が下層310と同一工程
で焼きつけされるので、実質的に上層311と下層31
0とが一体化され、上層311が下層310に安定して
接合でき、上層311と下層310との間での剥離が一
切起こることがない。
【0049】さらに、抵抗体膜4の抵抗値を調整した後
は、絶縁膜、実施例では第2層目の絶縁層52の焼成工
程による熱処理のみとなるため、抵抗値が調整された抵
抗体膜4の抵抗値変動を極小化することができる。
【0050】本発明者は、表面の平坦化による自動実装
機による実装試験、抵抗値調整後の抵抗値の変動による
歩留、さらに温度サイクル後のダミー電極膜35a、3
5b又は上層311の接合強度を本発明品と図4に示す
従来品とで比較を行った。
【0051】自動実装機による実装試験における実装ミ
スは、本発明品においては0.01%であり、従来品に
おいては0.03%であった。また、抵抗値歩留は、本
発明品においては98%であり、従来品においては96
%であった。さらに表面側電極膜31a、31bの温度
サイクル後の接着強度は、本発明品においては1.5K
g(最小0.8Kg)であり、従来品においては1.0
Kg(最小0.5Kg)であった。
【0052】即ち、表面の平坦化に起因する実装効率、
抵抗値の変動及び接着強度のいずれにおいても、本発明
は非常に良好な結果となった。
【0053】以上の説明は、チップ抵抗器についてであ
るが、例えば多連抵抗器の場合には、1素子あたり、複
数の抵抗体膜およびその抵抗体膜に対応した端子電極を
形成するように端子電極のパターンおよび抵抗体膜のパ
ターンを制御すればよい。
【0054】
【発明の効果】以上のように、本発明によれば、表面の
平滑性に優れ、抵抗値の変動を最小限に抑え、さらに電
極の剥離が発生することがない固定抵抗器の製造方法と
なる。
【0055】
【図面の簡単な説明】
【図1】本発明に係る固定抵抗器の一例であるチップ抵
抗器の平面図である。
【図2】図1中のX−X線断面を示す縦断面図である。
【図3】本発明のチップ抵抗器の製造主要工程を説明す
る縦断面図である。
【図4】従来のチップ抵抗器の縦断面図である。
【符号の説明】
1 ・・・・チップ抵抗器 2 ・・・・絶縁基板 20・・・・大型絶縁基板 21・・分割溝 3a、3b・・・端子電極 31a、31b・・・表面側端子電極膜 310・・・・・・・下層 311・・・・・・・上層 32a、32b・・・裏面側端子電極膜 33a、33b・・・端面側端子電極膜 35a、35b・・・ダミー電極膜 4・・・・・・・抵抗体膜 5・・・・・絶縁膜 51・・・・第1層目の絶縁膜 52・・・・第2層目の絶縁膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 矩形状基板の対向する表面側端部に、多
    層構造の一対の端子電極を、前記一対の端子電極間に抵
    抗体膜を、前記抵抗体膜上に絶縁膜を夫々形成して成る
    固定抵抗器の製造方法において、 前記端子電極を導電性ペーストの複数回の印刷・焼付け
    により形成する工程と、 前記端子電極の下層とのみ接続するように抵抗体膜を抵
    抗体ペーストの印刷・焼付けにより形成する工程と、 前記抵抗体膜を覆うように絶縁膜を絶縁ペーストの印刷
    ・焼付けにより形成する工程と、を含むことを特徴とす
    る固定抵抗器の製造方法。
JP5159255A 1993-06-29 1993-06-29 固定抵抗器の製造方法 Pending JPH0722221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5159255A JPH0722221A (ja) 1993-06-29 1993-06-29 固定抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5159255A JPH0722221A (ja) 1993-06-29 1993-06-29 固定抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JPH0722221A true JPH0722221A (ja) 1995-01-24

Family

ID=15689763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5159255A Pending JPH0722221A (ja) 1993-06-29 1993-06-29 固定抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JPH0722221A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187193A (ja) * 2008-03-21 2008-08-14 Kyocera Corp 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187193A (ja) * 2008-03-21 2008-08-14 Kyocera Corp 配線基板

Similar Documents

Publication Publication Date Title
JP4841914B2 (ja) チップ抵抗器
JP4046178B2 (ja) チップ抵抗器およびその製造方法
JP2836303B2 (ja) 角形チップ抵抗器およびその製造方法
JP4522226B2 (ja) 電子部品素子の実装方法及び電子装置の製造方法
JPH0722221A (ja) 固定抵抗器の製造方法
JP4707890B2 (ja) チップ抵抗器およびその製造方法
JP2780408B2 (ja) 角板型チップ抵抗器
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JPH0563007B2 (ja)
JP2002353001A (ja) 厚膜型チップ抵抗器
JP3159440B2 (ja) 角形チップ抵抗器
JPH0513201A (ja) 角形チツプ抵抗器
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JPH0774007A (ja) 固定抵抗器の製造方法
JPH0653004A (ja) 角形チップ抵抗器およびその製造方法
JP4059967B2 (ja) チップ型複合機能部品
JP3116579B2 (ja) 角形チップ抵抗器およびその製造方法
JP3659432B2 (ja) 電子部品の製造方法
JP3223917B2 (ja) 角形チップ抵抗器
JP2002299102A (ja) チップ抵抗器
JPH10275704A (ja) 角形チップ抵抗器の製造方法
JP3955047B2 (ja) 電子部品
JPH03263301A (ja) 角板型チップ抵抗器およびその製造方法
JPH10275705A (ja) 角形チップ抵抗器
JPH09186004A (ja) C−r複合電子部品