JPH0722504A

JPH0722504A - 半導体素子の素子分離領域の形成方法

Info

Publication number: JPH0722504A
Application number: JP5163695A
Authority: JP
Inventors: Fumio Sugawara; 文雄菅原
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1993-07-02
Filing date: 1993-07-02
Publication date: 1995-01-24

Abstract

(57)【要約】【目的】パッド酸化膜とシリコン窒化膜の間に挟むシ
リコンに単結晶シリコンを用いるようにし、平滑な酸化
膜をバーズビーク部に形成し得る半導体素子の素子分離
領域の形成方法を提供する。【構成】Ｐ型シリコン基板１１に酸素イオンを注入
し、上層に単結晶シリコン層１３を形成したまま埋め込
みシリコン酸化膜層１２を形成する工程と、次いで、シ
リコン窒化膜１４を形成する工程と、このシリコン窒化
膜１４を選択的にエッチング除去する工程と、高温で酸
化を行ない厚いフィールド酸化膜１５を形成する工程
と、前記シリコン窒化膜１４、単結晶シリコン層１３及
び埋め込みシリコン酸化膜層１２を順次上層から除去す
る工程とを施す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子の製造方法
に係り、特にその素子分離領域の形成方法に関する。

【０００２】

【従来の技術】従来、このような分野の技術としては、
例えば、ＥｘｔｅｎｄｅｄＡｂｓｔｒａｃｔ８４，
１，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ・Ｓｏｃ．，Ｐ．３３
４〜３３９，１９８４「ＩＳＯＬＡＴＩＯＮＰＲＯＣ
ＥＳＳＵＳＩＮＧＰＯＬＹＳＩＬＩＣＯＮＢＵＦ
ＦＥＲＬＡＹＥＲＦＯＲＳＣＡＬＥＤＭＯＳ／
ＶＬＳＩ」に記載されるようなものがあった。

【０００３】従来、半導体素子の素子分離領域の形成方
法には、Ｌｏｃｏｓ法（ＬｏｃａｌＯｘｉｄａｔｉｏｎ
ｏｆＳｉｌｉｃｏｎ）が広く用いられている。しか
しながら、この方法ではバースビークと呼ばれる酸化膜
が素子領域まで侵入し、素子の高密度化の妨げとなって
いる。これを改良する意味で、Ｐ．Ｐ．Ｌｏｃｏｓ法
（ＰａｄＰｏｌｙｓｉｌｉｃｏｎＬｏｃｏｓ）
（上記文献では、ＰｏｌｙＳｉｌｉｃｏｎＢｕｆｆ
ｅｒｅｄＬｏｃｏｓ）が提案されている。

【０００４】この従来の素子分離領域の形成方法を図２
を用いて説明する。（１）まず、図２（ａ）に示すように、Ｐ型（１００）
シリコン基板１に熱酸化を行い、パッド酸化膜と呼ばれ
るシリコン酸化膜２を５００Å成長させ、次に、多結晶
シリコン膜３（１０００Å）、シリコン窒化膜４（２０
００Å）をＣＶＤ法により形成する。

【０００５】（２）次いで、通常のホトリソグラフィ技
術を用い、レジストパターニングし（図示せず）、これ
をマスクに少なくともシリコン窒化膜４を選択的にエッ
チング除去し、レジストを除去し、図２（ｂ）の構造を
得る。ここで、必要に応じてレジストを除去する前に、
あるいは別のレジストパターニングを行ない、選択的に
寄生トランジスタ（フィールドトランジスタ）の反転防
止用のイオン注入を行なう（図示せず）。なお、Ｐ型基
板の場合にはボロンを注入する。

【０００６】（３）次に、１０００℃の高温酸化雰囲気
で酸化を行ない、７０００Åの厚さのシリコン酸化膜５
（フィールド酸化膜）を形成し、図２（ｃ）に示すよう
な、形状を得る。（４）最後に、シリコン窒化膜４、パッド多結晶シリコ
ン膜３、パッドシリコン酸化膜２を除去して、図２
（ｄ）に示すように、シリコン基体表面にシリコン酸化
膜５で形成された素子分離領域と、それらに囲まれた素
子領域が形成される。

【０００７】

【発明が解決しようとする課題】しかしながら、上記し
た従来の素子分離領域の形成方法では、パッド多結晶シ
リコンは多結晶シリコンのグレインの集合体であり、フ
ィールド酸化を行う際、シリコン窒化膜エッチング端近
傍のシリコン窒化膜下の多結晶シリコンも一部酸化を受
ける。

【０００８】その場合、均一に酸化されるのではなく、
多結晶シリコンのグレイン境界に酸化剤が拡散し、図３
に示すように、多結晶シリコングレインの転写をうけた
ようにバーズビーク部が凹凸になる。更に、通常のＬｏ
ｃｏｓ法に比べ、バーズビークが短いため、アクティブ
からフィールドの段差が厳しいことも相俟って、後に配
線材料をエッチングすると、配線材料が残りショートを
起こすこともある。

【０００９】また、このバーズビーク部の凹凸が、後に
上側に形成される膜の立体形状（モホロジー）をも悪く
なる。更に、素子領域と素子分離領域部の凹凸は、ゲー
ト耐圧のバラツキや劣化の原因となる。本発明は、パッ
ド多結晶シリコンＬｏｃｏｓ法において、フィールド酸
化時に素子領域と素子分離領域の遷移領域に形成され
る、バーズビーク部の酸化膜異常（凹凸）を除去するた
めに、パッド酸化膜とシリコン窒化膜の間に挟むシリコ
ンに単結晶シリコンを用いるようにし、平滑な酸化膜を
バーズビーク部に形成し得る半導体素子の素子分離領域
の形成方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明によれば、半導体
素子の素子分離領域の形成方法において、半導体基板に
酸素イオンを注入し、上層に単結晶シリコン層を形成し
たまま埋め込みシリコン酸化膜層を形成する工程と、次
いで、シリコン窒化膜を形成する工程と、該シリコン窒
化膜を選択的にエッチング除去する工程と、高温で酸化
を行ない厚いシリコン酸化膜を形成する工程と、前記シ
リコン窒化膜、単結晶シリコン層及び埋め込みシリコン
酸化膜層を順次上層から除去する工程とを施すようにし
たものである。

【００１１】また、半導体基板に酸素イオンを注入し、
上層に単結晶シリコン層を形成したまま埋め込みシリコ
ン酸化膜層を形成する工程と、前記単結晶シリコン層上
にエピタキシャル成長により単結晶シリコン層を形成す
る工程と、次いで、シリコン窒化膜を形成する工程と、
該シリコン窒化膜を選択的にエッチング除去する工程
と、高温で酸化を行ない厚いシリコン酸化膜を形成する
工程と、前記シリコン窒化膜、単結晶シリコン層及び埋
め込みシリコン酸化膜層を順次上層から除去する工程と
を施すようにしたものである。

【００１２】更に、半導体基板上にシリコン窒化膜を形
成する工程と、次いで、酸素イオンを注入し、前記シリ
コン窒化膜の下方に上層に単結晶シリコン層を形成した
まま埋め込みシリコン酸化膜層を形成する工程と、該シ
リコン窒化膜を選択的にエッチング除去する工程と、高
温で酸化を行ない厚いシリコン酸化膜を形成する工程
と、前記シリコン窒化膜、単結晶シリコン層及び埋め込
みシリコン酸化膜層を順次上層から除去する工程とを施
すようにしたものである。

【００１３】

【作用】本発明によれば、上記したように、シリコン基
板内に酸素イオン注入法を用い酸化膜層を形成し、これ
をパッド酸化膜として利用し、この酸素イオン注入層よ
り上部のシリコン基体の結晶性が維持されるのを利用し
て、この層を単結晶シリコン層として、この上層にシリ
コン窒化膜を形成し、これをフォトリソグラフィ技術を
用いパターニングして選択酸化を行う。

【００１４】したがって、フィールド酸化を行なう時、
酸化剤が均一に単結晶シリコンの横、深さ方向へ拡散し
ていくため、多結晶シリコンの時のように、グレインに
沿って不均一に拡散することもなく、スムーズな遷移領
域（バーズビーク部）をもつフィールド酸化膜を形成す
ることができる。

【００１５】

【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１実施例を示す
半導体素子の素子分離領域の形成工程断面図である。（１）まず、図１（ａ）に示すように、Ｐ型（１００）
シリコン基板１１に、酸素イオン¹⁶Ｏ⁺を７０Ｋｅｖ
で、８×１０¹⁷ｉｏｎｓ／ｃｍ²の条件で注入する。続
いて、１０５０℃の高温窒素雰囲気中でアニールを行
う。この処理を行うことにより、シリコン基板１１内に
シリコン基板より１５００Åの深さのところを中心に上
下方向に各々５００Å伸びる１０００Åの厚さの埋め込
みシリコン酸化膜層１２と、この上層に本来のシリコン
基板１１の単結晶シリコン層１３（１０００Å）が形成
される。

【００１６】（２）次いで、図１（ｂ）に示すように、
ＣＶＤ法により、シリコン単結晶層１３上にシリコン窒
化膜１４を２０００Å形成する。（３）次に、通常のホトリソ技術を用い、図示しないレ
ジストを用い、これをパターニングし、これをマスクに
エッチング除去することにより、レジスト除去後、図１
（ｃ）に示すように、選択的にシリコン窒化膜１４を除
去する。その際表面側の単結晶シリコン層１３も一部エ
ッチングされる。

【００１７】エッチングの際には、この単結晶シリコン
層１３の下のシリコン酸化膜層１２の一部、あるいは全
部をエッチングすることも可能であるが、できる限り単
結晶シリコン層１３を残す方がバーズビーク抑制にな
る。また、必要に応じて寄生トランジスタの反転防止用
のボロン（Ｂ）イオン注入を行う。これはプロセスによ
るもので、先のレジスト除去前、あるいは除去後に行っ
てもよいし、Ｎチャネル・Ｐチャネルを打ち分ける場合
には、レジストパターニングが追加される。

【００１８】（４）次いで、図１（ｄ）に示すように、
高温酸化雰囲気中（１０００℃）で酸化を行い、フィー
ルド酸化膜１５を７０００Å成長させる。（５）次に、図１（ｅ）に示すように、シリコン窒化膜
１４、単結晶シリコン層１３、シリコン酸化膜層１２を
エッチング除去することにより、フィールド酸化膜１５
で形成された素子分離領域と、これに囲まれた素子領域
が形成される。

【００１９】図４は本発明の第２実施例を示す半導体素
子の素子分離領域の形成工程の部分断面図である。（１）まず、図４（ａ）に示すように、Ｐ型（１００）
シリコン基板２１に酸素イオン¹⁶Ｏ⁺を３０Ｋｅｖで、
７×１０¹⁷ｉｏｎｓ／ｃｍ²の条件で注入し、シリコン
酸化膜層２２と、その上に単結晶シリコン層２３が形成
される。

【００２０】（２）次に、図４（ｂ）に示すように、単
結晶シリコン層２３が形成されたその基板表面に７００
Åの単結晶シリコン層２４をエピタキシャル成長させ
る。（３）その後、図１に示した高温アニールを行なっても
よいが、この実施例では、特に行う必要はない。アニー
ルの目的は、ダメージ層（欠陥、アモルファスレイヤ
ー）の回復と、シリコン酸化膜を化学量論的なＳｉＯ₂
膜に行うために行なっている。第２実施例は、単結晶シ
リコン層に完全に近い単結晶を形成でき、エピタキシャ
ル成長中の高温で第１実施例のアニールの効果を兼ねて
いる。

【００２１】（４）次に、図４（ｃ）に示すように、シ
リコン窒化膜２５の形成を行う。（５）以後の工程は、第１実施例の図１（ｃ）の工程以
降と同様であるので、ここでは省略する。図５は本発明
の第３実施例を示す半導体素子の素子分離領域の形成工
程の部分断面図である。

【００２２】（１）まず、図５（ａ）に示すように、Ｐ
型（１００）シリコン基板３１に酸素イオン¹⁶Ｏ⁺を７
０Ｋｅｖで、８×１０¹⁷ｉｏｎｓ／ｃｍ²の条件で注入
し、埋め込まれたシリコン酸化膜層３２をシリコン基板
３１内に形成する。３３は表面に形成される単結晶シリ
コン層である。（２）次に、図５（ｂ）に示すように、窒素イオン¹⁴Ｎ
⁺を２０Ｋｅｖで、１Ｅ１８ｉｏｎｓ／ｃｍ²の条件
で、シリコン窒化膜３４を６００Å形成する。

【００２３】このように、窒素イオン注入の場合は、注
入後は略化学量論的なシリコン窒化（Ｓｉ₃Ｎ₄）膜を
形成することができるので、アニールは特に必要ではな
い。もちもん化学量論値を達成するのに必要な注入量は
膜厚に次第である。したがって、酸素イオン注入後に高
温アニールを行なっても良いし、窒素イオン注入後に行
ってもかまわない。

【００２４】（３）以後の工程は、第１実施例の図１
（ｃ）の工程以降と同様であるので、ここでは省略す
る。図６は本発明の第４実施例を示す半導体素子の素子
分離領域の形成工程の部分断面図である。上記第１、第
２及び第３の実施例では、酸素イオン注入を最初に行な
っているが、この第４実施例では、シリコン窒化膜を形
成した後に、このシリコン窒化膜上から下層のシリコン
基板に酸素イオンを注入するようにしている。すなわ
ち、（１）まず、図６（ａ）に示すように、Ｐ型（１００）
シリコン基板４１にシリコン窒化膜４２を２０００Å形
成する。

【００２５】（２）次に、図６（ｂ）に示すように、シ
リコン窒化膜４２の上方から、酸素イオン¹⁶Ｏ⁺を１４
０Ｋｅｖで、８×１０¹⁷ｉｏｎｓ／ｃｍ²の条件で注入
し、シリコン窒化膜４２の下方に１０００Åの単結晶シ
リコン層４４と、１０００Åの埋め込みシリコン酸化膜
層４３を形成する。（３）以後の工程は、第１実施例の図１（ｃ）の工程以
降と同様であるので、ここでは省略する。

【００２６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。

【００２７】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、酸素注入により、絶縁膜上に単結晶シリコンを
形成するようにしたので、フィールド酸化を行なう時、
酸化剤が均一に単結晶シリコンの横、深さ方向へ拡散し
ていくため、多結晶シリコンの時のように、グレインに
沿って不均一に拡散することもなく、スムーズな遷移領
域（バーズビーク部）をもつフィールド酸化膜を形成す
ることができる。

【００２８】また、シリコンを用いる本来の目的であ
る、変換差の少ない、つまり、バーズビークの短い素子
分離領域を形成することができる。したがって、ゲート
耐圧やゲート膜の電気的信頼性を向上することもでき、
更に、境界段差部で凹凸による上層の立体形状（モフォ
ロジー）を改善し、配線間のショートも防ぐことができ
る。

【００２９】また、単結晶シリコン層上にエピタキシャ
ル成長により単結晶シリコン層を形成することにより、
単結晶シリコン層の膜厚を容易に調整することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す半導体素子の素子
分離領域の形成工程断面図である。

【図２】従来の半導体素子の素子分離領域の形成工程断
面図である。

【図３】従来の半導体素子の素子分離領域の斜視図であ
る。

【図４】本発明の第２の実施例を示す半導体素子の素子
分離領域の形成工程断面図である。

【図５】本発明の第３の実施例を示す半導体素子の素子
分離領域の形成工程断面図である。

【図６】本発明の第４の実施例を示す半導体素子の素子
分離領域の形成工程断面図である。

【符号の説明】

１１，２１，３１，４１Ｐ型（１００）シリコン基
板１２，２２，３２，４３シリコン酸化膜層１３，２３，３３，４４単結晶シリコン層１４，２５，３４，４２シリコン窒化膜１５フィールド酸化膜２４単結晶シリコン層（エピタキシャル層）

Claims

【特許請求の範囲】

【請求項１】（ａ）半導体基板に酸素イオンを注入し、
上層に単結晶シリコン層を形成したまま埋め込みシリコ
ン酸化膜層を形成する工程と、（ｂ）次いで、シリコン
窒化膜を形成する工程と、（ｃ）該シリコン窒化膜を選
択的にエッチング除去する工程と、（ｄ）高温で酸化を
行ない厚いシリコン酸化膜を形成する工程と、（ｅ）前
記シリコン窒化膜、単結晶シリコン層及び埋め込みシリ
コン酸化膜層を順次上層から除去する工程とを施すこと
を特徴とする半導体素子の素子分離領域の形成方法。
【請求項２】（ａ）半導体基板に酸素イオンを注入し、
上層に単結晶シリコン層を形成したまま埋め込みシリコ
ン酸化膜層を形成する工程と、（ｂ）前記単結晶シリコ
ン層上にエピタキシャル成長により単結晶シリコン層を
形成する工程と、（ｃ）次いで、シリコン窒化膜を形成
する工程と、（ｄ）該シリコン窒化膜を選択的にエッチ
ング除去する工程と、（ｅ）高温で酸化を行ない厚いシ
リコン酸化膜を形成する工程と、（ｆ）前記シリコン窒
化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層
を順次上層から除去する工程とを施すことを特徴とする
半導体素子の素子分離領域の形成方法。
【請求項３】前記シリコン窒化膜を形成する工程は、
前記単結晶シリコン層に窒素イオンを注入し、前記単結
晶シリコン層の表面の部位をシリコン窒化膜に改質する
ことを特徴とする請求項１又は２記載の半導体素子の素
子分離領域の形成方法。
【請求項４】前記酸素イオンを注入した後、高温不活
性ガスでアニールを行なうことを特徴とする請求項１又
は２記載の半導体素子の素子分離領域の形成方法。
【請求項５】（ａ）半導体基板上にシリコン窒化膜を形
成する工程と、（ｂ）次いで、酸素イオンを注入し、前
記シリコン窒化膜の下方に上層に単結晶シリコン層を形
成したまま埋め込みシリコン酸化膜層を形成する工程
と、（ｃ）該シリコン窒化膜を選択的にエッチング除去
する工程と、（ｄ）高温で酸化を行ない厚いシリコン酸
化膜を形成する工程と、（ｅ）前記シリコン窒化膜、単
結晶シリコン層及び埋め込みシリコン酸化膜層を順次上
層から除去する工程とを施すことを特徴とする半導体素
子の素子分離領域の形成方法。
【請求項６】前記酸素イオンを注入した後、高温不活
性ガスでアニールを行なうことを特徴とする請求項５記
載の半導体素子の素子分離領域の形成方法。