JPH0722853A - 単一電源装置用の線路分離仮想アース発生器および仮想アース発生回路の作成方法 - Google Patents

Abstract

(57)【要約】 【目的】 負荷制御性がよく、消費電力が小さく、要求
される回路基板面積領域が小さく、要求される部品数が
少なく、かつ、優れた安定性と精度を有する仮想アース
発生器回路装置とその作成法を提供する。 【構成】 安定なバイアス電流源３９が精密な抵抗器電
圧分割器回路４３および４５に接続され、そしてこの抵
抗器電圧分割器回路は電圧基準発生器として用いられ、
それにより、精密な値の仮想アース電圧が発生される。
この基準電圧は、１つの利得構成体として構成された演
算増幅器４７に接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、全体的にいえば、単一
の電源電圧が用いられる回路に使用され、かつ、必要な
仮想アースが電源電圧と共通電圧との間で分離される回
路に使用され、改良された安定性と精度を有する仮想ア
ース基準電圧を得る線路分離仮想アース発生器および仮
想アース発生回路の作成方法に関する。

【０００２】

【従来の技術とその問題点】本発明の背景が、アナログ
装置設計に用いられる仮想アース回路を用いて説明され
る。本発明の背景はまた、例えば、演算増幅器を用いた
アナログ増幅器回路に使用される便利な仮想アース回路
を実施する集積回路装置に関連して説明される。しか
し、この説明は、本発明がそれに限定されることを意味
するものではない。

【０００３】従来、通常の単一電源電圧回路の分野にお
いて、例えば演算増幅器のまわりに作成された反転増幅
器のようなアナログ回路が、アースを中心とし時間と共
に正値と負値の両方をとる信号を入力として受け取るこ
とができ、波形クリッピングによりデータを損失するこ
となく波形全体を反映する出力を生ずることができるよ
うな、仮想アース電圧基準装置を設計するいくつかの方
式が存在している。入力波形のクリッピングを防止し、
そしてこのクリッピングによるデータの損失を防止する
ために、入力電圧信号および出力負荷を終端する仮想ア
ースが必要であり、それにより、仮想アース電圧を中心
とする出力信号が得られる。

【０００４】仮想アース電圧基準装置を設計するいくつ
かの典型的な方式は、個別部品を用いた電圧分割器回路
を使用することである。これらの個別部品を用いる解決
法は、いくつかの欠点を有する。すなわち、それらが用
いられる回路では、負荷制御が良好でないこと、過剰な
電力消費があること、大きな回路基板面積領域が必要で
あること、過剰な個数の個別部品が必要であること、な
どの不利な影響がある。したがって、現在、これらの問
題点のいずれかまたは全部を解決する改良が要請されて
いる。

【０００５】

【問題点を解決するための手段】本発明の目的は、単一
電圧の電源回路に使用される仮想アースを分離する際、
安定性と精度を確保できる線路分離仮想アース発生器お
よび仮想アース発生回路の作成方法を提供することにあ
る。全体的にいえば、本発明の１つの実施例において、
電源電圧の半分の電圧の仮想アースを供給するように動
作する集積化された部分回路を有する、仮想アース機能
を実施する回路が開示される。このように作成された回
路は、先行技術による解決法に比べて、多くの利点を有
する。例えば、大きな電流流入性能および電流流出性
能、高精度の出力電圧、顕著な負荷制御特性、大幅に小
さな消費電力、大きな信号動作範囲、小さな歪み、改良
された信号対雑音比特性、および改良された精度、など
の利点が得られる。

【０００６】回路が集積化され、３端子パッケージにパ
ッケージされた、第２実施例が開示される。この実施例
が単一電源電圧を使用する典型的な装置に用いられる
時、回路基板面積領域の節約、部品数が少なくてすむこ
と、接続数が少なくてすむことなどの特徴が、本発明に
より、利点として得られる。そして、本発明により得ら
れる特徴は、回路基板条件または他の高集積度回路条件
において、極めて容易にこの使用特性が得られる、とい
うことである。

【０００７】この回路が８ピンＤＩＰの中にパッケージ
される場合、付加的機能を有するまた別の実施例が開示
される。この実施例では、付加的端子である雑音減少ピ
ンを外部に接続することにより、大きな精度を達成する
ことができる。雑音減少ピンとアースとの間にコンデン
サが接続され、そして、最大に可能な雑音除去特性が要
求される応用に対し、この仮想アース回路により、大き
な雑音除去性能を有する実施例が得られる。

【０００８】

【実施例】下記図面において、対応する番号および対応
する記号が異なる図面で用いられる場合、特に断らない
限り、それらは対応する部品を表す。

【０００９】本発明の仮想アース回路により、先行技術
による解決法に比べて、顕著な負荷制御特性を有し、か
つ、低電力電源の要請を満たし、改良された雑音特性を
有する、高精度の仮想アースを得ることが可能である。
精密に調整された電圧分割器と特定の特性を有する高特
性演算増幅器とを組み合わせることによって、仮想アー
スが発生される。この仮想アースは、典型的には、電源
電圧の１／２であるが、他の電圧も容易に発生すること
ができる。最も簡単な実施例では、本発明の回路は、さ
らに別のバイアス部品または他の接続を、動作のために
必要としない。第２の実施例では、もし特定の応用のた
めに必要ならば、雑音除去特性に関して回路の動作をさ
らに改良するために、１個のコンデンサをさらに付加し
て用いることができる。

【００１０】図１は、先行技術による問題点の４つの解
決法を示す。図１Ａでは、フィルタ・コンデンサを備え
た抵抗器電圧分割器を用いて、電源電圧が２分割され
る。抵抗器１と抵抗器３とにより、標準的な電圧分割器
が得られ、そしてコンデンサ５により、出力Ｖ_O におけ
る雑音を小さくするためのフィルタが得られる。図１Ａ
に示された回路が、先行技術による仮想アースの多くの
応用に用いられる。図１Ｂは、先行技術による第２変形
実施例を示す。この第２変形実施例は、抵抗器９と分路
制御装置１１を有し、それにより、出力電圧Ｖ_O が得ら
れる。先行技術の多くの回路において、この回路を用い
ることにより、仮想アースが提供されている。これらの
２つの方式はいずれも、多くの欠点を有している。例え
ば、図１Ａの電圧分割器の入力制御性能はよくない。そ
れは、電源電圧が変動する時、出力電圧が約５０％変動
する、すなわち、例えば５ボルト装置では、０．５Ｖ／
ボルトの変動があるからである。このことにより、利用
可能な共通モード電圧範囲が小さくなり、およびこの仮
想アースを用いた回路の出力範囲が小さくなる。電力消
費はまた、好ましい値よりも大きい。例えば、典型的な
１キロオーム抵抗器分割器の５ボルト装置では、電力消
費は１２．５ｍＷＤＣである。

【００１１】図１Ｂは、電圧基準装置のような能動装置
を用いて、仮想アースを発生することを示している。こ
のような電圧基準装置はすべて本質的には電力源である
から、この能動素子は電流流出源または電流流入源のい
ずれかであるように設計され、その両方であることはで
きない。図１Ｂに示された構成体において、抵抗器９
は、負荷と分路電圧基準装置１１に電流を供給しなけれ
ばならない。ピーク電流の要請により、もし十分なバイ
アス電流が流れることができないならば、Ｖ_O 端子の電
圧値に大きな変化が生ずる。このことは、さらに余分の
電力消費を生ずる。

【００１２】図１Ｃおよび図１Ｄは、図１Ａおよび図１
Ｂの構成に対し、それぞれ、基本的仮想アース回路にバ
ッファを付加するという改良を加えた構成の図面を示
す。これらの方式は、いくつかの問題点、特に、電力消
費の問題点を解決する。また、能動基準装置による入力
の制御、およびこのバッファによる負荷の制御は、先行
技術によるどの方法よりも大幅に増強される。部品数お
よび基板面積領域の点で、これらの改良のためのコスト
が大幅に増大する。

【００１３】図２は、本発明の仮想アース回路のブロッ
ク線図を示す。基準電圧は、抵抗器４３および抵抗器４
５を有する抵抗器回路によって得られる。増幅器４７は
この基準電圧に接続され、そしてこの増幅器４７によ
り、出力Ｖ_O に対するバッファが得られる。バイアス回
路３９により、種々の条件の下での特性を改良するため
に演算増幅器に対する温度安定電流源が得られる。基準
電圧ピンには、自由選択のコンデンサ４０を接続するこ
とができ、そしてさらに、雑音除去でこれ以上の改良が
要求される応用では、共通電圧に自由選択のコンデンサ
４０をさらに接続することができる。

【００１４】図３は、図２の回路の概要図である。図２
からの演算増幅器４７は、ここでは分解図で示されてい
る。抵抗器Ｒ１０および抵抗器Ｒ１１は、この演算増幅
器に接続された抵抗器回路であり、そしてバイアス回路
３９がこの演算増幅器に接続されているのが示され、お
よびこの演算増幅器の詳細図はトリム回路５１を有す
る。

【００１５】動作の際には、抵抗器Ｒ１０および抵抗器
Ｒ１１を有する抵抗器回路を用いて、精密な基準電圧が
発生される。演算増幅器４７は利得１バッファとして動
作し、そして演算増幅器４７はバンドギャップ基準装置
に接続される。演算増幅器の出力Ｖ_O は抵抗器回路によ
り発生される基準電圧に等しく、そして、演算増幅器の
この出力Ｖ_O が仮想アース回路の出力である。演算増幅
器４７を用いることにより、仮想アース回路の電流流入
源および電流流出源としての高い性能を利点として得る
ことができる。演算増幅器４７を用いることによりま
た、仮想アース回路の出力インピーダンスを小さくする
ことができる。バイアス回路３９を用いて基準電流が発
生され、そしてこの基準電流は、回路の残りの部分に反
映されるよりは、この回路に対する動作点を発生するの
に用いられる。トリム回路５１を用いて、仮想アース出
力電圧の中のエラー項が消去される。図２および図３に
示された回路ブロックのおのおのは、特性に対する要求
と、安定性に対する要求と、低電力に対する要求との組
み合わせに対して選定されている。

【００１６】演算増幅器４７は、特定のＤＣ特性、ＡＣ
特性、および低電力特性の組み合わせに対して設計され
る。演算増幅器４７の最も興味ある特性は、電源から引
き出される無活動期電流は非常に小さいが、大きな負荷
電流を流入および流出できる性能を有するである。この
性能は、Ｑ２３Ａ，Ｑ２３Ｂ、およびＱ２６−Ｑ３０を
有する標準的出力段階に加えて、Ｑ２４ＡおよびＱ２４
Ｂを有するブースト回路を用いて達成される。出力での
電流負荷要求が流出電流または流入電流に対する標準的
出力段階の性能を越える時、ブースト回路がオンにな
り、そして出力が流出または流入する負荷電流を付加す
ることを可能にする。ブースト回路は出力電圧を検出す
る。負荷電流が標準的出力段階の性能を越える時、出力
電圧は要請された値から移動するであろう。ブースト回
路がオンになり、そして出力電圧は要請された値に戻
り、一方、電流流出および流入性能は増大する。ブース
ト回路は、無活動期電源電流を低く保つことが必要であ
る時にのみ、オンになる。

【００１７】演算増幅器４７はまた、その高ＤＣ利得の
ために選定された。演算増幅器が閉ループ利得の構成と
して用いられる時、出力インピーダンスは、その開ルー
プ値から演算増幅器の開ループ利得Ａ_V(open-loop)だけ
減少する。

【数１】 ここで、β＝１である。

【００１８】この回路の出力インピーダンスは重要であ
る。それは、負荷電流が仮想アース回路により流出また
は流入する時、出力電圧は要請された値から離れるよう
に変化する傾向があるからである。出力インピーダンス
が大きくなればなる程、出力電圧はますます離れる方向
に変化するであろう。したがって、出力インピーダンス
を小さくすることは、負荷電流による出力電圧エラー項
を小さくするための重要な因子である。小さな出力イン
ピーダンスは、利得１構成体の中に高利得演算増幅器を
用いることにより達成される。負荷電流が変化する間、
回路が一定出力電圧を保持する性能は、負荷排除として
知られる。

【００１９】多数個の利得段階を用いることによって、
演算増幅器４７に高利得を得ることができる。けれど
も、多数個の利得段階を用いることは、通常、周波数
（ＡＣ）特性を劣化させる。ＡＣ特性は、演算増幅器設
計の小信号帯域幅と処理のスピードに依存する。名称
「分離された垂直バイポーラおよびＪＦＥＴトランジス
タの製造工程」の特許番号第４，９３９，０９９号に開
示された工程を用いることにより、設計は多くの利点を
得ることができる。この特許の内容は、本発明に参考資
料として取り込まれている。この特許に開示されている
工程により、演算増幅器４７は非常に小さな電流を利用
することができ、そしてこのことは、このようにして作
成された仮想アース回路の高利得と低電力消費に寄与す
る。この工程は小さな供給電流においてそのスピードを
保持し、演算増幅器４７に大きな小信号帯域幅を与え、
そしてその結果、大きな最大電力帯域幅を与える。小信
号帯域幅は、仮想アース回路のＡＣ特性と負荷電流の変
動の周波数との関係に、直接に関連する。負荷電流の変
動の周波数が最大電力帯域幅を越えて増大する時、仮想
アースは、要請された出力電圧を保持するのがますます
できなくなる。最大電力帯域幅が大きいと、図２および
図３の仮想アース回路は、出力電圧Ｖ_O をその要請され
た値から変動させることなく、急速に変動する負荷電流
を処理することができる。もちろん、他の工程を用いる
ことができるが、その結果、利点である前記特徴のいく
つかは失われるか、または縮小されるであろう。

【００２０】図４は、図４Ａにおいて、バイアス回路３
９の概要図を示し、および図４Ｂにおいて、トリム回路
５１の概要図を示す。

【００２１】図４Ａはバイアス回路３９を示す。このバ
イアス回路の中心部分は、名称「安定バイアス電流源」
の米国特許第４，９７５，６３２号に開示された回路で
ある。この特許の内容は、本発明に参考資料として取り
込まれている。図４Ａにおいて、装置ＪＰ１１は、最も
正の電源線路に接続された、ゲート・ソース接続ＪＦＥ
Ｔである。この装置は、前記特許の装置ＪＰ１に同等で
ある。また別のゲート・ソース接続ＪＦＥＴである、図
４Ａの装置ＪＰ３７は、前記特許の装置ＪＰ２に同等で
ある。ＮＰＮバイポーラ・トランジスタである装置Ｑ１
９は、前記特許の装置Ｑ３に同等であり、および、ＮＰ
Ｎバイポーラ・トランジスタである装置Ｑ２０は、前記
特許の装置Ｑ４に同等である。これらの装置は、温度安
定バイアス回路の中心部分であり、そしてこれらの装置
により、図２および図３に示された仮想アース回路の残
りの部分に対する周知の基準電流が得られる。図４Ａの
概要図のバイアス回路の装置の残りの部分（ＪＰ３６，
Ｑ１７，Ｑ１８，Ｑ１９，Ｑ２１，Ｑ４０およびＱ４
１）を用いて、基準電流を分配および鏡映することがで
きる、および電源の変動に対して付加的安定性を得るこ
とができる。

【００２２】この温度安定バイアス回路の利点は沢山あ
る。温度安定バイアス源３９の主要な利点は、それは、
演算増幅器４７が一定の温度範囲にわたって最大電力帯
域幅を一定に保持することが可能であることである。前
記で演算増幅器４７の動作についての説明から分かるよ
うに、最大電力帯域幅が大きいことは好ましいことであ
る。温度安定バイアス源３９により、演算増幅器４７が
一定の温度範囲にわたって最大電力帯域幅をかなり一定
に保持することが可能であるから、一定の温度範囲にわ
たって室温で示すのと同じ周波数（ＡＣ）特性を仮想ア
ース回路が有することを、ユーザは期待することができ
る。前記で説明したように、標準的技術を用いて、電源
変動に対し基準電流の安定性を増強する付加的部品を、
さらに加えることができる。電源が変動する時、基準電
流は一定のままである。したがって、電流電圧が変動す
る時、仮想アース回路の精度とＡＣ特性は一定のままで
ある。温度がどのようであってもそれには関係なく、電
力消費と、ユーザが回路を（推奨された動作範囲内で）
動作させる電源電圧と、精度と、バイアス電流安定性に
より変動するＡＣパラメータと、が一定に保たれる。こ
れは、先行技術に比べて重要な利点である。

【００２３】バイアス回路３９の次の利点は、雑音減少
と記された演算増幅器４７の端子から流れる電流に関す
るものである。この電流はまた、抵抗器４３および抵抗
器４５を有する抵抗器回路の中央点から流れる。この電
流は、基準電圧のエラーの原因となる。温度安定バイア
ス源３９により、そうでない場合に可能であるよりは、
この演算増幅器端子電流は一定の温度範囲にわたってさ
らに安定性であることが可能であり、したがって、この
端子電流によるエラー項の温度変化が小さくなる。

【００２４】図４Ｂは、ＶＩＯトリム回路５１の概要図
を示す。この回路は、演算増幅器４７によって発生され
るまた別の出力電圧エラー項をできるだけ小さくするた
めに用いられる。演算増幅器のオフセット電圧が、バン
ドギャップ基準装置４１によって発生される電圧基準値
に加算（または減算）される。したがって、仮想アース
の出力電圧は、バンドギャップ基準装置４１によって発
生される電圧基準値に等しくない。トリム回路５１によ
り、演算増幅器のオフセット電圧を、できるだけ小さい
値に調整することができ、それにより、出力電圧Ｖ_O が
バンドギャップ基準装置４１によって発生される基準電
圧値にできるだけ近付くことができる。

【００２５】図２−図４に示された仮想アース回路によ
り、図２の抵抗器分割器回路によって得られる電圧基準
装置に基づく、安定でかつ正確な、分離線路電圧出力が
えられる。典型的な応用では、電源電圧の５０％の基準
電圧値が要求される。図２の回路が作成され、そしてこ
の回路により、供給電圧範囲４Ｖ−４０Ｖにわたって、
出力電流駆動（流出または流入）のプラスまたはマイナ
ス２０ｍＡを有する、十分に制御された基準電圧の得ら
れることがわかった。

【００２６】図２に示されているように、雑音減少入力
と共通電圧との間に、ユーザが選択可能である付加的コ
ンデンサを結合させることにより、仮想アース回路の特
性を強化することができる。このためには、付加的部品
と付加的接続が必要であり、したがって、この実施例の
使用は、強化された特性が必要である応用にだけ限定さ
れるべきである。

【００２７】図５は、種々の温度条件における、図２−
図４に示された回路の出力制御特性を示す。

【００２８】図６は、図２の仮想アース回路を実施する
集積回路の図を示す。（２）で標識された接合パッドは
共通端子であり、および（３）で標識された接合パツド
はＶ _in端子であることを断っておく。この集積回路の雑
音除去および動作特性を改良するために、小電流使用経
路と大電流使用経路は物理的に分離され、そしてこれら
の経路の入力電圧ピンおよび共通ピンへの最終的接続
は、接合導線で行われる。

【００２９】本発明を実施する図６の集積回路はまた、
名称「単一電源アナログ装置のための固定された仮想ア
ース電圧発生器」の出願中特許、ＴＩドケット番号ＴＩ
−１６５４１、によっても作成することができる。その
チップは、オン・チップ・ヒューズを選択的にプログラ
ムすることによる方法で、作成することができ、本出願
の図２−図４に説明された回路が作成される。このよう
にして、集積回路の１個のダイを作成することができ、
製造後に、ヒューズを選択的プログラミングすることに
より、本出願とクロス出願との両方の発明を選択的に選
定することができる。

【００３０】図７Ａおよび図７Ｂは、本発明を実施する
図６に示された集積回路がパッケージされたダイを示
す。図７Ａは、図示されたパッケージの面積領域は小さ
く、以前に離散部品が用いられた応用に対し特に適切で
ある、３端子パッケージ装置である。この単純なパッケ
ージにより、新規なマスクワークなしに、現在ある回路
基板の品質向上を容易に行うことができる。この３端子
パッケージは簡単に挿入でき、それにより、Ｖ_in端子は
電源電圧に接続され、ＣＯＭ端子はアース電圧または共
通電圧に接続され、およびＶ_O は仮想アース端子に接続
される。パッケージの中の回路の相互接続は、雑音の問
題点ができるだけ小さくなるように設計される。接合導
線により、一定の信号が接続される。このことは、さら
によい負荷除去を与える。

【００３１】図７Ｂは、また別のパッケージを示す。図
７Ｂでは、当業者には周知である８ピンのデュアル・イ
ン・ラインのプラスチック・パッケージ（ＤＩＰ）の中
に、この集積回路ダイがパッケージされる。また、回路
の雑音除去の問題点を改良するために、いくつかの接続
が接合導線を用いて行われる。このパッケージの横断面
が小さく、かつ、他のＤＩＰパッケージと互換性を有す
る点で、このＤＩＰが好ましいパッケージである応用に
対し、このパッケージは適切である。雑音減少接続が必
要である応用に対し、このパッケージはまた好ましいパ
ッケージである。それは、図７Ａの３ピン・パッケージ
ではこの接続ができないからである。

【００３２】いくつかの好ましい実施例が、前記で説明
された。本発明の範囲は、前記で説明された実施例とは
異なるが、なお、請求の範囲に入る実施例も包含するこ
とを断っておく。

【００３３】例えば、カラー表示装置はラスタ走査陰極
線管または他のラスタ走査装置であることができ、ラス
タ走査でなくそして平行ラインまたはフレーム駆動装置
を有する装置、または、カラー・プリンタ表示装置、フ
イルム・フォーマッタ表示装置、または他のハード・コ
ピー表示装置、または非ＣＲＴ技術である液晶表示装
置、プラズマ表示装置、ホログラフィ表示装置、変形可
能マイクロミラー表示装置、または他の表示装置、また
は、非平面画像作成技術を用いた３次元装置または他の
装置であることができる。

【００３４】場合により「マイクロコンピュータ」は、
メモリを要求するマイクロコンピュータを意味するとし
て用いられ、そして、「マイクロプロセッサ」は、メモ
リを要求しないマイクロコンピュータを意味するとして
用いられる。ここでは、これらの用語はまた同義語であ
り、そして同等のものを指すとして用いられる。用語
「処理回路」は、ＡＳＩＣ（特定用途向け集積回路）、
ＰＡＬ（プログラム可能アレイ論理）、ＰＬＡ（プログ
ラム可能論理アレイ）、復合器、メモリ、ノン・ソフト
ウエア・ベースド・プロセッサ、または他の回路、また
は任意のアーキテクチャのマイクロプロセッサおよびマ
イクロコンピュータを有するディジタル・コンピュー
タ、またはこれらの組み合わせ、を包含する。本発明の
範囲を考察する際、用語の範囲は非網羅的であると解釈
すべきである。

【００３５】内部接続および外部接続は、オーム的接
続、静電容量的接続、中間回路またはその他を通しての
直接接続または間接接続、であることができる。本発明
の回路は、シリコン、ヒ化ガリウム、またはその他の電
子材料群での離散部品、または、完全に集積化された回
路で実施することができ、また、光に基づく装置、また
は他の技術に基づく装置により実施することができる。
本発明の種々の実施例は、ハードウェア、ソフトウエ
ア、またはマイクロコード化されたファームウエアで実
施することができる、ことを理解すべきである。処理工
程図はまた、マイクロコード化されたおよびソフトウエ
アに基づく実施例に対する、流れ図で表される。

【００３６】本発明は例示された実施例を参照して説明
されたけれども、この説明は、本発明がそれらに限定さ
れることを意味するものではない。例示された実施例の
種々の変更実施例、およびそれらを組み合わせた実施
例、および本発明のその他の実施例の可能であること
は、前記説明を参照すれば当業者には明らかであろう。
したがって、本発明の範囲内には、このような実施例は
すべて包含されるものと理解すべきである。

【００３７】以上の説明に関して更に以下の項を開示す
る。 （１）第１電源電圧と第２電源電圧との間に接続され、
かつ、予め定められた基準電圧を得るために動作可能で
ある、抵抗器電圧分割器と、前記第１電源電圧に接続さ
れたバイアス電流源と、前記基準電圧に接続され、か
つ、出力端子に接続された出力を有し、かつ、前記バイ
アス電流源により付勢される、増幅器と、を有し、か
つ、前記第１電源電圧と前記第２電源電圧との間の差の
半分に等しい安定な電圧を前記出力端子に供給するよう
に動作することが可能である、線路分離仮想アース発生
器回路。

【００３８】（２）第１項に記載された線路分離仮想ア
ース発生器回路において、前記基準電圧に接続された雑
音減少入力をさらに有する、前記線路分離仮想アース発
生器回路。

【００３９】（３）第２項に記載された線路分離仮想ア
ース発生器回路において、前記電圧基準接続点と前記第
２電源電圧との間に接続され、かつ、前記出力端子にお
いて信号雑音の減少のために動作することが可能な、第
１コンデンサをさらに有する、前記線路分離仮想アース
発生器回路。

【００４０】（４）第１項に記載された線路分離仮想ア
ース発生器回路において、前記バイアス電流源が予め定
められた値の基準電流を供給するために接続されたトラ
ンジスタをさらに有し、および、補償回路として接続さ
れ、かつ、雰囲気温度の変動による前記バイアス電流源
の中の電流変化が前記基準電流値を変えないように動作
することが可能な、トランジスタをさらに有する、前記
線路分離仮想アース発生器回路。

【００４１】（５）第１項に記載された線路分離仮想ア
ース発生器回路において、前記増幅器が利得１構成体に
接続された演算増幅器を有する、前記線路分離仮想アー
ス発生器回路。

【００４２】（６）第５項に記載された演算増幅器にお
いて、前記演算増幅器がブースト段階に接続された出力
段階をさらに有し、かつ、前記ブースト段階が動作する
ことにより前記出力段階を通して流れる電流が一定の閾
値を越える時付加的電流流出性能または流入性能を得る
ことができる、前記線路分離仮想アース発生器回路。

【００４３】（７）第６項に記載された演算増幅器にお
いて、前記演算増幅器が前記ブースト段階に接続された
センシング・トランジスタをさらに有し、かつ、前記セ
ンシング・トランジスタが動作することにより前記セン
シング・トランジスタの導電路を通して流れる電流が一
定の閾値を越える時前記ブースト段階をオンにすること
ができる、前記線路分離仮想アース発生器回路。

【００４４】（８）第１電源電圧と第２電源電圧との間
に接続され、かつ、基準電圧を供給するように動作する
ことが可能である、抵抗器電圧分割器を備える段階と、
前記第１電源電圧に接続されたバイアス電流源を備える
段階と、前記基準電圧に接続され、かつ、出力端子に接
続された出力を有し、かつ、前記バイアス電流源により
付勢される、増幅器を備える段階と、前記第１電源電圧
と前記第２電源電圧との差の半分に等しい安定な電圧を
前記出力端子に得るために、前記増幅器および前記バイ
アス電流源を動作させる段階と、を有する、線路分離仮
想アース発生器回路の作成法。

【００４５】（９）第８項に記載された作成法におい
て、前記出力端子における信号雑音を小さくするために
前記基準電圧と前記第２電圧電源電圧との間にコンデン
サを接続する段階をさらに有する、前記作成法。

【００４６】（１０）第８項に記載された作成法におい
て、前記基準電圧に接続された増幅器を備える前記段階
が、利得１構成体に接続されかつ大きな電流駆動性能を
有する演算増幅器を備える段階を有する、前記作成法。

【００４７】（１１）第１０項に記載された作成法にお
いて、演算増幅器を備える前記段階が差動入力段階を作
成するために複数個の分離したバイポーラ・トランジス
タを備える段階と、共に接続されかつ前記差動入力段階
に接続された複数個の利得段階を備える段階と、電圧出
力に接続されかつ前記複数個の利得段階に接続された出
力段階を備える段階と、をさらに有する、前記作成法。

【００４８】（１２）第１１項に記載された作成法にお
いて、バイアス電流源を備える前記段階が、広い範囲の
温度と電圧条件にわたって一定のままである安定な出力
を有する、バイアス電流回路を選定する段階を有する、
前記作成法。

【００４９】（１３）共通電圧と電源電圧との間の中間
点の仮想アース電圧を発生し、かつ、改良された精度と
安定性を有する、仮想アース機能を物理的に実施する回
路に対する方法と装置が開示される。安定なバイアス電
流源３９は精密な抵抗器電圧分割器回路４３および４５
に接続され、そしてこの抵抗器電圧分割器回路は電圧基
準発生器として用いられ、それにより、精密な値の仮想
アース電圧が発生される。この基準電圧は、利得１構成
体に構成された演算増幅器４７に接続される。このよう
にして作成された回路は、先行技術で用いられる仮想ア
ース回路に比べて、多くの利点を有する。この回路を実
施する集積回路が開示され、および、また別のパッケー
ジの実施例も開示される。また別の実施例も開示され
る。

【００５０】本出願は、１９９１年９月１２日受付の名
称「単一電源アナログ装置のための固定された電圧仮想
アース発生器」の出願中特許の米国レターズ特許シリア
ル番号第７５８，６６９号に関連する出願である。この
出願中特許の内容は、参考資料として本出願の中に取り
込まれている。

【図面の簡単な説明】

【図１】先行技術による仮想アース回路の図であって、
ＡからＤは仮想アース回路の４つの実施例の図。

【図２】本発明の仮想アース回路のブロック線図。

【図３】仮想アース回路の概要図。

【図４】図２に示された仮想アース回路の概要図であっ
て、Ａはバイアス回路図、Ｂはトリム回路図。

【図５】図２−図４の回路の一定の温度範囲にわたって
の出力制御特性図。

【図６】図２の回路を実施する集積回路図。

【図７】図２の回路を実施するパッケージされた集積回
路の図であって、Ａは１つの実施例図、Ｂはまた別の実
施例図。

【符号の説明】

４３、４５ 抵抗器電圧分割器 ３９ バイアス電流源 ４７ 増幅器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク イー．グラナハン アメリカ合衆国テキサス州ダラス，ボッブ オー リンク ドライブ 6979

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１電源電圧と第２電源電圧との間に接
   続され、予め定められた基準電圧を得るように動作可能
   の抵抗器電圧分割器と、 前記第１電源電圧に接続されたバイアス電流源と、 前記基準電圧に接続され、出力端子に接続された出力を
   有し、かつ、前記バイアス電流源により付勢される増幅
   器と、 を有し、 前記第１電源電圧と前記第２電源電圧との間の差の半分
   に等しい安定な電圧を前記出力端子に供給するように動
   作可能の線路分離仮想アース発生回路。
2. 【請求項２】 線路分離仮想アース発生回路の作成方法
   において、 第１電源電圧と第２電源電圧との間に接続され、基準電
   圧を供給するように動作可能の抵抗器電圧分割器を形成
   し、 前記第１電源電圧に接続されたバイアス電流源を形成
   し、 前記基準電圧に接続され、出力端子に接続された出力を
   有し、かつ、前記バイアス電流源により付勢される増幅
   器を形成し、 前記第１電源電圧と前記第２電源電圧との差の半分に等
   しい安定電圧を前記出力端子に得るように前記増幅器お
   よび前記バイアス電流源を動作させる線路分離仮想アー
   ス発生回路の作成方法。