JPH0722933A - Analog switch - Google Patents
Analog switchInfo
- Publication number
- JPH0722933A JPH0722933A JP15018193A JP15018193A JPH0722933A JP H0722933 A JPH0722933 A JP H0722933A JP 15018193 A JP15018193 A JP 15018193A JP 15018193 A JP15018193 A JP 15018193A JP H0722933 A JPH0722933 A JP H0722933A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- fet
- switch element
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 FETを用いたアナログ・スイッチの切替え
速度を簡単な構成により上げることを目的にする。
【構成】 FETで構成されアナログの信号ラインに接
続されるスイッチ素子、このスイッチ素子のゲート・ソ
ース間に接続された抵抗、前記スイッチ素子のゲート・
ソースにそのソース・ドレインが接続されたFET、こ
のFETのゲート・ソース間に接続された抵抗、及び前
記FETのゲートと負電源との間に接続されたトランジ
スタで構成したもの。
(57) [Abstract] [Purpose] The purpose is to increase the switching speed of an analog switch using an FET with a simple configuration. [Structure] A switch element composed of an FET and connected to an analog signal line, a resistor connected between the gate and source of the switch element, a gate of the switch element
A FET composed of a source and a drain connected to the source, a resistor connected between the gate and the source of the FET, and a transistor connected between the gate of the FET and a negative power source.
Description
【0001】[0001]
【産業上の利用分野】本発明は、電界効果形トランジス
タをスイッチ素子として用いて構成したアナログ・スイ
ッチに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog switch formed by using a field effect transistor as a switch element.
【0002】[0002]
【従来の技術】電界効果形トランジスタ(以下、FET
という)をスイッチ素子として用いたアナログ・スイッ
チは種々の回路が知られている。その代表的な回路を図
10に示す。図10において、Tr1はFETで構成した
アナログ・スイッチ素子、VINはスイッチ素子Tr1のソ
ースに加えられるアナログ入力、VOUTはTr1によりス
イッチングされたアナログ出力で、Tr1のドレインより
取り出される。Tr2はスイッチ素子Tr1を駆動するトラ
ンジスタで、そのコレクタはTr1のゲートに、エミッタ
は負電源Vdd -に接続されている。2. Description of the Related Art Field effect transistor (hereinafter referred to as FET
A variety of circuits are known as analog switches using the above) as a switch element. A typical circuit thereof is shown in FIG. In FIG. 10, T r1 Analog switch element constituted by FET, V IN is an analog input applied to the source of the switch element T r1, at V OUT analog output which is switched by T r1, taken from the drain of T r1 Be done. T r2 is a transistor for driving the switching element T r1, its collector to the gate of T r1, emitter negative supply V dd - is connected to.
【0003】この様な構成のアナログ・スイッチにおい
ては、トランジスタTr2がオンになるとスイッチ素子T
r1のゲートは負電源Vdd -に引かれ、Tr1のゲート・ソ
ース間の電圧VGSがVGS=Vdd -−VIN<Vp(Tr1のピ
ンチ・オフ電圧)の関係となった時、スイッチ素子Tr1
はオフとなる。In the analog switch having such a structure, when the transistor T r2 is turned on, the switch element T
The gate of r1 is negative supply V dd - drawn, the voltage V GS between the gate and source of the T r1 is V GS = V dd - a relationship -V IN <V p (pinch-off voltage of T r1) Switch element T r1
Turns off.
【0004】駆動用トランジスタTr2がオフになると、
Tr1のゲート電圧vGは抵抗Rを通してVINとなり、ゲ
ート・ソース間の電圧VGSは零となってTr1はオンとな
る。この時、ゲート電圧vGはTr1の入力容量CgsとR
との時定数でVINへと向かう為、オフになる時に比較し
てオンになるのに時間を要する。このオンになる時間が
スイッチング速度を決定する為、図10の回路では高速
のスイッチング動作を行なうことが出来ないという問題
がある。図11に図10に示す回路のスイッチング動作
波形を示す。When the driving transistor T r2 is turned off,
The gate voltage v G of T r1 becomes V IN through the resistor R, the gate-source voltage V GS becomes zero, and T r1 is turned on. At this time, the gate voltage v G is equal to the input capacitance C gs and R of T r1.
Since it goes to V IN with a time constant of, it takes time to turn on compared to when turning off. Since this switching time determines the switching speed, there is a problem that the circuit of FIG. 10 cannot perform high-speed switching operation. FIG. 11 shows switching operation waveforms of the circuit shown in FIG.
【0005】この様なFETスイッチのスイッチング速
度を速くする為に、これまでに種々の方法が試みられて
いる。しかし、バイアス電源が必要,或いはデスクリー
トで組むには部品点数が多い等、何れの方式も何らかの
欠点があり、必ずしも満足したものが得られていないの
が現状である。Various methods have been tried so far in order to increase the switching speed of such FET switches. However, each method has some drawbacks, such as the need for a bias power supply and the large number of parts required for discrete assembly, and the current situation is that satisfactory ones are not always obtained.
【0006】[0006]
【発明が解決しようとする課題】本発明は上記のような
点に鑑みてなされたもので、FETを用いたアナログ・
スイッチの切替え速度を簡単な構成により上げることを
目的としたものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an analog circuit using an FET
The purpose is to increase the switching speed of the switch with a simple configuration.
【0007】[0007]
【課題を解決するための手段】本発明は、FETで構成
されアナログの信号ラインに接続されるスイッチ素子、
このスイッチ素子のゲート・ソース間に接続された抵
抗、前記スイッチ素子のゲート・ソースにそのソース・
ドレインが接続されたFET、このFETのゲート・ソ
ース間に接続された抵抗、及び前記FETのゲートと負
電源との間に接続されたトランジスタで構成したもので
ある。DISCLOSURE OF THE INVENTION The present invention provides a switch element composed of a FET and connected to an analog signal line,
A resistor connected between the gate and the source of the switch element, and a source connected to the gate and the source of the switch element.
It is composed of a FET connected to the drain, a resistor connected between the gate and the source of the FET, and a transistor connected between the gate of the FET and the negative power source.
【0008】[0008]
【作用】このような本発明では、FETスイッチ素子の
ゲート・ソースにそのソース・ドレインが接続された駆
動用FETの作用により、高速のスイッチング動作が行
われる。In the present invention as described above, high-speed switching operation is performed by the action of the driving FET in which the source and drain are connected to the gate and source of the FET switch element.
【0009】[0009]
【実施例】以下図面を用いて本発明を説明する。図1は
本発明に係わるアナログ・スイッチの一実施例を示した
回路構成図である。尚、図1において、図10と同一素
子は図10と同一符号を付し、それらの素子の再説明は
省略する。図1において、Tr3は駆動用のFETで、そ
のソース・ドレインは、スイッチ素子Tr1のゲート・ソ
ースに接続され、又Tr3のゲートはトランジスタTr2の
コレクタに接続されている。R1,R2はそれぞれ抵抗
で、R1はTr1のゲート・ソース間に接続され、R2はT
r3のゲート・ソース間に接続されている。このような構
成の本発明に係わるスイッチの動作を説明すると次の如
くなる。The present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram showing an embodiment of an analog switch according to the present invention. 1, the same elements as those in FIG. 10 are designated by the same reference numerals as those in FIG. 10, and re-explanation of those elements is omitted. In FIG. 1, T r3 is a driving FET, the source and drain of which are connected to the gate and source of the switch element T r1 , and the gate of T r3 is connected to the collector of the transistor T r2 . R 1 and R 2 are resistors, R 1 is connected between the gate and source of T r1 , and R 2 is T
It is connected between the gate and source of r3 . The operation of the switch according to the present invention having such a structure will be described below.
【0010】スイッチ素子Tr1がオフになるとき。 トランジスタTr2のベースに“H”レベルの電圧Vsを
加え、このトランジスタTr2をオンにする。Tr2がオン
になると、駆動用のFET・Tr3のゲート電圧vG3は負
電源Vdd -に引かれる。その為、抵抗R2を介して得られ
るトランジスタTr3のゲート・ソース間の電圧vGs3は
負方向に増大し、その電圧がTr3のピンチ・オフ電圧V
P3以下になると、Tr3はオフとなる。Tr3がオフになる
と、抵抗R1を介して得られるスイッチ素子Tr1のゲー
ト・ソース間の電圧vGs1は負方向に増大し、vGs1の値
がTr1のピンチ・オフ電圧VP1以下になると、Tr1はオ
フとなる。なお、この場合、 vGs1={R1/(R1+R2)}(Vdd -−VIN)<VP1
で、かつ vGs3={R2/(R1+R2)}(Vdd -−VIN)<VP3 となるように、抵抗R1とR2の値を選ぶ必要がある。こ
のように、FETスイッチTr1がオフになったときの本
発明に係わるアナログ・スイッチの回路状態を図2に示
す。When the switch element T r1 is turned off. The base of the transistor T r2 "H" level voltage V s added, turn on the transistor T r2. When T r2 is turned on, the gate voltage v G3 of FET · T r3 for driving the negative power supply V dd - pulled. Therefore, the gate-source voltage v Gs3 of the transistor T r3 obtained via the resistor R 2 increases in the negative direction, and the voltage V Gs3 is the pinch-off voltage V of T r3.
When P3 or less, T r3 is turned off. When T r3 is turned off, the gate-source voltage v Gs1 of the switch element T r1 obtained via the resistor R 1 increases in the negative direction, and the value of v Gs1 is equal to or less than the pinch-off voltage V P1 of T r1. Then, T r1 is turned off. In this case, v Gs1 = {R 1 / (R 1 + R 2 )} (V dd − −V IN ) <V P1
And the values of the resistors R 1 and R 2 must be selected so that v Gs3 = {R 2 / (R 1 + R 2 )} (V dd − −V IN ) <V P3 . FIG. 2 shows the circuit state of the analog switch according to the present invention when the FET switch T r1 is turned off.
【0011】スイッチ素子Tr1がオンになるとき。 トランジスタTr2のベースに”L”レベルの電圧Vsを
加え、このトランジスタTr2をオフにする。Tr2がオフ
になると図3に示す如く、Tr3のゲート電圧v G3,及び
スイッチ素子Tr1のゲート電圧vG1は共にアナログ入力
電圧VINの電位に向かうようになる。この場合、Tr3の
ゲート・ソース間の容量Cgs2に蓄えられていた電荷は
抵抗R2を介してR2・Cgs2の時定数で放電し、vG3≧
VP3になるとTr3がオンになる。Tr3がオンになると、
それまでスイッチ素子Tr1のゲート・ソース間の容量C
gS1に蓄えられ、抵抗R1を介してR1・CgS1の時定数で
放電していた電荷はTr3のドレイン・ソース間を介して
rON3・CgS1(rON3はTr 3のオン抵抗)の時定数で放
電する。この場合、Tr3のオン抵抗rON3の値は極めて
小さいので時定数rON3・CgS1は小さく、その結果C
gS1の電荷は急速に放電される。その放電により、Tr1
のゲート電圧vG1がvG1≧VP1となるとTr1がオンにな
る。このように、スイッチ素子Tr1がオンになっときの
本発明に係わる駆動回路を図4に示す。なお、Tr1とT
r3がオフの時に、VGS3のゲート・ソース間の電圧vGs3
がTr1のゲート・ソース間の電圧vGs1より浅くバイア
スされるように抵抗R1,R2の値を選定することによ
り、より高速でTr1をオンにすることができる。Switch element Tr1When is turned on. Transistor Tr2"L" level voltage V at the base ofsTo
In addition, this transistor Tr2Turn off. Tr2Is off
Then, as shown in FIG. 3, Tr3Gate voltage v G3,as well as
Switch element Tr1Gate voltage vG1Are both analog inputs
Voltage VINIt comes to the potential of. In this case, Tr3of
Gate-source capacitance Cgs2The charge stored in
Resistance R2Through R2・ Cgs2Discharge with a time constant ofG3≧
VP3Then Tr3Turns on. Tr3When is turned on,
Until then, switch element Tr1Gate-source capacitance C
gS1Stored in the resistor R1Through R1・ CgS1With the time constant of
The discharged charge is Tr3Through the drain and source of
rON3・ CgS1(RON3Is Tr 3ON resistance of)
To charge. In this case, Tr3ON resistance ofON3The value of
Since it is small, the time constant rON3・ CgS1Is small, resulting in C
gS1The electric charge of is discharged rapidly. By the discharge, Tr1
Gate voltage vG1Is vG1≧ VP1Then Tr1Turned on
It In this way, the switch element Tr1When is turned on
A driving circuit according to the present invention is shown in FIG. In addition, Tr1And T
r3Is off, VGS3Gate-source voltage vGs3
Is Tr1Gate-source voltage vGs1Shallower via
Resistance R1, R2By selecting the value of
Faster than Tr1Can be turned on.
【0012】スイッチ素子Tr1のゲート・ソース間電圧
vGs1及び駆動用FET・Tr3のゲート・ソース間電圧
vGs3の時間による変化、及びTr1のオン/オフ状態を
図5に示す。図5において、(イ)はvGs3の変化を、
(ロ)はvGs1の変化を示すものである。(イ),
(ロ)図において、toFFはTr3のゲート電圧VG3が負
電源Vdd -に引かれ、vGs3がピンチ・オフ電圧VP3に達
するまでに要する時間と、Tr3がオフになってからスイ
ッチ素子Tr1のゲート電圧vG1がVdd -に引かれてvGs1
がピンチ・オフ電圧VP1に達する迄に要する時間の和で
あるが、この時間は極めて短い。(ロ)図のtON1は図
3の動作に対応するもので、R1・CgS1の時定数での放
電期間を示す。同じく、(ロ)図のtON2は図4の動作
に対応するもので、rON3・CgS1の時定数での放電期間
を示す。図4で説明した如く、Tr3のオン抵抗rO N3の
値は極く小さいので、これによる放電時定数は小さく、
tON2は極めて短い。これにより、本発明に係わるスイ
ッチは極めて高速でスイッチング動作を行うものとな
る。因みに、(ロ)図との比較の為に、駆動用FET・
Tr3が無い(従来例として挙げた図10)場合のスイッ
チ素子Tr1のゲート・ソース間電圧vGs 1の変化を図5
の(ハ)に示す。Tr3を設け、tON2を短くした本発明
においては図8の従来例よりはるかに高速のスイッチン
グ動作を行う事がこの図より理解できる。[0012] indicates the change with time of the gate-source voltage v Gs3 of the switch element T between r1 gate-source voltage v Gs1 and driving FET-T r3, and the on / off state of the T r1 in FIG. In FIG. 5, (a) shows the change in v Gs3 ,
(B) shows changes in v Gs1 . (I),
In (b) view, t oFF the gate voltage V G3 of T r3 is a negative power source V dd - drawn, time and the v Gs3 is required to reach the pinch-off voltage V P3, T r3 is turned off gate voltage v G1 of the switch element T r1 from the V dd - drawn into and v Gs1
Is the sum of the time required to reach the pinch-off voltage V P1 , but this time is extremely short. (B) t ON1 in the figure corresponds to the operation in FIG. 3, and shows the discharge period at the time constant of R 1 · C gS1 . Similarly, t ON2 in (b) corresponds to the operation in FIG. 4, and shows the discharge period at the time constant of r ON3 · C gS1 . As described in FIG. 4, the value of the on resistance r O N3 of T r3 is very small, which due to the discharge time constant is small,
t ON2 is extremely short. As a result, the switch according to the present invention performs the switching operation at an extremely high speed. By the way, for comparison with Fig.
FIG. 5 shows changes in the gate-source voltage v Gs 1 of the switch element T r1 when there is no T r3 (FIG. 10 given as a conventional example).
(C) of. It can be understood from this figure that in the present invention in which T r3 is provided and t ON2 is shortened, the switching operation is much faster than that of the conventional example of FIG.
【0013】このような高速スイッチング動作を行う本
発明に係わるアナログ・スイッチは使用場所は特に限定
するものでは無いが、実施の一例として本発明をオート
・ゼロ回路に適用した場合を図6に示す。図6におい
て、AS1,AS2が本発明に係わるアナログ・スイッ
チで、AS1はアナログの信号ラインLに直列に接続さ
れ、このラインをオン/オフする為に用いられる。AS
2はラインLとコモンCOM間に接続され、AS1によ
ってラインLがオフになっているとき、このAS2を介
してラインLをコモンCOMに落とし、AS1オンのと
き、ラインLとコモンCOM間をオフにする作用を行
う。OAは非反転増幅器で、ラインLに接続され、この
増幅器よりオン/オフされたアナログ出力VOUTが取り
出される。このようなオン/オフ動作を行うオート・ゼ
ロ回路に本発明に係わるスイッチAS1,AS2を用い
た場合、両スイッチが共にオン,或いは共にオフになっ
ている期間が短い程、演算の待時間の短縮等でメリット
は大きい。スイッチAS1,AS2を構成する両スイッ
チ素子Tr1のゲート・ソース間電圧vGs1の変化を図7
に示す。図8に示した従来のスイッチでは点線のような
波形になるが、本発明では実線で示す如くなる。なお、
図6において、各トランジスタTr2はそれぞれオープン
・コレクタのコンパレータCOMP1,COMP2の内部の出力ト
ランジスタを用いていている。この場合、各トランジス
タTr2のベース電圧Vsとして、オープン・コレクタの
コンパレータに用いられるVCOMP及びVrefがV-,V+
となって用いられている。両スイッチAS1,AS2の
各駆動用FET・Tr3のドレインに直列に接続した抵抗
Rdはこれが無いと図5に示すtON1が共に短すぎ、出力
VOUTにパルス定の“ひげ”が生じるので、ダンピング
の為に用いたものである。Although the use place of the analog switch according to the present invention which performs such high speed switching operation is not particularly limited, FIG. 6 shows a case where the present invention is applied to an auto-zero circuit as an example of implementation. . In FIG. 6, AS1 and AS2 are analog switches according to the present invention, and AS1 is connected in series to an analog signal line L and is used to turn on / off this line. AS
2 is connected between the line L and the common COM, and when the line L is turned off by the AS1, the line L is dropped to the common COM via this AS2, and when the AS1 is turned on, the line L and the common COM are turned off. To act. OA is a non-inverting amplifier, which is connected to the line L, and the analog output V OUT turned on / off is taken out from this amplifier. When the switches AS1 and AS2 according to the present invention are used in an auto-zero circuit that performs such an on / off operation, the shorter the period in which both switches are on or both are, the longer the waiting time for the calculation There are great merits such as shortening. FIG. 7 shows changes in the gate-source voltage v Gs1 of both switch elements T r1 forming the switches AS1 and AS2.
Shown in. The conventional switch shown in FIG. 8 has a waveform like a dotted line, but in the present invention, it has a waveform like a solid line. In addition,
In FIG. 6, each transistor Tr2 uses an output transistor inside the open-collector comparators COMP1 and COMP2. In this case, as the base voltage V s of each transistor T r2 , V COMP and V ref used in the open collector comparator are V − and V +.
Has been used. Without the resistor R d connected in series to the drains of the driving FETs T r3 of both the switches AS1 and AS2, both t ON1 shown in FIG. 5 are too short, and a constant pulse whisker appears on the output V OUT. Therefore, it is used for damping.
【0014】本発明に係わるスイッチをオートゼロ回路
に適用した場合の他の実施例を図8に示す。図8と図6
との相違は図6では増幅器OAとして非反転増幅器を用
いたが、図8では増幅器OAとして反転増幅器を用いた
点である。その為、アナログ・スイッチAS2に電界効
果形トランジスタTr1bを設け、このTr1bを入力抵抗R
inとアナログ・スイッチAS1のTr1との間に追加接続
されている。Tr1bは、スイッチAS1がオフのときに
入力抵抗RinのTr1側端子がVinの電圧となり、Tr1を
破壊することがないように、Tr1aと共にオン状態とな
ってコモンに短絡させる為のものである。この回路は、
スイッチAS1がオンの時には等価的に図9のような回
路となる。ここで、Cgs1はAS1のスイッチ素子Tr 1
の入力容量を示すものである。このCgs1によって、増
幅器の周波数特性が影響を受けるが、それを抑える為に
も抵抗素子Rdが必要となる。この抵抗素子Rdは又図
6の例のように“ひげ”を取る為にも必要なものであ
る。FIG. 8 shows another embodiment in which the switch according to the present invention is applied to an auto-zero circuit. 8 and 6
6 is that a non-inverting amplifier is used as the amplifier OA in FIG. 6, but an inverting amplifier is used as the amplifier OA in FIG. Therefore, a field effect transistor T r1b is provided in the analog switch AS2, and this T r1b is used as an input resistor R
An additional connection is made between in and T r1 of the analog switch AS1. T r1b is turned on together with T r1a to be short-circuited to common so that the terminal on the T r1 side of the input resistance R in becomes a voltage of V in when the switch AS1 is off and T r1 is not destroyed. It is for the purpose. This circuit
When the switch AS1 is on, the circuit equivalently becomes as shown in FIG. Here, C gs1 is the switching element T r 1 of AS1.
It shows the input capacitance of. The frequency characteristics of the amplifier are affected by this C gs1 , but the resistance element Rd is required to suppress it. This resistance element Rd is also necessary to take a "whisker" as in the example of FIG.
【0015】[0015]
【発明の効果】本発明によれば、従来のアナログ・スイ
ッチに駆動用FET・Tr3を設けるという簡単な構成の
追加で、極めて高速でスイッチング動作を行うアナログ
・スイッチを得ることができる。According to the present invention, an analog switch which performs a switching operation at an extremely high speed can be obtained by adding a simple structure of providing a driving FET T r3 to the conventional analog switch.
【図1】本発明の一実施例に係わるスイッチの回路構成
図である。FIG. 1 is a circuit configuration diagram of a switch according to an embodiment of the present invention.
【図2】図1の動作を説明する為の回路図である。FIG. 2 is a circuit diagram for explaining the operation of FIG.
【図3】図1の動作を説明する為の回路図である。FIG. 3 is a circuit diagram for explaining the operation of FIG.
【図4】図1の動作を説明する為の回路図である。FIG. 4 is a circuit diagram for explaining the operation of FIG.
【図5】図1の動作を説明する為の波形図である。FIG. 5 is a waveform diagram for explaining the operation of FIG.
【図6】図1のスイッチの適用例である。FIG. 6 is an application example of the switch of FIG.
【図7】図6の動作を説明する為の波形図である。7 is a waveform chart for explaining the operation of FIG.
【図8】図1のスイッチの他の適用例である。FIG. 8 is another application example of the switch of FIG.
【図9】図8の等価回路図である。9 is an equivalent circuit diagram of FIG.
【図10】従来のスイッチの一例の回路構成図である。FIG. 10 is a circuit configuration diagram of an example of a conventional switch.
【図11】図10の動作を説明する為の波形図である。11 is a waveform chart for explaining the operation of FIG.
Tr1 スイッチ素子 Tr2,トランジスタ Tr3 FET R1,R2 抵抗T r1 switch element T r2 , transistor T r3 FET R 1 , R 2 resistance
Claims (1)
接続されるスイッチ素子、このスイッチ素子のゲート・
ソース間に接続された抵抗、前記スイッチ素子のゲート
・ソースにそのソース・ドレインが接続されたFET、
このFETのゲート・ソース間に接続された抵抗、及び
前記FETのゲートと負電源との間に接続されたトラン
ジスタよりなるアナログ・スイッチ。1. A switch element comprising an FET and connected to an analog signal line, and a gate of the switch element.
A resistor connected between sources, a FET whose source and drain are connected to the gate and source of the switch element,
An analog switch comprising a resistor connected between the gate and the source of the FET, and a transistor connected between the gate of the FET and the negative power source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15018193A JPH0722933A (en) | 1993-06-22 | 1993-06-22 | Analog switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15018193A JPH0722933A (en) | 1993-06-22 | 1993-06-22 | Analog switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722933A true JPH0722933A (en) | 1995-01-24 |
Family
ID=15491282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15018193A Pending JPH0722933A (en) | 1993-06-22 | 1993-06-22 | Analog switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722933A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009050844A1 (en) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | Switching device and controlling device |
-
1993
- 1993-06-22 JP JP15018193A patent/JPH0722933A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009050844A1 (en) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | Switching device and controlling device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337647B1 (en) | Digital-analog current converter | |
| TWI418146B (en) | Floating driving circuit | |
| US4752703A (en) | Current source polarity switching circuit | |
| KR20040075024A (en) | Half-bridge driver and power conversion system with such driver | |
| JP2007501483A (en) | Track / hold circuit | |
| US20180115248A1 (en) | Systems and methods for driving a bipolar junction transistor by adjusting base current with time | |
| US5304863A (en) | Transformer driver having unlimited duty cycle capability by inserting narrow pulses during unlimited duty cycles | |
| JP2008011088A (en) | Floating drive circuit | |
| US6753717B2 (en) | H-bridge driver | |
| JPH0381323B2 (en) | ||
| JP2001308688A (en) | Output circuit | |
| JPH0226818B2 (en) | ||
| JP3252875B2 (en) | Voltage comparator | |
| JP3633540B2 (en) | Step-down converter and method for driving FET of step-down converter | |
| JP4252774B2 (en) | Electric circuit in constant current source system | |
| JPH036032Y2 (en) | ||
| JP3890751B2 (en) | Switching circuit and sample hold circuit using the same | |
| JPH0638573B2 (en) | Semiconductor integrated circuit device | |
| JPS6122345Y2 (en) | ||
| JPH0245380B2 (en) | ||
| JP3326804B2 (en) | Comparator circuit | |
| JPH05191286A (en) | Control circuit for a/d converter | |
| JPH0548645B2 (en) | ||
| JP2981496B2 (en) | Semiconductor output circuit | |
| JPH0363850B2 (en) |