JPH0723924Y2 - 多連チップ型抵抗器 - Google Patents

多連チップ型抵抗器

Info

Publication number
JPH0723924Y2
JPH0723924Y2 JP1989002535U JP253589U JPH0723924Y2 JP H0723924 Y2 JPH0723924 Y2 JP H0723924Y2 JP 1989002535 U JP1989002535 U JP 1989002535U JP 253589 U JP253589 U JP 253589U JP H0723924 Y2 JPH0723924 Y2 JP H0723924Y2
Authority
JP
Japan
Prior art keywords
insulating substrate
wiring pattern
terminal electrodes
pitch
multiple chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989002535U
Other languages
English (en)
Other versions
JPH0292906U (ja
Inventor
利和 中村
哲也 村川
元春 梅見
茂樹 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1989002535U priority Critical patent/JPH0723924Y2/ja
Publication of JPH0292906U publication Critical patent/JPH0292906U/ja
Application granted granted Critical
Publication of JPH0723924Y2 publication Critical patent/JPH0723924Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【考案の詳細な説明】 本考案は、方形の絶縁基板の上面に複数個の抵抗膜を形
成してなる多連チップ型抵抗器に関する。
(従来の技術) 従来、この種の多連チップ型抵抗器は、例えば第9図に
示すように構成されている。この多連チップ型抵抗器20
は、アルミナ等からなる方形の絶縁基板21の上面に複数
個の抵抗膜22を横に並べて形成するとともに、その絶縁
基板21の対向する両端縁の向かい合う位置に抵抗膜22に
接続された端子電極23,24をそれぞれ形成したものであ
る。
この端子電極23,24は、図示はしていないが、それぞれ
絶縁基板21の側面および下面にも連続して形成されてい
る。また、図示はしていないが、絶縁基板21の上面には
抵抗膜22を覆うようにグレーズ材料からなる保護膜が設
けられる。なお、絶縁基板21の対向する両端縁の隣り合
う端子電極22,23間および24,24間には凹溝25,26がそれ
ぞれ形成され、端子電極23,24を配線基板の配線パター
ンに半田付けしたときに、隣り合う端子電極間が半田で
短絡しないようになっている。
(考案が解決しようとする課題) 上記のように構成された多連チップ型抵抗器20は、その
小型化をより促進するために隣り合う端子電極23,23間
および24,24間のピッチが、通常は半導体ICの端子ピッ
チに近似しているかあるいはそれに比べて狭くなってい
る。また、半導体ICを取り付ける配線基板は、その配線
パターンが少なくとも半導体ICを取り付ける位置近傍に
おいてはその端子ピッチに合わせて形成されている。そ
のため、上記の多連チップ型抵抗器20を配線基板の半導
体IC近傍に取り付け、しかも両端縁の端子電極23,24を
接続する配線パターンをすべて同じ方向に引き伸ばして
形成しようとすると、例えば第10図に示すように多連チ
ップ型抵抗器20の一方の端縁側の端子電極23側はその配
線パターン27をそのまままっすぐに引き伸ばして形成で
きるとしても、他方の端縁側の端子電極24側においては
端子電極23側の配線パターン27間に余分なスペースがな
いためにその配線パターン28を一旦迂回させて引き伸ば
す必要が生じる。
ところが、このように配線パターンを迂回させて引き伸
ばすようにすると、配線パターン設計が煩雑になるとと
もに、配線パターンに余分な抵抗分が形成されることに
なるという問題がある。
本考案は、このような課題に鑑みてなされたものであっ
て、配線基板の配線パターン設計を容易にするととも
に、配線パターンに余分な抵抗分を形成させることのな
い多連チップ型抵抗器を提供することを目的としてい
る。
(課題を解決するための手段) このような目的を達成するために、本考案の多連チップ
型抵抗器は、絶縁基板の一方の端縁側の端子電極のピッ
チを絶縁基板の一端部分においては配線基板の配線パタ
ーンピッチに略等しい値にするとともに、その他の部分
においては配線パターンピッチの略2倍の値にし、絶縁
基板の他方の端縁側の端子電極のピッチを絶縁基板の他
端部分においては配線パターンピッチに略等しい値にす
るとともに、その他の部分においては配線パターンの略
2倍の値にし、絶縁基板の一端部分および他端部分にお
いては両端縁の端子電極が互いに向かい合う位置にくる
ようにしたことを特徴としている。
(作用) 上記のような構成としたことにより、絶縁基板の両端部
分を除いて、両端縁の端子電極は互いに対向する側の隣
り合う端子電極間に位置することになる。そのため、一
方の端縁側の端子電極を接続するための隣り合う配線パ
ターン間に、他方の端縁側の端子電極を接続するための
配線パターンを引き伸ばして形成することができるよう
になる。
それにより、多連チップ型抵抗器の対向する両端縁の端
子電極を接続するための配線パターンは、それらをすべ
て同じ方向に引き伸ばして形成する場合であっても、従
来のように迂回させないで形成することができるように
なる。
(実施例) 以下、本考案の実施例を図面を参照して詳細に説明す
る。
第1図は本考案の実施例に係る多連チップ型抵抗器の平
面図であり、第2図はその断面側面図である。これらの
図において、多連チップ型抵抗器1は、アルミナ等から
なる方形の絶縁基板2の上面に形成された複数個の抵抗
膜3と、この抵抗膜3に接続され、絶縁基板2の対向す
る両端縁に形成されたそれぞれ複数個の端子電極4,5と
から構成されている。
これらの端子電極4,5は、例えばAg,Ag−Pd,Cu等の電極
ペーストが印刷され、焼成されて形成されている。そし
て、絶縁基板2の一端部分における一方の端縁側の隣り
合う端子電極4,4間のピッチP1は、この多連チップ型抵
抗器1を取り付ける配線基板に形成された配線パターン
ピッチに略等しい値に設定され、その他の部分における
隣り合う端子電極4,4間のピッチP2は、配線パターンピ
ッチの略2倍の値に設定されている。また、絶縁基板2
の他端部分における他方の端縁側の隣り合う端子電極5,
5間のピッチP3は、前記一端部分における一方の端縁側
と同様に配線パターンピッチに略等しい値に設定され、
その他の部分における隣り合う端子電極5,5間のピッチP
4は、前記一方の端縁側と同様に配線パターンピッチの
略2倍の値に設定されている。また、絶縁基板2の一端
部分および他端部分においては、両端縁の端子電極4,5
が互いに向かい合う位置にくるように形成されている。
すなわち、絶縁基板2の両端部分を除いて、一方の端縁
側の端子電極4は他方の端縁側の隣り合う端子電極5,5
間に、また他方の端縁側の端子電極5は一方の端縁側の
隣り合う端子電極4,4間にそれぞれ位置するような関係
になっている。
それぞれの端子電極4,5は、絶縁基板2の側面および下
面にも連続して形成され、その上面側の先端部分が絶縁
基板2の一端部分および他端部分はT型に、その他の部
分はL型にそれぞれ形成されて互いに対となる端子電極
4,5どうしが対向するような形状になっている。抵抗膜
3は、例えば酸化ルテニウム等のサーメット抵抗ペース
トが端子電極4,5の先端部分間にまたがって印刷され焼
成されて形成されている。絶縁基板2の両端縁の端子電
極4,5部分の両側には凹溝6,7がそれぞれ形成されてい
る。さらに、図示はしていないが、絶縁基板2の上面に
は抵抗膜3を覆うようにグレーズ材料等からなる保護膜
が形成される。
なお、絶縁基板2の対向する両端縁間の寸法Wは、配線
基板への取り付けの関係で端子電極4,5間のピッチP2,P4
に合わせておくことが望ましい。
このように構成された多連チップ型抵抗器1は、両端部
分を除いてそれぞれの端縁側の端子電極が対向する端縁
側の隣り合う端子電極間に位置することになり、対とな
る端子電極4,5間のピッチは、この多連チップ型抵抗器
を取り付ける配線パターンピッチに略等しい値となる。
そのため、例えば第3図に示すように端子電極4,5を接
続するための配線パターン8,9を同じ方向に引き伸ばし
て形成する場合に、両端部分を除いて、一方の端縁側の
端子電極4を接続する隣り合う配線パターン8,8間に、
他の端縁側の端子電極5を接続する配線パターン9を形
成することができるようになる。すなわち、この場合の
配線パターン8,9間のピッチは、半導体ICを取り付ける
配線パターンピッチに略等しい値となる。この第3図に
示す配線パターン8,9は、すべて同じ方向に伸びるよう
に形成されたものであるが、例えば第4図に示すよう
に、配線パターン8,9が互いに逆方向に伸びるように形
成されている場合には、隣り合う配線パターン8,8間お
よび9,9間に別の配線パターン10を形成することができ
るようになり、配線基板の配線パターン密度を大きくす
ることができる。
なお、本考案の多連チップ型抵抗器は上記の実施例のも
のに限らず、例えば第5図〜第7図に示すような構成と
することもできる。
第5図に示す多連チップ型抵抗器11は、端子電極4,5の
先端部分を対向する端縁方向に伸びるような形状に形成
し、抵抗膜3をその先端部分間にまたがって形成したも
のである。
第6図に示す多連チップ型抵抗器12は、絶縁基板2上面
の中央長手方向に両端部分の端子電極4,5間にまたがっ
て共通電極13を形成し、抵抗膜3を端子電極4,5と共通
電極13とにまたがって形成したものである。
第7図に示す多連チップ型抵抗器14は、両端部分の対向
する端子電極4,5間を短絡するとともに中央長手方向を
横切るH型の共通電極15を絶縁基板2上面に形成し、抵
抗膜3を端子電極4,5と共通電極15とにまたがって形成
したものである。この第7図に示す構成の多連チップ型
抵抗器14の場合には配線基板の配線パターンは、例えば
第8図に示すようなものでよい。
さらには、抵抗膜3と端子電極4,5との接続態様はその
他にも種々あり、本考案の多連チップ型抵抗器はそれら
すべてを含むものである。
また、上記実施例における絶縁基板2の端子電極4,5部
分の両側の凹溝6,7は必ずしも必要とするものではな
い。逆に端子電極4,5部分を凹溝形状にするようにして
もよい。
(考案の効果) 以上説明したことから明らかなように本考案によれば、
絶縁基板の一方の端縁側の端子電極のピッチを絶縁基板
の一端部分においては配線基板の配線パターンピッチに
略等しい値にするとともに、その他の部分においては配
線パターンピッチの略2倍の値にし、絶縁基板の他方の
端縁側の端子電極のピッチを絶縁基板の他端部分におい
ては配線パターンピッチに略等しい値にするとともに、
その他の部分においては配線パターンピッチの略2倍の
値にし、絶縁基板の一端部分および他端部分においては
両端縁の端子電極が互いに向かい合う位置にくるように
したので、配線基板の配線パターンは、引き回しが容易
となり、狭い面積に収まるとともに、そのパターンの長
さが短くなり、配線基板の配線パターン設計が容易とな
り、配線パターンに余分な抵抗分を形成させるようなこ
とがなくなる。さらに、絶縁基板の一方の端縁側及び他
方の端縁側の端子電極のピッチが、絶縁基板の一端部分
で他の端子電極のピッチの略1/2倍のため、絶縁基板の
ピッチ方向の長さを短くすることができ、絶縁基板のコ
ストダウン及び回路基板の占有面積を小さくできる。
【図面の簡単な説明】
第1図は本考案の実施例の多連チップ型抵抗器の平面
図、第2図はその断面側面図、第3図、第4図および第
8図は本考案に係る多連チップ型抵抗器を取り付ける配
線基板の配線パターン図、第5図ないし第7図は本考案
の他の実施例の多連チップ型抵抗器の平面図である。 第9図は従来例の多連チップ型抵抗器の平面図、第10図
はその多連チップ型抵抗器を取り付ける配線基板の配線
パターン図である。 1,11,12,14…多連チップ型抵抗器、2…絶縁基板、3…
抵抗膜、4,5…端子電極、6,7…凹溝、8,9,10…配線パタ
ーン、13,15…共通電極。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 東 茂樹 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 (56)参考文献 実開 平2−92905(JP,U)

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】方形の絶縁基板の上面に複数個の抵抗膜を
    形成するとともに、その絶縁基板の対向する両端縁に抵
    抗膜と接続された複数個の端子電極をそれぞれ形成して
    なる多連チップ型抵抗器であって、 その絶縁基板の一方の端縁側の端子電極は、そのピッチ
    を絶縁基板の一端部分においてはこの多連チップ型抵抗
    器を取り付ける配線基板の配線パターンピッチに略等し
    い値にするとともに、その他の部分においては前記配線
    パターンピッチの略2倍の値にし、その絶縁基板の他方
    の端縁側の端子電極は、そのピッチを絶縁基板の他端部
    分においては前記配線パターンピッチに略等しい値にす
    るとともに、その他の部分においては前記配線パターン
    ピッチの略2倍の値にし、絶縁基板の一端部分および他
    端部分においては対向する両端縁の端子電極が互いに向
    かい合う位置にくるようにしたことを特徴とする多連チ
    ップ型抵抗器。
JP1989002535U 1989-01-12 1989-01-12 多連チップ型抵抗器 Expired - Lifetime JPH0723924Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989002535U JPH0723924Y2 (ja) 1989-01-12 1989-01-12 多連チップ型抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989002535U JPH0723924Y2 (ja) 1989-01-12 1989-01-12 多連チップ型抵抗器

Publications (2)

Publication Number Publication Date
JPH0292906U JPH0292906U (ja) 1990-07-24
JPH0723924Y2 true JPH0723924Y2 (ja) 1995-05-31

Family

ID=31203384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989002535U Expired - Lifetime JPH0723924Y2 (ja) 1989-01-12 1989-01-12 多連チップ型抵抗器

Country Status (1)

Country Link
JP (1) JPH0723924Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650961Y2 (ja) * 1989-01-10 1994-12-21 株式会社村田製作所 多連チップ型抵抗器

Also Published As

Publication number Publication date
JPH0292906U (ja) 1990-07-24

Similar Documents

Publication Publication Date Title
JPH0723924Y2 (ja) 多連チップ型抵抗器
JPH0650961Y2 (ja) 多連チップ型抵抗器
JPH1125U (ja) 多連チップ型抵抗器
JP2000030903A (ja) チップ型部品
JPH085522Y2 (ja) チツプ抵抗器
JP3983392B2 (ja) チップ型部品
JPH03233992A (ja) 厚膜印刷基板
JP2002033203A (ja) 複合電子部品
JPS6020923Y2 (ja) Cr回路素子
JPH0720942Y2 (ja) 抵抗素子を含む複合セラミック多層基板
JP2573665Y2 (ja) 抵抗内蔵サージアブソーバ
JPH05190308A (ja) 多連チップ抵抗器
JPH04121708U (ja) チツプrネツトワーク
JPS62109418A (ja) チツプ形遅延素子
JPS6457671U (ja)
JPH08330115A (ja) ネットワーク電子部品
JP2684935B2 (ja) トリミング用抵抗器
JPH0834133B2 (ja) チップネットワーク抵抗器
JPH0582936A (ja) リードレス部品搭載基板の電気回路
JP3415770B2 (ja) 多連チップ電子部品
JPS61154002A (ja) チツプ抵抗器
JPH03120002U (ja)
JPH06283385A (ja) チップ型コンデンサアレイ
JPS58107604A (ja) 基板形可変抵抗器
JPS6381901A (ja) チツプ抵抗器

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term