JPH05190308A - 多連チップ抵抗器 - Google Patents
多連チップ抵抗器Info
- Publication number
- JPH05190308A JPH05190308A JP4006279A JP627992A JPH05190308A JP H05190308 A JPH05190308 A JP H05190308A JP 4006279 A JP4006279 A JP 4006279A JP 627992 A JP627992 A JP 627992A JP H05190308 A JPH05190308 A JP H05190308A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- multiple chip
- terminal
- edge side
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【目的】 従来から使用されている構造の簡単な絶縁基
板を使用して容易に製造することができる多連チップ抵
抗器を提供することを目的とする。 【構成】 方形の絶縁基板2の上面に複数個の抵抗膜3
を形成し、その絶縁基板2の対向する両端縁に抵抗膜3
と接続された複数個の端子電極4,5をそれぞれ形成
し、その絶縁基板2の対向する両端縁の端子電極のピッ
チをこの多連チップ抵抗器を取り付ける配線基板の配線
パターンの約2倍にするとともに、一方の端縁側の端子
電極と他方の端縁側の端子電極とを互いにほぼ配線パタ
ーンピッチだけ位置をずらせて形成し、かつ一方の端縁
側4の端子電極構造を凹電極、他方の端縁側5の端子電
極構造を凸電極として構成する。
板を使用して容易に製造することができる多連チップ抵
抗器を提供することを目的とする。 【構成】 方形の絶縁基板2の上面に複数個の抵抗膜3
を形成し、その絶縁基板2の対向する両端縁に抵抗膜3
と接続された複数個の端子電極4,5をそれぞれ形成
し、その絶縁基板2の対向する両端縁の端子電極のピッ
チをこの多連チップ抵抗器を取り付ける配線基板の配線
パターンの約2倍にするとともに、一方の端縁側の端子
電極と他方の端縁側の端子電極とを互いにほぼ配線パタ
ーンピッチだけ位置をずらせて形成し、かつ一方の端縁
側4の端子電極構造を凹電極、他方の端縁側5の端子電
極構造を凸電極として構成する。
Description
【0001】
【産業上の利用分野】本発明は、方形の絶縁基板の上面
に複数個の抵抗膜を形成した多連チップ抵抗器に関する
ものである。
に複数個の抵抗膜を形成した多連チップ抵抗器に関する
ものである。
【0002】
【従来の技術】従来、この種の多連チップ抵抗器は、例
えば図4に示すように構成されている。この多連チップ
抵抗器20は、アルミナ等からなる方形の絶縁基板21
の上面に複数個の抵抗膜22を横に並べて形成するとと
もに、その絶縁基板21の対向する両端縁の向かい合う
位置に抵抗膜22に接続された端子電極23,24をそ
れぞれ形成し、その絶縁基板21の対向する両端縁の端
子電極23,24のピッチをこの多連チップ抵抗器20
を取り付ける配線基板の配線パターンピッチの2倍かあ
るいはそれに近似した値にするとともに、一方の端縁側
の端子電極23と他方の端縁側の端子電極24とを互い
に配線パターンピッチあるいはそれに近似した値だけ位
置をずらせて形成したものである。そのため、例えば図
5に示すように端子電極23,24を接続するための配
線パターン8,9を同じ方向に引き伸ばして形成する場
合に、一方の端縁側の端子電極23を接続する隣合う配
線パターン8a,8b間に、他の端縁側の端子電極24
を接続する配線パターン9aを形成することができるよ
うになる。すなわち、この場合の配線パターン8a,9
a,8b,9b間のピッチは、半導体ICを取り付ける
配線パターンに等しいかあるいはそれに近似した値とな
る。この図5に示す配線パターン8a,8b,9a,9
bは、すべて同じ方向に伸びるように形成されたもので
あるが、例えば図6に示すように、配線パターン8a,
8b,9a,9bが互いに逆方向に伸びるように形成さ
れている場合には、隣合う配線パターン8a,8b間お
よび10a,10b間に別の配線パターン11aを形成
することができるようになり、配線基板の配線パターン
密度を大きくすることができるという利点がある。
えば図4に示すように構成されている。この多連チップ
抵抗器20は、アルミナ等からなる方形の絶縁基板21
の上面に複数個の抵抗膜22を横に並べて形成するとと
もに、その絶縁基板21の対向する両端縁の向かい合う
位置に抵抗膜22に接続された端子電極23,24をそ
れぞれ形成し、その絶縁基板21の対向する両端縁の端
子電極23,24のピッチをこの多連チップ抵抗器20
を取り付ける配線基板の配線パターンピッチの2倍かあ
るいはそれに近似した値にするとともに、一方の端縁側
の端子電極23と他方の端縁側の端子電極24とを互い
に配線パターンピッチあるいはそれに近似した値だけ位
置をずらせて形成したものである。そのため、例えば図
5に示すように端子電極23,24を接続するための配
線パターン8,9を同じ方向に引き伸ばして形成する場
合に、一方の端縁側の端子電極23を接続する隣合う配
線パターン8a,8b間に、他の端縁側の端子電極24
を接続する配線パターン9aを形成することができるよ
うになる。すなわち、この場合の配線パターン8a,9
a,8b,9b間のピッチは、半導体ICを取り付ける
配線パターンに等しいかあるいはそれに近似した値とな
る。この図5に示す配線パターン8a,8b,9a,9
bは、すべて同じ方向に伸びるように形成されたもので
あるが、例えば図6に示すように、配線パターン8a,
8b,9a,9bが互いに逆方向に伸びるように形成さ
れている場合には、隣合う配線パターン8a,8b間お
よび10a,10b間に別の配線パターン11aを形成
することができるようになり、配線基板の配線パターン
密度を大きくすることができるという利点がある。
【0003】また、図4に示す多連チップ抵抗器では、
端子電極23,24は図示していないが、それぞれ絶縁
基板21の側面および下面にも連続して形成されてい
る。また、図示していないが、絶縁基板21の上面には
抵抗膜22を覆うようにグレーズ材料からなる保護膜が
設けられている。なお、絶縁基板21の対向する両端縁
の隣合う端子電極23,23間及び24,24間には凹
溝25,26がそれぞれ形成され、端子電極23,24
を配線基板の配線パターンにはんだ付けしたときに、隣
合う端子電極間がはんだで短絡しないようになってい
る。
端子電極23,24は図示していないが、それぞれ絶縁
基板21の側面および下面にも連続して形成されてい
る。また、図示していないが、絶縁基板21の上面には
抵抗膜22を覆うようにグレーズ材料からなる保護膜が
設けられている。なお、絶縁基板21の対向する両端縁
の隣合う端子電極23,23間及び24,24間には凹
溝25,26がそれぞれ形成され、端子電極23,24
を配線基板の配線パターンにはんだ付けしたときに、隣
合う端子電極間がはんだで短絡しないようになってい
る。
【0004】
【発明が解決しようとする課題】上記のように構成され
る多連チップ抵抗器20は、一般に大版の絶縁基板に同
時に複数の多連チップ抵抗器20を形成するシート工法
により製造される。図7は、従来の大版の絶縁基板にお
ける一部分での隣合う多連チップ抵抗器20,20′の
配置を示す平面図である。
る多連チップ抵抗器20は、一般に大版の絶縁基板に同
時に複数の多連チップ抵抗器20を形成するシート工法
により製造される。図7は、従来の大版の絶縁基板にお
ける一部分での隣合う多連チップ抵抗器20,20′の
配置を示す平面図である。
【0005】このような方法を採用する場合、端子電極
23,24はずらせて形成しており、一枚の絶縁基板で
の取れ数をできるだけ多くし生産性をあげるには、凹溝
25,26を隣合う多連チップ抵抗器20′の凹溝2
5′,26′と共通して配置しなければならない。この
場合、端子電極23と23′あるいは24と24′が隣
合うように配置され、通常23,24間の複数の抵抗膜
22を同時に抵抗値修正する際に端子電極23,24上
に抵抗値計測用の検針を立て、修正後W寸法側に検針を
ステップ移動させ23′,24′間の複数の抵抗値2
2′を修正するが、単純にステップ移動したのでは、2
4に接触していた検針は23′に接触をすることができ
ないため、機械的に補正する必要が生じる。また、多連
チップ抵抗器20と20′は電極の配置が線対称とな
り、完成抵抗値計測および実装の際に方向性の制約が生
じ、不都合となる。
23,24はずらせて形成しており、一枚の絶縁基板で
の取れ数をできるだけ多くし生産性をあげるには、凹溝
25,26を隣合う多連チップ抵抗器20′の凹溝2
5′,26′と共通して配置しなければならない。この
場合、端子電極23と23′あるいは24と24′が隣
合うように配置され、通常23,24間の複数の抵抗膜
22を同時に抵抗値修正する際に端子電極23,24上
に抵抗値計測用の検針を立て、修正後W寸法側に検針を
ステップ移動させ23′,24′間の複数の抵抗値2
2′を修正するが、単純にステップ移動したのでは、2
4に接触していた検針は23′に接触をすることができ
ないため、機械的に補正する必要が生じる。また、多連
チップ抵抗器20と20′は電極の配置が線対称とな
り、完成抵抗値計測および実装の際に方向性の制約が生
じ、不都合となる。
【0006】また、抵抗値修正の際に検針を単純にステ
ップ移動させようとすると、図8に示すように多連チッ
プ抵抗器20,20′を配置し、その間を接続する部分
27を設けざるを得ないため、絶縁基板での取れ数が少
ないにもかかわらず、凹溝25,26を設けるための基
板の加工が多くなり、生産コスト高になるという問題が
生じる。
ップ移動させようとすると、図8に示すように多連チッ
プ抵抗器20,20′を配置し、その間を接続する部分
27を設けざるを得ないため、絶縁基板での取れ数が少
ないにもかかわらず、凹溝25,26を設けるための基
板の加工が多くなり、生産コスト高になるという問題が
生じる。
【0007】本発明は、このような課題を解決するもの
で、従来から一般に多連チップ抵抗器に使用されている
構造の絶縁基板を使用して、容易に製造することができ
る多連チップ抵抗器を提供することを目的としている。
で、従来から一般に多連チップ抵抗器に使用されている
構造の絶縁基板を使用して、容易に製造することができ
る多連チップ抵抗器を提供することを目的としている。
【0008】
【課題を解決するための手段】このような目的を達成す
るために、本発明の多連チップ抵抗器は、方形の絶縁基
板の上面に複数個の抵抗膜を形成するとともに、その絶
縁基板の対向する両端縁に抵抗膜と接続された複数個の
端子電極をそれぞれ形成することにより構成され、その
絶縁基板の対向する両端縁の端子電極のピッチをこの多
連チップ抵抗器を取り付ける配線基板の配線パターンピ
ッチの2倍かあるいはそれに近似した値にするととも
に、一方の端縁側の端子電極と他方の端縁側の端子電極
とを互いに配線パターンピッチあるいはそれに近似した
値だけ位置をずらせて形成し、かつ一方の端縁側の端子
電極構造を凹電極、他方の端縁側の端子電極構造を凸電
極として形成したものである。
るために、本発明の多連チップ抵抗器は、方形の絶縁基
板の上面に複数個の抵抗膜を形成するとともに、その絶
縁基板の対向する両端縁に抵抗膜と接続された複数個の
端子電極をそれぞれ形成することにより構成され、その
絶縁基板の対向する両端縁の端子電極のピッチをこの多
連チップ抵抗器を取り付ける配線基板の配線パターンピ
ッチの2倍かあるいはそれに近似した値にするととも
に、一方の端縁側の端子電極と他方の端縁側の端子電極
とを互いに配線パターンピッチあるいはそれに近似した
値だけ位置をずらせて形成し、かつ一方の端縁側の端子
電極構造を凹電極、他方の端縁側の端子電極構造を凸電
極として形成したものである。
【0009】
【作用】従来から一般に多連チップ抵抗器に使用されて
いる構造の絶縁基板を使用し、従来の抵抗値修正の方法
を変更することなく製造することができる。そのため、
多連チップ抵抗器を簡単にかつ安価に形成することがで
きるようになる。
いる構造の絶縁基板を使用し、従来の抵抗値修正の方法
を変更することなく製造することができる。そのため、
多連チップ抵抗器を簡単にかつ安価に形成することがで
きるようになる。
【0010】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。
する。
【0011】図1は、本発明の一実施例による多連チッ
プ抵抗器の平面図であり、図2はその断面側面図であ
る。
プ抵抗器の平面図であり、図2はその断面側面図であ
る。
【0012】これらの図において、多連チップ抵抗器1
は、アルミナ等からなる方形の絶縁基板2の上面に形成
された複数個の抵抗膜3と、この抵抗膜3に接続され、
絶縁基板2の対向する両端縁に形成されたそれぞれ複数
個の端子電極4,5とから構成されている。これらの端
子電極4,5は、例えばAg,Ag−Pd,Cu等の電
極ペーストが印刷され、焼成されて形成されており、隣
合う端子電極4、4間および5、5間のピッチPは、こ
の多連チップ抵抗器1を取り付ける配線基板に形成され
た配線パターンピッチの2倍かあるいはそれに近似した
値に設定されている。また、一方の端縁側の端子電極4
と他方の端縁側の端子電極5は、その位置が配線パター
ンピッチあるいはそれに近似した値だけ位置をずらせて
形成されている。すなわち、一方の端縁側の端子電極4
は他方の端縁側の隣合う端子電極5、5間に、また他方
の端縁側の端子電極5は一方の端縁側の隣合う端子電極
4、4間に位置するような関係になっている。また、そ
れぞれの端子電極4,5は、絶縁基板2の側面及び下面
にも連続して形成され、その上面側の先端部分がL型に
形成されて互いに対となる端子電極4,5どうしが対向
するような形状になっている。抵抗膜3は、例えば酸化
ルテニウム等のサーメット抵抗ペーストが端子電極4,
5の先端部分間にまたがって印刷され焼成されて形成さ
れている。絶縁基板2の両端縁の端子電極のうち、端子
電極4部分はスルーホール電極による凹電極でその両側
には凸部6が、端子電極5部分は凸電極でその両側には
凹溝7がそれぞれ形成されている。さらに、図示はして
いないが、絶縁基板2の上面には抵抗膜3を覆うように
グレーズ材料等からなる保護膜が形成される。
は、アルミナ等からなる方形の絶縁基板2の上面に形成
された複数個の抵抗膜3と、この抵抗膜3に接続され、
絶縁基板2の対向する両端縁に形成されたそれぞれ複数
個の端子電極4,5とから構成されている。これらの端
子電極4,5は、例えばAg,Ag−Pd,Cu等の電
極ペーストが印刷され、焼成されて形成されており、隣
合う端子電極4、4間および5、5間のピッチPは、こ
の多連チップ抵抗器1を取り付ける配線基板に形成され
た配線パターンピッチの2倍かあるいはそれに近似した
値に設定されている。また、一方の端縁側の端子電極4
と他方の端縁側の端子電極5は、その位置が配線パター
ンピッチあるいはそれに近似した値だけ位置をずらせて
形成されている。すなわち、一方の端縁側の端子電極4
は他方の端縁側の隣合う端子電極5、5間に、また他方
の端縁側の端子電極5は一方の端縁側の隣合う端子電極
4、4間に位置するような関係になっている。また、そ
れぞれの端子電極4,5は、絶縁基板2の側面及び下面
にも連続して形成され、その上面側の先端部分がL型に
形成されて互いに対となる端子電極4,5どうしが対向
するような形状になっている。抵抗膜3は、例えば酸化
ルテニウム等のサーメット抵抗ペーストが端子電極4,
5の先端部分間にまたがって印刷され焼成されて形成さ
れている。絶縁基板2の両端縁の端子電極のうち、端子
電極4部分はスルーホール電極による凹電極でその両側
には凸部6が、端子電極5部分は凸電極でその両側には
凹溝7がそれぞれ形成されている。さらに、図示はして
いないが、絶縁基板2の上面には抵抗膜3を覆うように
グレーズ材料等からなる保護膜が形成される。
【0013】なお、絶縁基板2の対向する両端縁間の寸
法Wは、配線基板への取付の関係で端子電極4,5間の
ピッチPに合わせておくことが望ましい。
法Wは、配線基板への取付の関係で端子電極4,5間の
ピッチPに合わせておくことが望ましい。
【0014】このように構成された多連チップ抵抗器1
は、従来の多連チップ抵抗器に一般に使用されていた等
間隔ピッチの凹溝7および凹電極の端子電極4を有する
絶縁基板により構成される。そのため、抵抗値修正工程
において、端子電極5,6に抵抗値計測用の検針を立
て、修正後W寸法側に単純にステップ移動して隣合って
配置された多連チップ抵抗器を抵抗値修正することがで
きるようになり、機械的に補正をかける必要がなくな
る。ただし、このとき隣合う多連チップ抵抗器の凸電極
の端子電極5と凹電極の端子電極4は、印刷形成時に電
気的に接続されないことが必要である。
は、従来の多連チップ抵抗器に一般に使用されていた等
間隔ピッチの凹溝7および凹電極の端子電極4を有する
絶縁基板により構成される。そのため、抵抗値修正工程
において、端子電極5,6に抵抗値計測用の検針を立
て、修正後W寸法側に単純にステップ移動して隣合って
配置された多連チップ抵抗器を抵抗値修正することがで
きるようになり、機械的に補正をかける必要がなくな
る。ただし、このとき隣合う多連チップ抵抗器の凸電極
の端子電極5と凹電極の端子電極4は、印刷形成時に電
気的に接続されないことが必要である。
【0015】なお、本発明の多連チップ抵抗器は上記の
実施例のものに限らず、例えば、図3に示すような構成
とすることもできる。
実施例のものに限らず、例えば、図3に示すような構成
とすることもできる。
【0016】この図3に示す多連チップ抵抗器11は、
絶縁基板2上面の中央長手方向に両端部の端子電極4,
5間に接続された共通電極12を形成し、抵抗膜3を端
子電極4,5と共通電極13とにまたがって形成したも
のである。
絶縁基板2上面の中央長手方向に両端部の端子電極4,
5間に接続された共通電極12を形成し、抵抗膜3を端
子電極4,5と共通電極13とにまたがって形成したも
のである。
【0017】さらには、抵抗膜3と端子電極4,5との
接続態様はその他にも種々あり、本発明の多連チップ抵
抗器はそれらのすべてを含むものである。
接続態様はその他にも種々あり、本発明の多連チップ抵
抗器はそれらのすべてを含むものである。
【0018】
【発明の効果】以上の説明から明らかなように本発明に
よれば、絶縁基板の対向する両端縁の端子電極の一方の
端縁側の端子電極構造を凹電極、他方の端縁側の端子電
極構造を凸電極としたことにより、絶縁基板の構造が簡
単となり、抵抗値修正工程が容易に行うことが可能とな
る。
よれば、絶縁基板の対向する両端縁の端子電極の一方の
端縁側の端子電極構造を凹電極、他方の端縁側の端子電
極構造を凸電極としたことにより、絶縁基板の構造が簡
単となり、抵抗値修正工程が容易に行うことが可能とな
る。
【図1】本発明の一実施例による多連チップ抵抗器の平
面図
面図
【図2】本発明の一実施例による多連チップ抵抗器の断
面側面図
面側面図
【図3】本発明の他の実施例による多連チップ抵抗器の
平面図
平面図
【図4】従来の多連チップ抵抗器の平面図
【図5】本発明による多連チップ抵抗器を取り付ける配
線基板の配線パターン図
線基板の配線パターン図
【図6】本発明による多連チップ抵抗器を取り付ける配
線基板の配線パターン図
線基板の配線パターン図
【図7】従来の隣合う多連チップ抵抗器の配置を示す平
面図
面図
【図8】従来の隣合う多連チップ抵抗器の配置を示す平
面図
面図
1 多連チップ抵抗器 2 絶縁基板 3 抵抗膜 4 スルーホール電極による凹電極の端子電極 5 凸電極による端子電極 6 凸部 7 凹溝
Claims (1)
- 【請求項1】方形の絶縁基板の上面に複数個の抵抗膜を
形成するとともに、その絶縁基板の対向する両端縁に抵
抗膜と接続された複数個の端子電極をそれぞれ形成する
ことにより構成され、かつその絶縁基板の対向する両端
縁の端子電極のピッチをこの多連チップ抵抗器を取り付
ける配線基板の配線パターンピッチの2倍かあるいはそ
れに近似した値にするとともに、一方の端縁側の端子電
極と他方の端縁側の端子電極とを互いに配線パターンピ
ッチあるいはそれに近似した値だけ位置をずらせて形成
し、かつ一方の端縁側の端子電極構造を凹電極、他方の
端縁側の端子電極構造を凸電極としたことを特徴とする
多連チップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006279A JPH05190308A (ja) | 1992-01-17 | 1992-01-17 | 多連チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006279A JPH05190308A (ja) | 1992-01-17 | 1992-01-17 | 多連チップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190308A true JPH05190308A (ja) | 1993-07-30 |
Family
ID=11633965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4006279A Pending JPH05190308A (ja) | 1992-01-17 | 1992-01-17 | 多連チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190308A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043717A (ja) * | 2000-07-28 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
-
1992
- 1992-01-17 JP JP4006279A patent/JPH05190308A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043717A (ja) * | 2000-07-28 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070096864A1 (en) | Surface mount composite electronic component and method for manufacturing same | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2000340413A5 (ja) | ||
| JPH0650961Y2 (ja) | 多連チップ型抵抗器 | |
| JP3121325B2 (ja) | チップ型抵抗器の構造 | |
| JPH10199703A (ja) | チップ抵抗器用基板とチップ抵抗器の製造方法 | |
| JPH0864403A (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP2000340413A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP3199264B2 (ja) | 負特性サーミスタ | |
| JPH0723924Y2 (ja) | 多連チップ型抵抗器 | |
| JP3557762B2 (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JPH1125U (ja) | 多連チップ型抵抗器 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPH085522Y2 (ja) | チツプ抵抗器 | |
| JPH08130161A (ja) | チップrcネットワーク | |
| JP3223917B2 (ja) | 角形チップ抵抗器 | |
| JP4026251B2 (ja) | 多連チップ抵抗器 | |
| JPH08330115A (ja) | ネットワーク電子部品 | |
| JPH06283385A (ja) | チップ型コンデンサアレイ | |
| JPH09330802A (ja) | 抵抗器およびその製造方法 | |
| JPS6262501A (ja) | 厚膜基板装置 | |
| JPH10321405A (ja) | 抵抗器およびその製造方法 | |
| JP2004128218A (ja) | 小型電子部品の製造方法およびチップ抵抗器 |