JPH07240421A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH07240421A JPH07240421A JP6054947A JP5494794A JPH07240421A JP H07240421 A JPH07240421 A JP H07240421A JP 6054947 A JP6054947 A JP 6054947A JP 5494794 A JP5494794 A JP 5494794A JP H07240421 A JPH07240421 A JP H07240421A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wiring
- metal layer
- semiconductor device
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】本発明は、半導体基板上に形成された凹陥部に
よるハレーションの影響を排除することにより、配線パ
ターンが制約されないようにした、半導体装置の配線形
成方法を提供することを目的とする。 【構成】表面に酸化膜１２が形成された半導体基板１１
上に、先づポジレジストを塗布して、フォトマスク１４
により露光させ、配線部分以外の部分に第一のレジスト
膜１３を形成し、その上から金属層１５を形成し、さら
にネガレジストを塗布して、上記フォトマスク１４によ
り再度露光させて、配線部分のみに第二のレジスト膜１
６を形成した後、エッチングによって、第二のレジスト
膜及び配線部分以外の金属層を除去し、最後に第一のレ
ジスト膜を除去することにより、金属層による配線パタ
ーン１５ａを形成するように、構成する。
よるハレーションの影響を排除することにより、配線パ
ターンが制約されないようにした、半導体装置の配線形
成方法を提供することを目的とする。 【構成】表面に酸化膜１２が形成された半導体基板１１
上に、先づポジレジストを塗布して、フォトマスク１４
により露光させ、配線部分以外の部分に第一のレジスト
膜１３を形成し、その上から金属層１５を形成し、さら
にネガレジストを塗布して、上記フォトマスク１４によ
り再度露光させて、配線部分のみに第二のレジスト膜１
６を形成した後、エッチングによって、第二のレジスト
膜及び配線部分以外の金属層を除去し、最後に第一のレ
ジスト膜を除去することにより、金属層による配線パタ
ーン１５ａを形成するように、構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の表面に酸
化膜を介して金属層による配線パターンを形成するため
の、半導体装置の配線形成方法に関するものである。
化膜を介して金属層による配線パターンを形成するため
の、半導体装置の配線形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置の表面への金属層によ
る配線パターンは、図２に示すように、形成されてい
る。即ち、図２において、半導体装置１は、半導体基
板、この場合シリコン基板２の表面にＳｉＯ2の酸化膜
３が形成されている。この酸化膜３は、図示の場合、ほ
ぼ中央に段差による凹陥部３ａを備えている。そして、
このような半導体装置１に対して、図２（Ａ）に示すよ
うに、先づ上記シリコン基板２の表面に、金属、例えば
アルミニウムから成る金属層４を形成し、さらにその上
から、ネガレジスト５を塗布する。
る配線パターンは、図２に示すように、形成されてい
る。即ち、図２において、半導体装置１は、半導体基
板、この場合シリコン基板２の表面にＳｉＯ2の酸化膜
３が形成されている。この酸化膜３は、図示の場合、ほ
ぼ中央に段差による凹陥部３ａを備えている。そして、
このような半導体装置１に対して、図２（Ａ）に示すよ
うに、先づ上記シリコン基板２の表面に、金属、例えば
アルミニウムから成る金属層４を形成し、さらにその上
から、ネガレジスト５を塗布する。
【０００３】このようにして、ネガレジスト５が塗布さ
れたシリコン基板２の上に、形成すべき配線部分に対応
した遮光部６ａを有するフォトマスク６を載置して、こ
のフォトマスク６によりネガレジスト５を露光させる
（図２（Ｂ）参照）。これにより、上記ネガレジスト５
は、配線部分に対応する領域が残って、レジスト層５ａ
が形成されることになる。
れたシリコン基板２の上に、形成すべき配線部分に対応
した遮光部６ａを有するフォトマスク６を載置して、こ
のフォトマスク６によりネガレジスト５を露光させる
（図２（Ｂ）参照）。これにより、上記ネガレジスト５
は、配線部分に対応する領域が残って、レジスト層５ａ
が形成されることになる。
【０００４】その後、例えばドライエッチングを行なう
ことにより、上記金属層４のうち、配線部分以外の部分
が除去され、配線パターン４ａが形成されることになる
（図２（Ｃ）参照）。
ことにより、上記金属層４のうち、配線部分以外の部分
が除去され、配線パターン４ａが形成されることになる
（図２（Ｃ）参照）。
【０００５】最後に、上記レジスト層５ａが、レジスト
アッシング等によって除去されることにより、図２
（Ｄ）に示すように、配線パターン４ａを有する半導体
装置１が完成することとなる。
アッシング等によって除去されることにより、図２
（Ｄ）に示すように、配線パターン４ａを有する半導体
装置１が完成することとなる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成の半導体装置１においては、図２に示すよう
に、酸化膜３に段差による凹陥部３ａが備えられている
場合には、この段差によって露光時にハレーションが発
生することがあり、このハレーションによって、図２
（Ｂ）に示すように、レジスト層５ａの端縁が、上記凹
陥部３ａ内に延びるようになってしまう。このため、そ
の後のエッチング処理後に、形成される配線パターン４
ａが、凹陥部３ａ内に延びるように形成されてしまうこ
とがあった。従って、配線パターンの設計の際に、上記
ハレーションによる配線パターンの変形を考慮する必要
があり、配線パターンが制約されてしまう、という問題
があった。又、ポジレジストの場合についても配線がハ
レーションによって逆に削れてしまい、配線パターン設
計に制約されてしまう。
うな構成の半導体装置１においては、図２に示すよう
に、酸化膜３に段差による凹陥部３ａが備えられている
場合には、この段差によって露光時にハレーションが発
生することがあり、このハレーションによって、図２
（Ｂ）に示すように、レジスト層５ａの端縁が、上記凹
陥部３ａ内に延びるようになってしまう。このため、そ
の後のエッチング処理後に、形成される配線パターン４
ａが、凹陥部３ａ内に延びるように形成されてしまうこ
とがあった。従って、配線パターンの設計の際に、上記
ハレーションによる配線パターンの変形を考慮する必要
があり、配線パターンが制約されてしまう、という問題
があった。又、ポジレジストの場合についても配線がハ
レーションによって逆に削れてしまい、配線パターン設
計に制約されてしまう。
【０００７】本発明は、以上の点に鑑み、半導体基板上
に形成された凹陥部によるハレーションの影響を排除す
ることにより、配線パターンが制約されないようにし
た、半導体装置の配線形成方法を提供することを目的と
している。
に形成された凹陥部によるハレーションの影響を排除す
ることにより、配線パターンが制約されないようにし
た、半導体装置の配線形成方法を提供することを目的と
している。
【０００８】
【課題を解決するための手段】上記目的は、本発明によ
れば、表面に酸化膜が形成された半導体基板上に、先づ
ポジレジストまたはネガレジストを塗布して、フォトマ
スクにより露光させ、配線部分以外の部分に第一のレジ
スト膜を形成し、その上から金属層を形成し、さらにネ
ガレジストまたはポジレジストを塗布して、上記フォト
マスクにより再度露光させて、配線部分のみに第二のレ
ジスト膜を形成した後、エッチングによって、第二のレ
ジスト膜及び配線部分以外の金属層を除去し、最後に第
一のレジスト膜を除去することにより、金属層による配
線パターンを形成するようにした、半導体装置の配線形
成方法により、達成される。
れば、表面に酸化膜が形成された半導体基板上に、先づ
ポジレジストまたはネガレジストを塗布して、フォトマ
スクにより露光させ、配線部分以外の部分に第一のレジ
スト膜を形成し、その上から金属層を形成し、さらにネ
ガレジストまたはポジレジストを塗布して、上記フォト
マスクにより再度露光させて、配線部分のみに第二のレ
ジスト膜を形成した後、エッチングによって、第二のレ
ジスト膜及び配線部分以外の金属層を除去し、最後に第
一のレジスト膜を除去することにより、金属層による配
線パターンを形成するようにした、半導体装置の配線形
成方法により、達成される。
【０００９】
【作用】上記構成によれば、配線部分以外の部分に対応
する領域が、前以てポジレジストまたはネガレジストに
よる第一のレジスト層によって覆われているので、半導
体基板上に形成された酸化膜の段差による凹陥部も、上
記第一のレジスト層によって覆われるので、金属層のフ
ォトエッチングの際に、該段差によるハレーションが発
生するようなことはなく、ネガレジストまたはポジレジ
ストによる第二のレジスト層は、配線部分以外の部分が
確実に除去され得る。従って、金属層も、第二のレジス
ト層によって覆われている部分即ち配線部分を除く領域
が、エッチングによって確実に除去され得るので、所望
の形状の配線パターンが得られることになる。
する領域が、前以てポジレジストまたはネガレジストに
よる第一のレジスト層によって覆われているので、半導
体基板上に形成された酸化膜の段差による凹陥部も、上
記第一のレジスト層によって覆われるので、金属層のフ
ォトエッチングの際に、該段差によるハレーションが発
生するようなことはなく、ネガレジストまたはポジレジ
ストによる第二のレジスト層は、配線部分以外の部分が
確実に除去され得る。従って、金属層も、第二のレジス
ト層によって覆われている部分即ち配線部分を除く領域
が、エッチングによって確実に除去され得るので、所望
の形状の配線パターンが得られることになる。
【００１０】かくして、半導体膜の表面に形成された酸
化膜の段差によるハレーションがないので、該ハレーシ
ョンによる配線パターンの変形が排除され得ることにな
り、配線パターンが制約されるようなことはない。
化膜の段差によるハレーションがないので、該ハレーシ
ョンによる配線パターンの変形が排除され得ることにな
り、配線パターンが制約されるようなことはない。
【００１１】
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１は、本発明による半導体装置
の配線形成方法の一実施例における製造工程を順次に示
している。
明を詳細に説明する。図１は、本発明による半導体装置
の配線形成方法の一実施例における製造工程を順次に示
している。
【００１２】図１において、半導体装置１０は、半導体
基板、この場合シリコン基板１１の表面にＳｉＯ2の酸
化膜１２が形成されている。この酸化膜１２は、図示の
場合、ほぼ中央に段差による凹陥部１２ａを備えてい
る。そして、このような半導体装置１０に対して、図１
（Ａ）に示すように、先づ上記シリコン基板１１の表面
に、ポジレジストが塗布され、その上に、形成すべき配
線部分に対応した遮光部１４ａを有するフォトマスク１
４が載置され、該フォトマスク１４によりポジレジスト
が露光せしめられる。これにより、半導体基板１１の酸
化膜１２上には、配線部分以外の部分に、ポジレジスト
による第一のレジスト層１３が形成される（図１（Ａ）
参照）。
基板、この場合シリコン基板１１の表面にＳｉＯ2の酸
化膜１２が形成されている。この酸化膜１２は、図示の
場合、ほぼ中央に段差による凹陥部１２ａを備えてい
る。そして、このような半導体装置１０に対して、図１
（Ａ）に示すように、先づ上記シリコン基板１１の表面
に、ポジレジストが塗布され、その上に、形成すべき配
線部分に対応した遮光部１４ａを有するフォトマスク１
４が載置され、該フォトマスク１４によりポジレジスト
が露光せしめられる。これにより、半導体基板１１の酸
化膜１２上には、配線部分以外の部分に、ポジレジスト
による第一のレジスト層１３が形成される（図１（Ａ）
参照）。
【００１３】続いて、その上から、図１（Ｂ）に示すよ
うに、金属層１５が、蒸着，スパッタリング等によっ
て、形成される。ここで、該金属層１５は、例えばアル
ミニウムから成るが、これに限らず例えば、金，銀，銅
等の金属であってもよい。
うに、金属層１５が、蒸着，スパッタリング等によっ
て、形成される。ここで、該金属層１５は、例えばアル
ミニウムから成るが、これに限らず例えば、金，銀，銅
等の金属であってもよい。
【００１４】その後、金属層１５の上から、さらにネガ
レジストが塗布され、再び前記フォトマスク１４により
該ネガレジストが露光せしめられる。これにより、上記
ネガレジストは、配線部分に対応する領域が残って、第
二のレジスト層１６が形成されることになる（図１
（Ｃ）参照）。
レジストが塗布され、再び前記フォトマスク１４により
該ネガレジストが露光せしめられる。これにより、上記
ネガレジストは、配線部分に対応する領域が残って、第
二のレジスト層１６が形成されることになる（図１
（Ｃ）参照）。
【００１５】この状態から、例えばドライエッチングを
行なうことにより、上記金属層１５のうち、配線部分以
外の部分が除去され、配線パターン１５ａが形成される
と共に、第二のレジスト層１６ａが除去されることにな
る（図１（Ｄ）参照）。
行なうことにより、上記金属層１５のうち、配線部分以
外の部分が除去され、配線パターン１５ａが形成される
と共に、第二のレジスト層１６ａが除去されることにな
る（図１（Ｄ）参照）。
【００１６】最後に、上記第一のレジスト層１３が、レ
ジストアッシング等によって除去されることにより、図
１（Ｅ）に示すように、配線パターン１５ａを有する半
導体装置１０が完成することとなる。
ジストアッシング等によって除去されることにより、図
１（Ｅ）に示すように、配線パターン１５ａを有する半
導体装置１０が完成することとなる。
【００１７】本発明による半導体装置１０の製造方法
は、以上のように構成されており、前以て、シリコン基
板１１の表面の配線部分以外の領域が、第一のレジスト
層１３によって覆われているので、酸化膜１２に段差に
よる凹陥部１２ａが形成されている場合であっても、該
凹陥部１２ａが第一のレジスト層１３によって覆われる
ことになる。従って、その後の配線パターン１５ａを画
成するための第二のレジスト層１６を形成する際のネガ
レジストの露光の際に、該凹陥部１２ａを画成する段差
によるハレーションが発生するようなことはなく、第二
のレジスト層１６が、確実に形成され得る。かくして、
該第二のレジスト層１６の上から金属層１５のエッチン
グを行なうことにより、所望の配線パターン１５ａが確
実に形成され得ることになる。
は、以上のように構成されており、前以て、シリコン基
板１１の表面の配線部分以外の領域が、第一のレジスト
層１３によって覆われているので、酸化膜１２に段差に
よる凹陥部１２ａが形成されている場合であっても、該
凹陥部１２ａが第一のレジスト層１３によって覆われる
ことになる。従って、その後の配線パターン１５ａを画
成するための第二のレジスト層１６を形成する際のネガ
レジストの露光の際に、該凹陥部１２ａを画成する段差
によるハレーションが発生するようなことはなく、第二
のレジスト層１６が、確実に形成され得る。かくして、
該第二のレジスト層１６の上から金属層１５のエッチン
グを行なうことにより、所望の配線パターン１５ａが確
実に形成され得ることになる。
【００１８】尚、図１に示した製造工程において、第一
のレジスト膜１３及び第二のレジスト膜１６は、それぞ
れポジレジスト，ネガレジストによって構成されている
が、これに限らず、フォトマスクとして、配線部分に対
応する透光部を備えたフォトマスクを使用する場合に
は、第一のレジスト膜１３及び第二のレジスト膜１６
は、それぞれネガレジスト，ポジレジストが使用され
る。
のレジスト膜１３及び第二のレジスト膜１６は、それぞ
れポジレジスト，ネガレジストによって構成されている
が、これに限らず、フォトマスクとして、配線部分に対
応する透光部を備えたフォトマスクを使用する場合に
は、第一のレジスト膜１３及び第二のレジスト膜１６
は、それぞれネガレジスト，ポジレジストが使用され
る。
【００１９】
【発明の効果】以上述べたように、本発明によれば、配
線部分以外の部分に対応する領域が、前以て第一のレジ
スト層によって覆われているので、半導体基板上に形成
された酸化膜の段差による凹陥部も、上記第一のレジス
ト層によって覆われるので、金属層のフォトエッチング
の際に、該段差によるハレーションが発生するようなこ
とはなく、第二のレジスト層は、配線部分以外の部分が
確実に除去され得る。従って、金属層も、第二のレジス
ト層によって覆われている部分即ち配線部分を除く領域
が、エッチングによって確実に除去され得るので、所望
の形状の配線パターンが得られることになる。
線部分以外の部分に対応する領域が、前以て第一のレジ
スト層によって覆われているので、半導体基板上に形成
された酸化膜の段差による凹陥部も、上記第一のレジス
ト層によって覆われるので、金属層のフォトエッチング
の際に、該段差によるハレーションが発生するようなこ
とはなく、第二のレジスト層は、配線部分以外の部分が
確実に除去され得る。従って、金属層も、第二のレジス
ト層によって覆われている部分即ち配線部分を除く領域
が、エッチングによって確実に除去され得るので、所望
の形状の配線パターンが得られることになる。
【００２０】これにより、半導体膜の表面に形成された
酸化膜の段差によるハレーションがないので、該ハレー
ションによる配線パターンの変形が排除され得ることに
なり、配線パターンが制約されるようなことはない。
酸化膜の段差によるハレーションがないので、該ハレー
ションによる配線パターンの変形が排除され得ることに
なり、配線パターンが制約されるようなことはない。
【００２１】かくして、半導体基板上に形成された凹陥
部によるハレーションの影響を排除することにより、配
線パターンが制約されないようにした、極めて優れた半
導体装置の配線形成方法が提供され得ることになる。
部によるハレーションの影響を排除することにより、配
線パターンが制約されないようにした、極めて優れた半
導体装置の配線形成方法が提供され得ることになる。
【図１】本発明による半導体装置の配線形成方法の一実
施例における製造工程を順次に示す、（ａ）〜（ｅ）は
概略断面図である。
施例における製造工程を順次に示す、（ａ）〜（ｅ）は
概略断面図である。
【図２】従来の半導体装置の配線形成方法の一例におけ
る製造工程を順次に示す、（ａ）〜（ｄ）は概略断面図
である。
る製造工程を順次に示す、（ａ）〜（ｄ）は概略断面図
である。
１０ 半導体装置 １１ 半導体基板 １２ 酸化膜 １３ 第一のレジスト膜 １４ フォトマスク １４ａ 遮光部 １５ 金属層 １５ａ 配線パターン １６ 第二のレジスト膜
Claims (1)
- 【請求項１】 表面に酸化膜が形成された半導体基板上
に、先づポジレジストまたはネガレジストを塗布して、
フォトマスクにより露光させ、配線部分以外の部分に第
一のレジスト膜を形成し、その上から金属層を形成し、
さらにネガレジストまたはポジレジストを塗布して、上
記フォトマスクにより再度露光させて、配線部分のみに
第二のレジスト膜を形成した後、エッチングによって、
第二のレジスト膜及び配線部分以外の金属層を除去し、
最後に第一のレジスト膜を除去することにより、金属層
による配線パターンを形成するようにした、半導体装置
の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6054947A JPH07240421A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6054947A JPH07240421A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240421A true JPH07240421A (ja) | 1995-09-12 |
Family
ID=12984859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6054947A Pending JPH07240421A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990062214A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 장치의 금속 배선 형성 방법 |
-
1994
- 1994-02-28 JP JP6054947A patent/JPH07240421A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990062214A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 장치의 금속 배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606900B2 (ja) | パターン形成方法 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPS633453B2 (ja) | ||
| JP3652491B2 (ja) | 半導体装置の製造方法 | |
| JPH11162845A (ja) | 半導体素子のマスク製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPH0864931A (ja) | 電子部品の微細電極形成方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JPH06104256A (ja) | パターン形成方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH10178018A (ja) | 半導体装置の製造方法 | |
| JPH06237136A (ja) | 電子部品素子の製造方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPH02133939A (ja) | 多層配線形成法 | |
| JP2000082930A (ja) | レジスト膜及びそれを用いた圧電素子の製造方法 | |
| JPS5984550A (ja) | 半導体装置の製法 | |
| JPH0728225A (ja) | 位相シフトマスク及びその製造方法 | |
| JPH01149435A (ja) | 半導体装置の製造方法 | |
| JPH0411732A (ja) | 半導体装置の製造方法 | |
| JPH06268073A (ja) | 半導体装置の製造方法 | |
| JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 | |
| JP2002231701A (ja) | 半導体装置の製造方法 |