JPH0724068B2 - 中間調画像処理装置 - Google Patents
中間調画像処理装置Info
- Publication number
- JPH0724068B2 JPH0724068B2 JP60149119A JP14911985A JPH0724068B2 JP H0724068 B2 JPH0724068 B2 JP H0724068B2 JP 60149119 A JP60149119 A JP 60149119A JP 14911985 A JP14911985 A JP 14911985A JP H0724068 B2 JPH0724068 B2 JP H0724068B2
- Authority
- JP
- Japan
- Prior art keywords
- dither matrix
- instructing
- pixel
- halftone image
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディザ法によって中間調表示したディジタル
画像を、表現可能な階調幅を狭くしないまま縮小する装
置に関する。
画像を、表現可能な階調幅を狭くしないまま縮小する装
置に関する。
（従来の技術） 第２図は、従来のこの種の中間調画像処理装置の構成例
を示している。第２図において、１は主走査方向用２進
画素カウンタ、２は副走査方向用２進ラインカウンタ、
３は画素選択回路である。画素カウンタ１は、１画素を
入力する毎に“0",“1"を繰り返す。ラインカウンタ２
は１ラインを入力する毎に“0",“1"を繰り返す。画素
選択回路３は、画素カウンタ１およびラインカウンタ２
がともに“1"となったときにのみ、その時点の入力画素
を出力する。このように上記従来の中間調画像処理装置
によっても、画像を1/2に縮小することができる。
を示している。第２図において、１は主走査方向用２進
画素カウンタ、２は副走査方向用２進ラインカウンタ、
３は画素選択回路である。画素カウンタ１は、１画素を
入力する毎に“0",“1"を繰り返す。ラインカウンタ２
は１ラインを入力する毎に“0",“1"を繰り返す。画素
選択回路３は、画素カウンタ１およびラインカウンタ２
がともに“1"となったときにのみ、その時点の入力画素
を出力する。このように上記従来の中間調画像処理装置
によっても、画像を1/2に縮小することができる。
（発明が解決しようとする問題点） 第３図は、視覚実験の結果から一般に良いとされてるBa
yerのディザマトリクス（４×４）を示す。上記従来の
中間調画像処理装置では、第３図のディザマトリクス上
の閾値配列の規則性から、間引き処理によって得られる
画素は対応する閾値の近いものが選択されるため、表現
可能な階調幅（ダイナミックレンジ）が狭くなるという
問題があった。
yerのディザマトリクス（４×４）を示す。上記従来の
中間調画像処理装置では、第３図のディザマトリクス上
の閾値配列の規則性から、間引き処理によって得られる
画素は対応する閾値の近いものが選択されるため、表現
可能な階調幅（ダイナミックレンジ）が狭くなるという
問題があった。
本発明の目的は、このような従来の問題を解決するもの
であり、縮小処理によっても表現される階調幅を狭くす
ることのない中間調画像処理装置を提供することにあ
る。
であり、縮小処理によっても表現される階調幅を狭くす
ることのない中間調画像処理装置を提供することにあ
る。
（問題点を解決するための手段） 上記目的を達成するために、本発明の中間調画像処理装
置は、縮小の対象となる中間調表示されたディザ画像の
ディザマトリックス上の主走査方向位置を指示する第１
の指示手段と、ディザマトリックス上の副走査方向位置
を指示する第２の指示手段と、前記第１および第２の指
示手段の出力に基づきディザマトリックス上の閾値の差
が最大でかつその間隔が均等であるようなディザマトリ
ックス上の閾値の位置を判定する判定手段と、この判定
手段の出力に基づき縮小のための間引きを行う画素選択
手段とを備えた構成とする。
置は、縮小の対象となる中間調表示されたディザ画像の
ディザマトリックス上の主走査方向位置を指示する第１
の指示手段と、ディザマトリックス上の副走査方向位置
を指示する第２の指示手段と、前記第１および第２の指
示手段の出力に基づきディザマトリックス上の閾値の差
が最大でかつその間隔が均等であるようなディザマトリ
ックス上の閾値の位置を判定する判定手段と、この判定
手段の出力に基づき縮小のための間引きを行う画素選択
手段とを備えた構成とする。
（作用） したがって本発明によれば、原ディザ画像の画素に対応
したディザマトリクス上の閾値の差が最大で、しかもそ
の間隔が均等である。ような画素を選択することによっ
て、表現できる階調幅を損なわないで、かつ簡単な装置
にて画像の縮小が可能となる。
したディザマトリクス上の閾値の差が最大で、しかもそ
の間隔が均等である。ような画素を選択することによっ
て、表現できる階調幅を損なわないで、かつ簡単な装置
にて画像の縮小が可能となる。
（実施例） 第１図は、本発明の一実施例を示すものである。第１図
において4,5は、現在処理している原画像中の画素がデ
ィザマトリクス上のどの閾値に対応するかを示す４進カ
ウンタであり、それぞれ主走査昇降，副走査方向の位置
を示す。６は第３図の４×４ディザマトリクスの閾値に
対応する各画素を、間引き縮小の際に選択するか否かを
判定するためのメモリ（ROM）であり、ディザマトリク
ス上の位置をアドレスとし、選択“1",非選択“0"をデ
ータとする。その内容を次表に示す。
において4,5は、現在処理している原画像中の画素がデ
ィザマトリクス上のどの閾値に対応するかを示す４進カ
ウンタであり、それぞれ主走査昇降，副走査方向の位置
を示す。６は第３図の４×４ディザマトリクスの閾値に
対応する各画素を、間引き縮小の際に選択するか否かを
判定するためのメモリ（ROM）であり、ディザマトリク
ス上の位置をアドレスとし、選択“1",非選択“0"をデ
ータとする。その内容を次表に示す。
すなわち閾値が0,5,10,15の画素のみ選択と判定する。
７はメモリ６の出力結果をもとに、原画像から必要な画
素を選び出す回路である。
７はメモリ６の出力結果をもとに、原画像から必要な画
素を選び出す回路である。
次に上記実施例の動作について説明する。初期状態にお
いてカウンタ4,5はともに“0"とする。クロックに同期
させて主走査方向に１画素ずつ与える毎に、カウンタ４
をmodulo4にて１ずつ加算する。また１ラインを与える
毎にカウンタ４を“0"に戻し、カウンタ５をmodulo4に
て１ずつ加算する。カウンタ4,5の出力をアドレスとす
るメモリ６の出力が“1"すなわち“選択”となる画素が
現れると、選択回路７によってクロックに同期してその
時の入力画素を出力する。メモリ６の出力が“0"すなわ
ち“非選択”の場合には、画素の出力はしない。
いてカウンタ4,5はともに“0"とする。クロックに同期
させて主走査方向に１画素ずつ与える毎に、カウンタ４
をmodulo4にて１ずつ加算する。また１ラインを与える
毎にカウンタ４を“0"に戻し、カウンタ５をmodulo4に
て１ずつ加算する。カウンタ4,5の出力をアドレスとす
るメモリ６の出力が“1"すなわち“選択”となる画素が
現れると、選択回路７によってクロックに同期してその
時の入力画素を出力する。メモリ６の出力が“0"すなわ
ち“非選択”の場合には、画素の出力はしない。
このように上記実施例によれば、原画像中16画素のうち
メモリ６の出力が“選択”となる閾値0,5,10,15に対応
する４画素のみを出力することにより、表現可能な階調
幅を損なわないで画像を1/2に縮小することができる。
メモリ６の出力が“選択”となる閾値0,5,10,15に対応
する４画素のみを出力することにより、表現可能な階調
幅を損なわないで画像を1/2に縮小することができる。
（発明の効果） 以上説明したように、本発明は、ディザ法によって表現
された中間調画像より、閾値が最大の画素と最小の画素
と、その間の画素とを濃度値間隔が等間隔になるように
選択するものであり、原画像で表現される濃度値幅を保
存したままで縮小が行えるという利点を有する。さら
に、複雑な演算処理を必要としないため簡単な装置構成
で実現できる。
された中間調画像より、閾値が最大の画素と最小の画素
と、その間の画素とを濃度値間隔が等間隔になるように
選択するものであり、原画像で表現される濃度値幅を保
存したままで縮小が行えるという利点を有する。さら
に、複雑な演算処理を必要としないため簡単な装置構成
で実現できる。
第１図は、本発明の一実施例を示すブロック図、第２図
は、従来の中間調画像処理装置のブロック図、第３図
は、Bayerのディザマトリクス（４×４）の図である。 ４……主走査方向用４進カウンタ、５……副走査方向用
４進カウンタ、６……画素選択判定メモリ、７……画素
選択回路。
は、従来の中間調画像処理装置のブロック図、第３図
は、Bayerのディザマトリクス（４×４）の図である。 ４……主走査方向用４進カウンタ、５……副走査方向用
４進カウンタ、６……画素選択判定メモリ、７……画素
選択回路。
Claims (1)
- 【請求項１】縮小の対象となる中間調表示されたディザ
画像のディザマトリックス上の主走査方向位置を指示す
る第１の指示手段と、ディザマトリックス上の副走査方
向位置を指示する第２の指示手段と、前記第１および第
２の指示手段の出力に基づきディザマトリックス上の閾
値の差が最大でかつその間隔が均等であるようなディザ
マトリックス上の閾値の位置を判定する判定手段と、こ
の判定手段の出力に基づき縮小のための間引きを行う画
素選択手段とを備えたことを特徴とする中間調画像処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60149119A JPH0724068B2 (ja) | 1985-07-09 | 1985-07-09 | 中間調画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60149119A JPH0724068B2 (ja) | 1985-07-09 | 1985-07-09 | 中間調画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6210775A JPS6210775A (ja) | 1987-01-19 |
| JPH0724068B2 true JPH0724068B2 (ja) | 1995-03-15 |
Family
ID=15468134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60149119A Expired - Lifetime JPH0724068B2 (ja) | 1985-07-09 | 1985-07-09 | 中間調画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724068B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6120961A (en) * | 1996-10-02 | 2000-09-19 | Canon Kabushiki Kaisha | Toner for developing electrostatic images |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939170A (ja) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | デイザ法によるイメ−ジデ−タの間引き方式 |
-
1985
- 1985-07-09 JP JP60149119A patent/JPH0724068B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6210775A (ja) | 1987-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5649031A (en) | Image information processor for producing high-quality output image | |
| JPH0724068B2 (ja) | 中間調画像処理装置 | |
| JPH10313407A (ja) | 画像処理装置 | |
| US7180636B2 (en) | Image processor and method | |
| JP2829931B2 (ja) | 画像処理装置 | |
| JP3146576B2 (ja) | 画像処理装置 | |
| JPS59204378A (ja) | 画像処理装置 | |
| JP3202269B2 (ja) | カラーファクシミリ装置 | |
| JP2904364B2 (ja) | 階調画像の二値化方法 | |
| JP3225884B2 (ja) | 画像処理装置、画像処理方法、画像読取装置、複写機および記録媒体 | |
| JP2621791B2 (ja) | ファクシミリ装置 | |
| JPS5814673A (ja) | 階調信号復元方式 | |
| JPS63108474A (ja) | 画像処理装置 | |
| JPH08321949A (ja) | 中間調画像の２値化処理方法 | |
| JPH05207273A (ja) | 画像縮小方法 | |
| JPH0795408A (ja) | 画像処理装置 | |
| JPS6345686A (ja) | 擬似中間調画像縮小装置 | |
| JPH04127774A (ja) | 画像縮小方法 | |
| JPH04265069A (ja) | 画像処理方法 | |
| JPH03278767A (ja) | 画像処理装置 | |
| JPH0292562A (ja) | 画像処理装置 | |
| JPH0832797A (ja) | 画像処理方法及び画像処理装置 | |
| JP2003333368A (ja) | 階調補正装置 | |
| JPH0483472A (ja) | 画像処理装置 | |
| JPH11272126A (ja) | 画像処理装置及びその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |