JPS6345686A - 擬似中間調画像縮小装置 - Google Patents
擬似中間調画像縮小装置Info
- Publication number
- JPS6345686A JPS6345686A JP61188700A JP18870086A JPS6345686A JP S6345686 A JPS6345686 A JP S6345686A JP 61188700 A JP61188700 A JP 61188700A JP 18870086 A JP18870086 A JP 18870086A JP S6345686 A JPS6345686 A JP S6345686A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- thinning
- pixel
- dither
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ディザ法によって擬似中間調表示されたディ
ジタル画像を、表現される階調性と解像度を損なわずに
縮小する擬似中間調画像縮小装置に関する。
ジタル画像を、表現される階調性と解像度を損なわずに
縮小する擬似中間調画像縮小装置に関する。
（従来の技術）
第３図は、従来のこの種の擬似中間調画像縮小装置の構
成を示している。第３図において、１は縮小率設定回路
、２は主走査位置カウンタ、３は副走査位置カウンタ、
４は間引き回路である。主走査位置カウンタ２および副
走査位置カウンタ３は、縮小率設定回路１で設定する縮
小率を１／ＭとしたときそれぞれＭ進カウンタとして動
作し、主走査方向、副走査方向のＭ画素毎に１′″を出
力する。間引き回路４は主走査位置カウンタ２および副
走査位置カウンタ３の出力がともに１″となった時のみ
、その時の入力画素をドツトクロックとともに出力する
。このように上記従来の擬似中間調画像縮小装置によっ
ても、画像を縮小することができる。
成を示している。第３図において、１は縮小率設定回路
、２は主走査位置カウンタ、３は副走査位置カウンタ、
４は間引き回路である。主走査位置カウンタ２および副
走査位置カウンタ３は、縮小率設定回路１で設定する縮
小率を１／ＭとしたときそれぞれＭ進カウンタとして動
作し、主走査方向、副走査方向のＭ画素毎に１′″を出
力する。間引き回路４は主走査位置カウンタ２および副
走査位置カウンタ３の出力がともに１″となった時のみ
、その時の入力画素をドツトクロックとともに出力する
。このように上記従来の擬似中間調画像縮小装置によっ
ても、画像を縮小することができる。
一方で、白黒の２値レベルを用いて見かけ上の中間調を
表す方法として、ディザ法がある。ディザ法とは、多値
の中間調画像を、あらかじめ定めておいたいくつかの異
なる閾値を持ったマトリクスと比較しなから２値化し、
白黒の点の密度によって中間調を２値だけで擬似的に表
現する方法である。
表す方法として、ディザ法がある。ディザ法とは、多値
の中間調画像を、あらかじめ定めておいたいくつかの異
なる閾値を持ったマトリクスと比較しなから２値化し、
白黒の点の密度によって中間調を２値だけで擬似的に表
現する方法である。
（発明が解決しようとする問題点）
しかしながら、上記従来のディザ法によって中間調を表
す場合、第４図のような視覚実験の結果から比較的良い
とされているＢａｙｅｒのディザマトリクス（４Ｘ４）
を使用するが、このような従来のＷ似中間調画像縮小装
置では、組織的ディザによる画像縮小を行っているため
、ディザマトリクスの閾値配列の規則性から閾値の近い
画素だけが選択される。したがって、縮小後の画像にお
いて、表現できる階調幅が狭くなり、かつ階調の細かさ
が失われるという問題があった。
す場合、第４図のような視覚実験の結果から比較的良い
とされているＢａｙｅｒのディザマトリクス（４Ｘ４）
を使用するが、このような従来のＷ似中間調画像縮小装
置では、組織的ディザによる画像縮小を行っているため
、ディザマトリクスの閾値配列の規則性から閾値の近い
画素だけが選択される。したがって、縮小後の画像にお
いて、表現できる階調幅が狭くなり、かつ階調の細かさ
が失われるという問題があった。
また、従来のディザ法による縮小装置は、階調性を良く
するには処理時間やコストが上り、経済的でなく、縮小
程度によっても解像度の問題が生じた。
するには処理時間やコストが上り、経済的でなく、縮小
程度によっても解像度の問題が生じた。
本発明は、このような従来の問題を解決するものであり
、縮小処理を行っても階調幅と階調の細かさを損うこと
のない、擬似中間調画ａ縮小装置を提供することを目的
とするものである。
、縮小処理を行っても階調幅と階調の細かさを損うこと
のない、擬似中間調画ａ縮小装置を提供することを目的
とするものである。
また、本発明は対象となる画像の目的によっては、階調
性或いは解像度が必ずしも問題にならない場合、階調性
或いは縮小率を適宜選択することができるようにし、装
置の経済性を考慮した擬似中間調画像縮小装置を提供す
ることを目的とするものである。
性或いは解像度が必ずしも問題にならない場合、階調性
或いは縮小率を適宜選択することができるようにし、装
置の経済性を考慮した擬似中間調画像縮小装置を提供す
ることを目的とするものである。
（問題点を解決するための手段）
本発明の擬似中間調画像縮小装置は、上記目的を達成す
るために、ディザ法によって中間調表現された画像にお
いて、ディザマトリクスサイズ設定手段と、このディザ
マトリクスサイズ設定手段によって処理の対象とするデ
ィザマトリクスの位置を指示する手段と、縮小率を設定
する手段と、この縮小率を設定する手段によってディザ
マトリクス内における処理中の画素を縮小する手段と、
前記位置を指示する手段と１画素を縮小する手段のそれ
ぞれの値からこれらが指し示している画素を間引き処理
する際、選択するかどうかを判定する間引き判定手段と
、この間引き判定手段によって原画像信号から所定の画
素を間引く手段とからなる。
るために、ディザ法によって中間調表現された画像にお
いて、ディザマトリクスサイズ設定手段と、このディザ
マトリクスサイズ設定手段によって処理の対象とするデ
ィザマトリクスの位置を指示する手段と、縮小率を設定
する手段と、この縮小率を設定する手段によってディザ
マトリクス内における処理中の画素を縮小する手段と、
前記位置を指示する手段と１画素を縮小する手段のそれ
ぞれの値からこれらが指し示している画素を間引き処理
する際、選択するかどうかを判定する間引き判定手段と
、この間引き判定手段によって原画像信号から所定の画
素を間引く手段とからなる。
（作 用）
したがって１本発明によれば、原画像の個々の画素につ
いてディザマトリクス上の位置を指示しながら、原画像
をディザ化したときの閾値を均等に選択するような間引
きをすることによって、階調幅と階調の細かさを変えな
いまま、ディザ画像を縮小することができるという効果
を有する。
いてディザマトリクス上の位置を指示しながら、原画像
をディザ化したときの閾値を均等に選択するような間引
きをすることによって、階調幅と階調の細かさを変えな
いまま、ディザ画像を縮小することができるという効果
を有する。
また１本発明は、対象となる画像の目的によっては、階
調性或いは縮小率を適宜選択することができるという効
果を有する。
調性或いは縮小率を適宜選択することができるという効
果を有する。
さらに１本発明は、対象となる画像の目的を考慮して階
調性或いは縮小率を適宜選択できるから、処理時間が短
くかつ安価な装置になるという効果を有する。
調性或いは縮小率を適宜選択できるから、処理時間が短
くかつ安価な装置になるという効果を有する。
（実施例）
第１図は、本発明の一実施例の構成を示すものである。
第１図において、５はディザマトリクスサイズ設定回路
、６は縮小率設定回路である。マトリクス内主走査位置
カウンタ７と主走査マトリクスカウンタ８は、シリーズ
に接続されており、画素の主走査方向の位置を示す。ま
た、マトリクス内副走査位置カウンタ９と副走査マトリ
クスカウンタ１０は、シリーズに接続されており、画素
の副走査方向の位置を示す。１１は間引き判定回路であ
り、１２は間引き判定回路１１の出力に基づき原画像を
縮小する間引き回路である。
、６は縮小率設定回路である。マトリクス内主走査位置
カウンタ７と主走査マトリクスカウンタ８は、シリーズ
に接続されており、画素の主走査方向の位置を示す。ま
た、マトリクス内副走査位置カウンタ９と副走査マトリ
クスカウンタ１０は、シリーズに接続されており、画素
の副走査方向の位置を示す。１１は間引き判定回路であ
り、１２は間引き判定回路１１の出力に基づき原画像を
縮小する間引き回路である。
つぎに、上記実施例の動作について説明する。
ディザ化したときのディザマトリクスのサイズをＮＸＮ
としたとき、ディザマトリクスサイズ設定回路５は、マ
トリクス内主走査位置カウンタ７およびマトリクス内副
走査位置カウンタ９が、いずれもＮ進カウンタとして動
作するように設定する。
としたとき、ディザマトリクスサイズ設定回路５は、マ
トリクス内主走査位置カウンタ７およびマトリクス内副
走査位置カウンタ９が、いずれもＮ進カウンタとして動
作するように設定する。
そのため、ドツトクロックおよびラインクロックによっ
て、ディザマトリクスの位置は、順次指定される。
て、ディザマトリクスの位置は、順次指定される。
また、縮小率を１／Ｍとしたとき、縮小率設定回路６は
、主走査マトリクスカウンタ８および副走査マトリクス
カウンタ１０が、いずれもＭ進カウンタとして動作する
ように設定する。そのため、ディザマトリクスの中から
間引く画素の位置は、順次指定される。
、主走査マトリクスカウンタ８および副走査マトリクス
カウンタ１０が、いずれもＭ進カウンタとして動作する
ように設定する。そのため、ディザマトリクスの中から
間引く画素の位置は、順次指定される。
なお、各カウンタは初期状態において、いずれもＩｔ
ＯＩｔにクリアしている。
ＯＩｔにクリアしている。
間引き回路１２に対し原画像を順次１画素ずつ与えると
同時に、ドツトクロックによってディザマトリクス内の
主走査方向の位置を示すマトリクス内主走査位置カウン
タ７をカウントアツプする。
同時に、ドツトクロックによってディザマトリクス内の
主走査方向の位置を示すマトリクス内主走査位置カウン
タ７をカウントアツプする。
さらに、マトリクス内主走査位置カウンタ７の桁上りに
よって、主走査方向の何番目のマトリクスであるかを示
す主走査マトリクスカウンタ８をカウントアツプする。
よって、主走査方向の何番目のマトリクスであるかを示
す主走査マトリクスカウンタ８をカウントアツプする。
１ライン分を終える毎に、ラインクロックによってマト
リクス内主走査位置カウンタ７および主走査マトリクス
カウンタ８をｉｔ ＯＩｔにクリアし、ディザマトリク
ス内の副走査方向の位置を示すマトリクス内副走査位置
カウンタ９をカウントアツプする。さらに、マトリクス
内副走査位置カウンタ９の桁上りによって、副走査方向
の何番目のマトリクスであるかを示す副走査マトリクス
カウンタ１０をカウントアツプする。
リクス内主走査位置カウンタ７および主走査マトリクス
カウンタ８をｉｔ ＯＩｔにクリアし、ディザマトリク
ス内の副走査方向の位置を示すマトリクス内副走査位置
カウンタ９をカウントアツプする。さらに、マトリクス
内副走査位置カウンタ９の桁上りによって、副走査方向
の何番目のマトリクスであるかを示す副走査マトリクス
カウンタ１０をカウントアツプする。
間引き判定回路１１は、マトリクス内主走査位置カウン
タ７、主走査マトリクスカウンタ８．マトリクス内副走
査位置カウンタ９．副走査マトリクスカウンタ１０のそ
れぞれの値から、これらが指し示している画素を間引き
処理をする際に選択するかどうかを判定する。間引き判
定回路１１は、原画像の画素に対応するディザの閾値を
均等に選択し、かつ選択する画素間の距離がほぼ一定と
なるように選択画素を決定するメモリで構成される。マ
トリクスサイズが４×４のディザを１／２に縮小する場
合を一例として第２図に示す。
タ７、主走査マトリクスカウンタ８．マトリクス内副走
査位置カウンタ９．副走査マトリクスカウンタ１０のそ
れぞれの値から、これらが指し示している画素を間引き
処理をする際に選択するかどうかを判定する。間引き判
定回路１１は、原画像の画素に対応するディザの閾値を
均等に選択し、かつ選択する画素間の距離がほぼ一定と
なるように選択画素を決定するメモリで構成される。マ
トリクスサイズが４×４のディザを１／２に縮小する場
合を一例として第２図に示す。
間引き回路１２は、間引き判定回路１１の判定結果に従
って、必要な画素の選別をするとともに、縮小後の画像
のドツトクロックを出力する。
って、必要な画素の選別をするとともに、縮小後の画像
のドツトクロックを出力する。
このように上記実施例によれば、原画像のうち（ディザ
マトリクスサイズ）２／（縮小率）２ ＝ （ＭＸＮ）
”の正方形で囲まれる領域から、ディザ化したときの閾
値を均等に選ぶように間引きを行うことにより２階調幅
と階調の細かさを変えないまま、ディザ画像を縮小する
ことができる。
マトリクスサイズ）２／（縮小率）２ ＝ （ＭＸＮ）
”の正方形で囲まれる領域から、ディザ化したときの閾
値を均等に選ぶように間引きを行うことにより２階調幅
と階調の細かさを変えないまま、ディザ画像を縮小する
ことができる。
（発明の効果）
本発明は、上記実施例から明らかなように、ディザ法に
よって擬似中間調表現された画像について、ディザの閾
値を均等に選び画素の間引きを行うものであり、原画像
で表される階調幅と階調の細かさを損なうことなく、画
像の縮小ができるという利点を有する。
よって擬似中間調表現された画像について、ディザの閾
値を均等に選び画素の間引きを行うものであり、原画像
で表される階調幅と階調の細かさを損なうことなく、画
像の縮小ができるという利点を有する。
また、本発明は対象となる画像の目的によっては、階調
性或いは縮小率をそれぞれの設定手段によって適宜選択
することができるものであり、簡単な装置により実現で
き、かつ実時間の処理ができるという利点を有する。
性或いは縮小率をそれぞれの設定手段によって適宜選択
することができるものであり、簡単な装置により実現で
き、かつ実時間の処理ができるという利点を有する。
第１図は、本発明の一実施例を示すブロック図、第２図
は、ディザマトリクスサイズが４Ｘ４であるディザ画像
を１７２に縮小する場合を説明する図、第３図は、従来
のこの種の擬似中間調画像縮小装置のブロック図、第４
図は、［３ａｙｅｒのディザマトリクス（４Ｘ４）の閾
値配列を示す図であるゆ１・・・縮小率設定回路、 ２
・・・主走査位置カウンタ、 ３・・・副走査位置カウ
ンタ、 ４・・・間引き回路、 ５・・・ディザマト
リクスサイズ設定回路、 ６・・・縮小率設定回路、７
・・・マトリクス内主走査位置カウンタ、８・・・主走
査マトリクスカウンタ、 ９・・・マトリクス内副走査
位置カウンタ、 １０・・・副走査マトリクスカウンタ
、 １１・・・間引き判定回路、 １２・・・間引き回
路。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図 第４図 一工、２を食乃薗
は、ディザマトリクスサイズが４Ｘ４であるディザ画像
を１７２に縮小する場合を説明する図、第３図は、従来
のこの種の擬似中間調画像縮小装置のブロック図、第４
図は、［３ａｙｅｒのディザマトリクス（４Ｘ４）の閾
値配列を示す図であるゆ１・・・縮小率設定回路、 ２
・・・主走査位置カウンタ、 ３・・・副走査位置カウ
ンタ、 ４・・・間引き回路、 ５・・・ディザマト
リクスサイズ設定回路、 ６・・・縮小率設定回路、７
・・・マトリクス内主走査位置カウンタ、８・・・主走
査マトリクスカウンタ、 ９・・・マトリクス内副走査
位置カウンタ、 １０・・・副走査マトリクスカウンタ
、 １１・・・間引き判定回路、 １２・・・間引き回
路。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図 第４図 一工、２を食乃薗
Claims (1)
- ディザ法によって中間調表現された画像において、ディ
ザマトリクスサイズ設定手段と、このディザマトリクス
サイズ設定手段によって処理の対象とするディザマトリ
クスの位置を指示する手段と、縮小率を設定する手段と
、この縮小率を設定する手段によってディザマトリクス
内における処理中の画素を縮小する手段と、前記位置を
指示する手段と画素を縮小する手段のそれぞれの値から
これらが指し示している画素を間引き処理する際選択す
るかどうかを判定する間引き判定手段と、この間引き判
定手段によって原画像信号から所定の画素を間引く手段
とからなることを特徴とする擬似中間調画像縮小装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188700A JPS6345686A (ja) | 1986-08-13 | 1986-08-13 | 擬似中間調画像縮小装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188700A JPS6345686A (ja) | 1986-08-13 | 1986-08-13 | 擬似中間調画像縮小装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6345686A true JPS6345686A (ja) | 1988-02-26 |
Family
ID=16228286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188700A Pending JPS6345686A (ja) | 1986-08-13 | 1986-08-13 | 擬似中間調画像縮小装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6345686A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142669A (ja) * | 1983-12-29 | 1985-07-27 | Usac Electronics Ind Co Ltd | 擬似中間調画像縮小処理方式 |
-
1986
- 1986-08-13 JP JP61188700A patent/JPS6345686A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142669A (ja) * | 1983-12-29 | 1985-07-27 | Usac Electronics Ind Co Ltd | 擬似中間調画像縮小処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491564A (en) | Data compression method and apparatus for binary image using Markov model encoding | |
| JP2972172B2 (ja) | 網点領域検出方法 | |
| JPS5814673A (ja) | 階調信号復元方式 | |
| JP2777378B2 (ja) | 網点領域検出方法 | |
| JPS58136173A (ja) | デイザ処理装置 | |
| JP3466655B2 (ja) | 画像処理装置 | |
| JP3051144B2 (ja) | 中間調画像処理装置 | |
| JP2778669B2 (ja) | 網点領域検出方法 | |
| JP2972171B2 (ja) | 網点領域検出方法 | |
| JPS6183587A (ja) | 画像デ−タ変換方式 | |
| JP2601156B2 (ja) | 画像処理装置 | |
| JPH05176168A (ja) | 適応中間調処理方式 | |
| JPH01212073A (ja) | 画像データ縮小処理装置 | |
| JP2724177B2 (ja) | 網点領域分離方式 | |
| JPH0724068B2 (ja) | 中間調画像処理装置 | |
| JPS63245570A (ja) | 画像処理装置 | |
| JP2608964B2 (ja) | 画像処理装置 | |
| JPS61123272A (ja) | 中間調画像デ−タ変換方式 | |
| JPH01208075A (ja) | 画像２値化方式 | |
| JPH05219362A (ja) | 疑似中間調画像の処理方式および処理装置 | |
| JPH0683366B2 (ja) | 画像処理装置 | |
| JPS60142669A (ja) | 擬似中間調画像縮小処理方式 | |
| JPH0322761A (ja) | 画像通信システム | |
| JPH06217120A (ja) | 画像形成装置 | |
| JPH04250769A (ja) | 画像の疑似中間調変換装置 |