JPH0724301B2

JPH0724301B2 - 光電変換装置

Info

Publication number: JPH0724301B2
Application number: JP62077951A
Authority: JP
Inventors: 佳夫中村; 勇武上野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-03-31
Filing date: 1987-03-31
Publication date: 1995-03-15
Anticipated expiration: 2010-03-15
Also published as: JPS63244771A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、光励起により発生したキャリアを蓄積する蓄
積領域を少なくとも有する光電変換装置に関する。

［従来技術］第５図（Ａ）は、従来の光電変換装置の概略的断面図、
第５図（Ｂ）は、その一つの光電変換セルの等価回路図
である。

第５図（Ａ）において、ｎシリコン基板１上にエピタキ
シャル成長によってn^-領域２が形成され、その中に素子
分離領域４によって相互に電気的に分離された光電変換
セルが形成されている。

n^-領域２にはバイポーラトランジスタのｐベース領域３
が形成され、その中にn⁺エミッタ領域５が形成されてい
る。

さらに、酸化膜９を挟みｐベース領域３に対向してキャ
パシタ電極７が形成され、ｐベース領域３の電位を制御
するためのキャパシタCoxを構成する。

n⁺エミッタ領域５にはエミッタ電極６が形成され、また
全体は透明保護膜８に覆われている。

そして、基板１の裏面にオーミックコンタクト用のn⁺領
域11、バイポーラトランジスタのコレクタ電極12が各々
形成され、光電変換セルを構成している。

光電変換セルの基本動作は、まず、負電位にバイアスさ
れたｐベース領域３を浮遊状態とし、入射光10により励
起され発生した電子・ホール対のうちホールをｐベース
領域３に蓄積する（蓄積動作）。

続いて、キャパシタ電極７に正電圧を印加してベース電
位を上昇させエミッタ・ベース間を順方向にバイアス
し、蓄積されたホールにより発生した蓄積電圧を浮遊状
態のエミッタ側へ読出す（読出し動作）。

続いて、エミッタ側を接地してキャパシタ電極７に正電
圧のパルスを印加し、ｐベース領域３に蓄積されたホー
ルを消滅させる。これにより、リフレッシュ用の正電圧
パルスが立下がった時点でｐベース領域３が初期状態に
復帰する（リフレッシュ動作）。

このような光電変換装置は、蓄積された電荷を各セルの
増幅機能により電荷増幅してから読出すわけであり、高
出力、高感度、さらに低雑音を達成できる。また、構造
的に単純であるために、将来の高解像度化に対しても有
利なものであると言える。

［発明が解決しようとする問題点］しかしながら、上記従来の光電変換装置では次のような
問題点を有していた。

第一に、入射光によって基板１内で発生したホール13の
一部が基板１内を移動して隣接画素に流入することがあ
る。

また第二に、強い光が入射すると、ｐベース領域３に多
量のホールが蓄積され、それによってベース電位が上昇
する。このベース電位がコレクタ電位を超えて上昇する
と、ベース・コレクタ間の空乏層が消失してベース中の
蓄積ホールが隣接セルに流出する。

このように他の画素から移動して来たホールが隣接セル
のｐベース領域３に流入すると、その画素では読出し信
号が入射光に対応しなくなり、画像再生した時のスメア
の原因となって画質を著しく低下させていた。

［問題点を解決するための手段］本発明による光電変換装置は、光励起により発生したキャリアを蓄積する第１導電型半
導体の蓄積領域（３）と、該第１導電型と反対導電型の第２導電型の第１の主電極
領域（５）と、前記蓄積領域の深さ方向に設けられ、前記蓄積領域に接
合した第２導電型の第２の主電極領域（２）と、前記第２の主電極領域の深さ方向に設けられ、前記第２
の主電極領域に接合した第１導電型の第３の半導体領域
（101）と、前記第２の主電極領域と前記第３の半導体領域との間に
逆バイアス電圧（＋Vcc、−Vc）を印加するバイアス手
段と、前記第２の主電極領域中の前記蓄積領域の周辺に設けら
れ、前記第２の主電極領域よりも濃度の高い第４の領域
（４）と、を設けたことを特徴とする。

［作用］本発明は、上記のように構成したので、第２の主電極領
域と前記第３の半導体領域との接合部以下の深い部分で
発生したキャリアまたは蓄積領域からあふれたキャリア
を前記第３の半導体領域へ除去することができ、隣接領
域への電荷の流出を防止できスミアを防止することがで
きる効果を有する。

［実施例］以下、本発明の実施例を図面を参照しながら詳細に説明
する。

第１図は、本発明による光電変換装置の第１実施例の構
成を示す概略的断面図である。

同図において、ｐ基板101上にn⁺埋込層102を形成し、そ
の上にn^-領域２、n⁺素子分離領域４、ｐベース領域３、
n⁺エミッタ領域５を各々形成し、更に酸化膜９を介して
ポリシリコン等のキャパシタ電極７、Al等のエミッタ電
極６を形成する。

ｐ基板101の裏面にはp⁺層103を介して電極104が形成さ
れている。

本実施例では、電極104は負電圧（たとえば−5V）に設
定され、コレクタ領域であるn^-領域２はn⁺埋込層102お
よびn⁺素子分離領域４に電圧を与えることで正電圧Vcc
に設定される。

これによってn⁺埋込層102とｐ基板101とのPN接合が逆バ
イアスされ、主にｐ基板101側に空乏層が形成される。
したがって、ｐ基板101内で発生したホールは隣接画素
へ流出することなく電極104から除去される。

また、強い光が入射してｐベース領域３からホールがあ
ふれても、n⁺素子分離領域４によって流出が抑制される
と共に、ｐ基板101側へ吸引されて隣接画素への漏れ込
みが防止される。

なお、キャパシタCoxおよびバイポーラトランジスタの
構成および動作は、既に説明した通りである。

第２図は、本発明の第２実施例の構成を示す概略的断面
図である。

本実施例では、n⁺埋込層102がn⁺素子分離領域４の下方
部分を除いて形成されているために、素子分離領域４の
下方ではn^-領域２側にも大きく空乏層が形成される。

このために、ｐ基板101内で発生したホールだけでな
く、ｐベース領域３からあふれたホールをもｐ基板101
側へ有効に除去することができ、スミア防止の実効を図
ることができる。

なお、上記各実施例では、ベース蓄積型の光電変換セル
を用いたが、光電荷を蓄積する方式であれば静電誘導型
等の他の方式であっても、本発明は適用できる。

第３図は、上記実施例を用いたラインセンサの回路図で
ある。

同図において、光電変換セルS₁〜Snのコレクタ領域であ
るn^-領域２にはn⁺埋込層102を通して一定の正電圧Vccが
印加されている。また電極104には一定の負電圧Vcが印
加され、n^-領域２又はn⁺埋込層102とｐ基板101とから成
るPN接合207は逆バイアス状態となっている。

各キャパシタ電極７は端子201に共通に接続され、端子2
01には読出し動作およびリフレッシュ動作を行うための
パルスφ₁が入力する。また、各エミッタ電極６は垂直
ラインL₁〜Lnに各々接続され、垂直ラインL₁〜Lnは各ト
ランジスタQa₁〜Qanを介して蓄積用コンデンサC₁〜Cnに
接続されている。トランジスタQa₁〜Qanのゲート電極は
端子203に共通に接続され、端子203にはパルスφ₃が入
力する。

また、コンデンサC₁〜Cnは各々トランジスタQ₁〜Qnを介
して出力ライン204に接続されている。トランジスタQ₁
〜Qnのゲート電極は走査回路205の並列出力端子に各々
接続され、並列出力端子からはパルスφh₁〜φhnが順次
出力される。

出力ライン204は、リフレッシュするためのトランジス
タQrhを介して接地され、トランジスタQrhのゲート電極
にはパルスφr₂が入力する。

また、垂直ラインL₁〜Lnは各々トランジスタQb₁〜Qbnを
介して接地され、各トランジスタのゲート電極は端子20
2に共通に接続されてパルスφ₂が入力する。

第４図は、上記ラインセンサの動作を説明するためのタ
イミングチャートである。

まず、各光電変換セルS₁〜Snには入射光の照度に対応し
たキャリアが蓄積されているものとする。この状態で、
パルスφ₃によってトランジスタQa₁〜QanをON状態に
し、パルスφ₂によってトランジスタQb₁〜QbnはOFF状態
としてエミッタ電極６を浮遊状態とし、端子201に読出
し用正電圧パルスφｒを入力する。これによって、すで
に述べたように、浮遊状態のエミッタ側に各セルの出力
信号が読出され、各信号がコンデンサC₁〜Cnに蓄積され
る。読出しが終了すると、パルスφ₃によってトランジ
スタQa₁〜QanをOFF状態とする。

続いて、パルスφ₂によってトランジスタQb₁〜QbnをON
状態として各セルのエミッタ電極６を接地し、端子201
にリフレッシュパルスφrcを印加する。これによって既
に述べたリフレッシュ動作が行われ、ｐベース領域３に
蓄積されたホールが消滅する。リフレッシュ動作が終了
すると、各セルは蓄積動作を開始する。

また、リフレッシュ動作と並行して、走査回路205はパ
ルスφh₁〜φhnを出力し、トランジスタQ₁〜Qnを順次ON
状態にする。これによって、コンデンサC₁〜Cnに蓄積さ
れていた各信号が出力ライン204に順次取り出され、ア
ンプ206を通して出力信号Voutとして外部へ出力され
る。

その際、各信号が出力されるごとに、パルスφh1〜φhn
に各々重なるタイミングでパルスφr₂を印加する。この
タイミングでトランジスタQrhがONとなり、出力ライン2
04の残留キャリアが除去されると共に、コンデンサC₁〜
Cnの残留キャリアが各々トランジスタQ₁〜Qnを通して順
次除去される。

こうして全セルS₁〜Snの読出し信号を出力すると、次の
読出し動作が開始され、以下同様に上記動作が繰返され
る。

このような本実施例を用いた撮像装置は、PN接合207を
設けることによって、不要なキャリア等の隣接画素への
流出を防止することができる。したがって、スミアを抑
制し、高画質を得ることができる。

なお、上記ラインセンサだけでなく、エリアセンサであ
っても同様に本発明を適用できる。

［発明の効果］以上詳細に説明したように、本発明による光電変換装置
は、導電型の異なる第２の主電極領域と第３の半導体領
域を蓄積領域の深さ方向に設け、第２の主電極領域と第
３の半導体領域との間に逆バイアス電圧を印加するよう
に構成し、且つ第２の主電極領域よりも濃度の高い第４
の領域を第２の主電極領域中の蓄積領域の周辺に設けて
いるので、前記第２の主電極領域と前記第３の半導体領
域との接合部以下の深い部分で発生したキャリアまたは
蓄積領域からあふれたキャリアを前記第３の半導体領域
へ除去することができ、隣接領域への電荷の流出を防止
できる。

その結果、従来の問題点であったスミアを大幅に低減す
ることができ、画質の向上を達成できる。

【図面の簡単な説明】

第１図は、本発明による光電変換装置の第１実施例の構
成を示す概略的断面図、第２図は、本発明の第２実施例の構成を示す概略的断面
図、第３図は、上記実施例を用いたラインセンサの回路図、第４図は、上記ラインセンサの動作を説明するためのタ
イミングチャート、第５図（Ａ）は、従来の光電変換装置の概略的断面図、
第５図（Ｂ）は、その一つの光電変換セルの等価回路図
である。 101……ｐ基板 102……n⁺埋込層 104……電極２……n^-領域３……ｐベース領域４……n⁺素子分離領域５……n⁺エミッタ領域６……エミッタ電極７……キャパシタ電極９……酸化膜 10……入射光

Claims

【特許請求の範囲】

【請求項１】光励起により発生したキャリアを蓄積する
第１導電型半導体の蓄積領域（３）と、該第１導電型と反対導電型の第２導電型の第１の主電極
領域（５）と、前記蓄積領域の深さ方向に設けられ、前記蓄積領域に接
合した第２導電型の第２の主電極領域（２）と、前記第２の主電極領域の深さ方向に設けられ、前記第２
の主電極領域に接合した第１導電型の第３の半導体領域
（101）と、前記第２の主電極領域と前記第３の半導体領域との間に
逆バイアス電圧（＋Vcc、−Vc）を印加するバイアス手
段と、前記第２の主電極領域中の前記蓄積領域の周辺に設けら
れ、前記第２の主電極領域よりも濃度の高い第４の領域
（４）と、を設けたことを特徴とする光電変換装置。