JPH0724412B2 - バースト時分割多重インタフェース - Google Patents
バースト時分割多重インタフェースInfo
- Publication number
- JPH0724412B2 JPH0724412B2 JP3044113A JP4411391A JPH0724412B2 JP H0724412 B2 JPH0724412 B2 JP H0724412B2 JP 3044113 A JP3044113 A JP 3044113A JP 4411391 A JP4411391 A JP 4411391A JP H0724412 B2 JPH0724412 B2 JP H0724412B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- slot
- interface
- bits
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 claims description 195
- 239000000872 buffer Substances 0.000 claims description 88
- 238000012545 processing Methods 0.000 claims description 84
- 230000006854 communication Effects 0.000 claims description 42
- 238000004891 communication Methods 0.000 claims description 41
- 230000006870 function Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 25
- 230000001360 synchronised effect Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 4
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 230000003750 conditioning effect Effects 0.000 claims 2
- 230000036962 time dependent Effects 0.000 claims 2
- 238000004904 shortening Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 192
- 238000005192 partition Methods 0.000 description 69
- 230000015654 memory Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000009471 action Effects 0.000 description 9
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 8
- 238000013500 data storage Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 7
- 230000011664 signaling Effects 0.000 description 6
- 239000013598 vector Substances 0.000 description 5
- 230000001143 conditioned effect Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 241000167854 Bourreria succulenta Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 235000019693 cherries Nutrition 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、国際標準化機構（Ｉ
ＳＯ）の開放型システム間相互接続（ＯＳＩ）仕様に定
義されたレイヤ２（Ｌ２）とレイヤ１（Ｌ１）の通信プ
ロセス相互間のシグナリング・インタフェースに関す
る。Ｌ２プロセスは、データ・リンク制御機能を提供
し、Ｌ１プロセスは、通信信号を送受信する物理的な動
作に直接関係する。音声とデータの多重転送に関係する
高速通信アプリケーション、たとえばここで引用してい
るＣＣＩＴＴ仕様で考慮されているタイプのプライマリ
・レートＩＳＤＮ（システム総合デジタル・ネットワー
ク）環境におけるシグナリング・アプリケーションなど
は、必要な転送信号速度を維持するために、Ｌ２とＬ１
のプロセス相互間の信号を効率よく処理する必要があ
る。この発明は、信号転送効率を高めたＬ１／Ｌ２イン
タフェースに関係する。当該インタフェースは、効率向
上の基になるバースト時分割多重（ＢＴＤＭ）モードで
動作する。
ＳＯ）の開放型システム間相互接続（ＯＳＩ）仕様に定
義されたレイヤ２（Ｌ２）とレイヤ１（Ｌ１）の通信プ
ロセス相互間のシグナリング・インタフェースに関す
る。Ｌ２プロセスは、データ・リンク制御機能を提供
し、Ｌ１プロセスは、通信信号を送受信する物理的な動
作に直接関係する。音声とデータの多重転送に関係する
高速通信アプリケーション、たとえばここで引用してい
るＣＣＩＴＴ仕様で考慮されているタイプのプライマリ
・レートＩＳＤＮ（システム総合デジタル・ネットワー
ク）環境におけるシグナリング・アプリケーションなど
は、必要な転送信号速度を維持するために、Ｌ２とＬ１
のプロセス相互間の信号を効率よく処理する必要があ
る。この発明は、信号転送効率を高めたＬ１／Ｌ２イン
タフェースに関係する。当該インタフェースは、効率向
上の基になるバースト時分割多重（ＢＴＤＭ）モードで
動作する。
【０００２】
【従来の技術】Ｌ２プロセスを実行するデータ・リンク
制御デバイスとＬ１動作を実行する回路またはデバイス
との間の時分割多重インタフェース（米国特許第4,493,
051号明細書及び同第4,504,901号明細書に開示）は、Ｌ
２とＬ１の個々のデバイスまたは回路相互間の複数の通
信チャネルにおいて、反復する基本タイム・スロットで
動作して信号を転送する。一般にこのようなタイム・ス
ロットは一定間隔で出現し、従来のリンク制御デバイス
には、スロットにおいて交換できる情報が１ビットどま
りという制約がある。
制御デバイスとＬ１動作を実行する回路またはデバイス
との間の時分割多重インタフェース（米国特許第4,493,
051号明細書及び同第4,504,901号明細書に開示）は、Ｌ
２とＬ１の個々のデバイスまたは回路相互間の複数の通
信チャネルにおいて、反復する基本タイム・スロットで
動作して信号を転送する。一般にこのようなタイム・ス
ロットは一定間隔で出現し、従来のリンク制御デバイス
には、スロットにおいて交換できる情報が１ビットどま
りという制約がある。
【０００３】この発明は、Ｌ２デバイスを、適合性のあ
るＬ１回路と接続するために、統合データ・リンク制御
（ＩＤＬＣ）デバイスの機能をフルに活用できる、独自
のバースト時分割多重（ＢＴＤＭ）インタフェースを対
象とする。
るＬ１回路と接続するために、統合データ・リンク制御
（ＩＤＬＣ）デバイスの機能をフルに活用できる、独自
のバースト時分割多重（ＢＴＤＭ）インタフェースを対
象とする。
【０００４】
【発明が解決しようとする課題】この発明の目的は、デ
ータ処理システムを外部ソースである同期データ信号回
路から効率的に分離し、よって外部ソースに対するシス
テムの時間依存性を少なくするデータ転送インタフェー
スを提供することにある。
ータ処理システムを外部ソースである同期データ信号回
路から効率的に分離し、よって外部ソースに対するシス
テムの時間依存性を少なくするデータ転送インタフェー
スを提供することにある。
【０００５】この発明の目的には、上記の特徴をもち、
データ信号クロックがランダムにドリフトする外部ソー
スに対してノン・スリップ動作を与えるインタフェース
を提供することも含まれる。
データ信号クロックがランダムにドリフトする外部ソー
スに対してノン・スリップ動作を与えるインタフェース
を提供することも含まれる。
【０００６】この発明の目的には、上記の特徴をもち、
外部データ信号ソースに対して、他の場合よりも多くの
チャネルを追加できるインタフェースを提供することも
含まれる。
外部データ信号ソースに対して、他の場合よりも多くの
チャネルを追加できるインタフェースを提供することも
含まれる。
【０００７】この発明の目的には、上記の特徴をもち、
各外部ソースと関連システム・チャネルとの間のデータ
転送が、各チャネルに割り当てられた比較的長い時間内
の短時間のバーストに圧縮され、よってデータが、異な
るプロトコル、異なるフォーマットでチャネルからチャ
ネルへ転送される複数のチャネルに対して、システムが
動的に対応する時間が最大になるインタフェースを提供
することも含まれる。
各外部ソースと関連システム・チャネルとの間のデータ
転送が、各チャネルに割り当てられた比較的長い時間内
の短時間のバーストに圧縮され、よってデータが、異な
るプロトコル、異なるフォーマットでチャネルからチャ
ネルへ転送される複数のチャネルに対して、システムが
動的に対応する時間が最大になるインタフェースを提供
することも含まれる。
【０００８】この発明の目的には、複数のネットワーク
・チャネルとシステム内の対応するデータ転送チャネル
との間の高スループット全２重データ転送を促進する、
データ処理システムとデータ通信ネットワークとの間の
データ転送インタフェースを提供することも含まれる。
・チャネルとシステム内の対応するデータ転送チャネル
との間の高スループット全２重データ転送を促進する、
データ処理システムとデータ通信ネットワークとの間の
データ転送インタフェースを提供することも含まれる。
【０００９】この発明の目的には、反復するタイム・ス
ロットのフレームが、インタフェース側のデータ転送動
作のペースを制御する回路によって与えられるパルスで
指示され、フレーム内のスロットの始まりが、フレーム
を指示するパルスと区別できる他のパルスによって指示
される、時分割データ転送インタフェースを提供するこ
とも含まれる。
ロットのフレームが、インタフェース側のデータ転送動
作のペースを制御する回路によって与えられるパルスで
指示され、フレーム内のスロットの始まりが、フレーム
を指示するパルスと区別できる他のパルスによって指示
される、時分割データ転送インタフェースを提供するこ
とも含まれる。
【００１０】この発明の目的には、インタフェースの転
送幅をさらに効率的に利用できるように、簡単な適合化
によってフレームやフレーム内のスロット期間を任意の
長さに短縮できる、上記インタフェースを提供すること
も含まれる。
送幅をさらに効率的に利用できるように、簡単な適合化
によってフレームやフレーム内のスロット期間を任意の
長さに短縮できる、上記インタフェースを提供すること
も含まれる。
【００１１】この発明の目的には、データ処理システム
と、時分割多重データ通信ネットワークの通信ノードに
対して動作する回路との間に、ネットワークの時分割チ
ャネルに関してオーバランやアンダランが生じる可能性
を少なくする、中間データ通信インタフェースを提供す
ることも含まれる。
と、時分割多重データ通信ネットワークの通信ノードに
対して動作する回路との間に、ネットワークの時分割チ
ャネルに関してオーバランやアンダランが生じる可能性
を少なくする、中間データ通信インタフェースを提供す
ることも含まれる。
【００１２】この発明の目的には、上記の特徴をもち、
各ネットワーク・ノードとデータ処理システムに対し
て、システムと複数のネットワークとの分岐接続が促進
されるように分離点を形成する中間インタフェースを提
供することも含まれる。
各ネットワーク・ノードとデータ処理システムに対し
て、システムと複数のネットワークとの分岐接続が促進
されるように分離点を形成する中間インタフェースを提
供することも含まれる。
【００１３】この発明の目的には、時分割多重データ通
信ネットワークの接続ノードを接続する回路と、ネット
ワークに対してデータ処理サービスを提供するデバイス
との間に、中間インタフェース側の時分割スロットの反
復レートが、ネットワーク接続ノード側よりも高速なこ
とを特徴とし、該スロットを通して動作するチャネルに
おいてオーバランやアンダランが生じる可能性が少なく
なる、時分割多重データ転送中間インタフェースを提供
することも含まれる。
信ネットワークの接続ノードを接続する回路と、ネット
ワークに対してデータ処理サービスを提供するデバイス
との間に、中間インタフェース側の時分割スロットの反
復レートが、ネットワーク接続ノード側よりも高速なこ
とを特徴とし、該スロットを通して動作するチャネルに
おいてオーバランやアンダランが生じる可能性が少なく
なる、時分割多重データ転送中間インタフェースを提供
することも含まれる。
【００１４】この発明の目的には、上記の特徴をもち、
バースト・モードで動作し、上記ネットワークを接続す
る上記回路と、データ通信サービスを提供する上記デバ
イスとの間で、データがビット直列に転送され、該回路
の制御下で、中間インタフェース側の各時分割スロット
において、０ないしｎの可変個数のビットを転送でき、
よって、該ネットワークの該ノードとリモート・ノード
との間のクロック条件にかかわらず、転送されるビット
数が、ネットワーク・ノード・インタフェース側のビッ
ト転送レートと必ず同期する、時分割多重データ転送中
間インタフェースを提供することも含まれる。
バースト・モードで動作し、上記ネットワークを接続す
る上記回路と、データ通信サービスを提供する上記デバ
イスとの間で、データがビット直列に転送され、該回路
の制御下で、中間インタフェース側の各時分割スロット
において、０ないしｎの可変個数のビットを転送でき、
よって、該ネットワークの該ノードとリモート・ノード
との間のクロック条件にかかわらず、転送されるビット
数が、ネットワーク・ノード・インタフェース側のビッ
ト転送レートと必ず同期する、時分割多重データ転送中
間インタフェースを提供することも含まれる。
【００１５】この発明の目的には、各時分割スロットの
ビット転送アクティビティが、スロット期間のうちの小
部分を占める短時間バーストに圧縮され、よって、各ス
ロット期間の残りの部分を利用して、通信サービスを提
供する上記デバイスが、スロットが割り当てられるチャ
ネルのプロトコル処理要件の変化に備えることができ
る、中間インタフェースを提供することも含まれる。
ビット転送アクティビティが、スロット期間のうちの小
部分を占める短時間バーストに圧縮され、よって、各ス
ロット期間の残りの部分を利用して、通信サービスを提
供する上記デバイスが、スロットが割り当てられるチャ
ネルのプロトコル処理要件の変化に備えることができ
る、中間インタフェースを提供することも含まれる。
【００１６】
【課題を解決するための手段】当該ＢＴＤＭインタフェ
ースは、同インタフェースを制御するＬ１回路ととも
に、Ｌ２とＬ１のプロセス相互間の個別の論理的分離点
と物理的分離点の両方を提供する。このインタフェース
が、Ｌ２とＬ１のデバイス／回路間の高速データ信号転
送（最大２．０４８Ｍｂｐｓ）を維持するために使用す
るライン数は少ない。インタフェースは、アンダラン／
オーバラン（通信ライン・インタフェースへの転送にお
けるアンダランと同インタフェースからの受信における
オーバラン）の可能性を少なくするように、Ｌ１回路
が、その通信ライン・インタフェース側の時分割スロッ
ト及びフレームの期間の変化に対応でき、各スロットに
可変個数のビット信号を転送できるように設計されてい
る。さらにこのインタフェースは、適合性のあるＬ１回
路が、そのローカル・クロックと、通信対象のリモート
・ノード側のクロックとの間のドリフトにかかわらず、
ネットワーク・インタフェース側のタイミング条件によ
って固定される速度と同期するように、ビット転送速度
を変化させられる設計になっている。
ースは、同インタフェースを制御するＬ１回路ととも
に、Ｌ２とＬ１のプロセス相互間の個別の論理的分離点
と物理的分離点の両方を提供する。このインタフェース
が、Ｌ２とＬ１のデバイス／回路間の高速データ信号転
送（最大２．０４８Ｍｂｐｓ）を維持するために使用す
るライン数は少ない。インタフェースは、アンダラン／
オーバラン（通信ライン・インタフェースへの転送にお
けるアンダランと同インタフェースからの受信における
オーバラン）の可能性を少なくするように、Ｌ１回路
が、その通信ライン・インタフェース側の時分割スロッ
ト及びフレームの期間の変化に対応でき、各スロットに
可変個数のビット信号を転送できるように設計されてい
る。さらにこのインタフェースは、適合性のあるＬ１回
路が、そのローカル・クロックと、通信対象のリモート
・ノード側のクロックとの間のドリフトにかかわらず、
ネットワーク・インタフェース側のタイミング条件によ
って固定される速度と同期するように、ビット転送速度
を変化させられる設計になっている。
【００１７】適当に設計されたＬ１回路は、上記の後者
の機能では、Ｌ１回路が通信媒体を通して接続されリモ
ートの通信ソースおよびシンクに対して、“ポジティブ
・スリップ”クロッキングと呼ばれている動作を実現す
るように、ＢＴＤＭインタフェース側のスロットの反復
とビット転送リクエストのタイミングに同期できる設計
となっている。こうした同期がとられていないシステム
では、ローカルとリモートのネットワーク・クロック相
互間に通常のドリフトがあると、同期がとれていないこ
とと、これに関連するスリップとによるエラーが生じ、
時分割スロットが失われる結果になる。
の機能では、Ｌ１回路が通信媒体を通して接続されリモ
ートの通信ソースおよびシンクに対して、“ポジティブ
・スリップ”クロッキングと呼ばれている動作を実現す
るように、ＢＴＤＭインタフェース側のスロットの反復
とビット転送リクエストのタイミングに同期できる設計
となっている。こうした同期がとられていないシステム
では、ローカルとリモートのネットワーク・クロック相
互間に通常のドリフトがあると、同期がとれていないこ
とと、これに関連するスリップとによるエラーが生じ、
時分割スロットが失われる結果になる。
【００１８】これは、ＢＴＤＭ時分割スロットの基本反
復周期において転送されるビット数が、ネットワーク・
インタフェースの基本反復周期において、ネットワーク
・インタフェース側で転送できるビット数を下回ること
のないように、ネットワーク（通信ライン）インタフェ
ースの公称速度よりわずかに速い固定速度でＢＴＤＭイ
ンタフェースを動作させ、ＢＴＤＭインタフェース側で
転送されるビット数を変化させることによって、抑えら
れる。
復周期において転送されるビット数が、ネットワーク・
インタフェースの基本反復周期において、ネットワーク
・インタフェース側で転送できるビット数を下回ること
のないように、ネットワーク（通信ライン）インタフェ
ースの公称速度よりわずかに速い固定速度でＢＴＤＭイ
ンタフェースを動作させ、ＢＴＤＭインタフェース側で
転送されるビット数を変化させることによって、抑えら
れる。
【００１９】上に述べた適合化機能の基礎（これによ
り、スロット反復フレームの期間及びフレーム内のスロ
ットの期間とスロット数がインタフェース制御回路によ
って変更できる）は、スロットの始まりを示す手法の１
つである。
り、スロット反復フレームの期間及びフレーム内のスロ
ットの期間とスロット数がインタフェース制御回路によ
って変更できる）は、スロットの始まりを示す手法の１
つである。
【００２０】この発明の実施例では、フレームは３２の
スロットから成る。インタフェースのタイミングを制御
するＬ１回路は、インタフェース・スロットの始まりを
示すパルスを供給する。しかし、フレームの最後のスロ
ットの始まりを示すＬＳＯＦパルスは、スロットの始ま
りを示すＢＯＳパルスとは別のラインに供給される。Ｂ
ＯＳパルスは、フレームの最後のスロット以外のすべて
のスロットの始まりを示す。
スロットから成る。インタフェースのタイミングを制御
するＬ１回路は、インタフェース・スロットの始まりを
示すパルスを供給する。しかし、フレームの最後のスロ
ットの始まりを示すＬＳＯＦパルスは、スロットの始ま
りを示すＢＯＳパルスとは別のラインに供給される。Ｂ
ＯＳパルスは、フレームの最後のスロット以外のすべて
のスロットの始まりを示す。
【００２１】インタフェースのＬ２デバイス側では、Ｌ
ＳＯＦパルスがスロット・カウンタのリセットに用いら
れる。スロット・カウンタは次にＢＯＳパルスによって
インクリメントされるので、フレーム内に現れるスロッ
トには順に番号が振られる。これはつまり、フレーム内
のスロットに０から３１までの番号が振られるというこ
とであるが、当業者には明らかなように、Ｌ１回路によ
ってフレームを短縮し、フレームの終わりのスロットを
１つ以上削除する方が簡単であろう（これには、エンド
・スロットを、どのスロット・フレームでも反復しな
い、転送幅の狭い信号チャネルとして使用する用途が考
えられる）。
ＳＯＦパルスがスロット・カウンタのリセットに用いら
れる。スロット・カウンタは次にＢＯＳパルスによって
インクリメントされるので、フレーム内に現れるスロッ
トには順に番号が振られる。これはつまり、フレーム内
のスロットに０から３１までの番号が振られるというこ
とであるが、当業者には明らかなように、Ｌ１回路によ
ってフレームを短縮し、フレームの終わりのスロットを
１つ以上削除する方が簡単であろう（これには、エンド
・スロットを、どのスロット・フレームでも反復しな
い、転送幅の狭い信号チャネルとして使用する用途が考
えられる）。
【００２２】また、ＢＯＳパルスとＬＳＯＦパルスは一
定間隔にする必要がないことも容易に分かる（実施例で
はそうなっている）。その場合、個々のスロットの期間
を変更できる（これには、アイドル状態の通信チャネル
に伴うスロットを短くし、アクティブなチャネルに伴う
スロットは長くする用途が考えられる）。
定間隔にする必要がないことも容易に分かる（実施例で
はそうなっている）。その場合、個々のスロットの期間
を変更できる（これには、アイドル状態の通信チャネル
に伴うスロットを短くし、アクティブなチャネルに伴う
スロットは長くする用途が考えられる）。
【００２３】この発明では、データは、どのスロットで
もビット直列に転送される。この発明の特徴として、ス
ロット期間のデータ・ビットの転送は、スロット期間の
内の短い時間に圧縮され（スロット期間の１／３未
満）、ネットワークの要件に応じて、０ないし８ビット
が各方向に転送されるように転送長が変更される（ある
方向の個数はそれと反対方向の個数とは無関係であ
る）。各スロットの転送フェーズは、スロットの終わり
近くに位置づけられる。したがって、次のＢＯＳパルス
またはＬＳＯＦパルスを、アイドル状態のスロット（デ
ータがどの方向にも転送されない）の転送フェーズの始
まりまで時間的に進めることによって（実施例では行わ
れないが）、アイドル・スロットを短縮することはむし
ろ容易な操作である。
もビット直列に転送される。この発明の特徴として、ス
ロット期間のデータ・ビットの転送は、スロット期間の
内の短い時間に圧縮され（スロット期間の１／３未
満）、ネットワークの要件に応じて、０ないし８ビット
が各方向に転送されるように転送長が変更される（ある
方向の個数はそれと反対方向の個数とは無関係であ
る）。各スロットの転送フェーズは、スロットの終わり
近くに位置づけられる。したがって、次のＢＯＳパルス
またはＬＳＯＦパルスを、アイドル状態のスロット（デ
ータがどの方向にも転送されない）の転送フェーズの始
まりまで時間的に進めることによって（実施例では行わ
れないが）、アイドル・スロットを短縮することはむし
ろ容易な操作である。
【００２４】ＢＴＤＭは、ＩＳＤＮのプライマリ（基
本）レートを主要Ｌ１プロトコルとして、ＨＤＬＣを主
要Ｌ２プロトコルとしてサポートする設計になっている
が、このサポートによって制約されるものではない。従
来のデータ・リンク制御インタフェースは、受信ビット
または送信ビットが毎秒３５０，０００のオーダのビッ
ト・スループットを考慮しているが、当該インタフェー
スは、全般に送受信ビットが毎秒２００万を超えるビッ
ト転送レートに、基本タイム・スロットでは毎秒最大６
４，０００ビットのビット転送レート（全２重音声リン
クを維持するのに必要）に簡単に対応できる。
本）レートを主要Ｌ１プロトコルとして、ＨＤＬＣを主
要Ｌ２プロトコルとしてサポートする設計になっている
が、このサポートによって制約されるものではない。従
来のデータ・リンク制御インタフェースは、受信ビット
または送信ビットが毎秒３５０，０００のオーダのビッ
ト・スループットを考慮しているが、当該インタフェー
スは、全般に送受信ビットが毎秒２００万を超えるビッ
ト転送レートに、基本タイム・スロットでは毎秒最大６
４，０００ビットのビット転送レート（全２重音声リン
クを維持するのに必要）に簡単に対応できる。
【００２５】当該インタフェースと関連Ｌ１回路のアー
キテクチャのもう１つの特徴として、接続されたＬ２回
路が、前のスロットでＬ１回路から受信されたデータ及
び現在のスロットでＬ１回路へ転送されるデータに対す
る動作を完了する時間が最大になるように、ＢＴＤＭイ
ンタフェース側の転送が、時分割スロット期間のうち大
きく圧縮された時間枠で行われる。
キテクチャのもう１つの特徴として、接続されたＬ２回
路が、前のスロットでＬ１回路から受信されたデータ及
び現在のスロットでＬ１回路へ転送されるデータに対す
る動作を完了する時間が最大になるように、ＢＴＤＭイ
ンタフェース側の転送が、時分割スロット期間のうち大
きく圧縮された時間枠で行われる。
【００２６】
【実施例】１．用語、定義、概念 この明細書の用語は次の意味で用いる。
【００２７】自立型論理要素 データの入力部と出力部及び有限個の論理状態をもつ、
用途が限定された論理回路構成であり、論理状態機械回
路を含む論理回路の集まりに代表される。その状態の１
つにセットされると、外部の条件またはイベントの関数
として他の状態に遷移し、かかる遷移の間、データの交
換または外部の状態制御機能を受けるために接続された
他の要素に対するその動作が、かかる他の要素の動作と
同期して並列に実行可能になるように、上記の入力部と
出力部に対して論理機能を実行する。
用途が限定された論理回路構成であり、論理状態機械回
路を含む論理回路の集まりに代表される。その状態の１
つにセットされると、外部の条件またはイベントの関数
として他の状態に遷移し、かかる遷移の間、データの交
換または外部の状態制御機能を受けるために接続された
他の要素に対するその動作が、かかる他の要素の動作と
同期して並列に実行可能になるように、上記の入力部と
出力部に対して論理機能を実行する。
【００２８】ＣＣＩＴＴ 国際電信電話諮問委員会。１８６５年に国際電気通信連
合（ＩＴＵ）条約により設立された組織で、現在は国際
連合の専門機関である。電気通信プロトコルの国際規格
を定義した刊行物（本明細書で引用している）を作成し
ている。ＡＴ＆Ｔ、ＧＴＥ Ｔｅｌｅｎｅｔなどの電気
通信事業者が参加している。
合（ＩＴＵ）条約により設立された組織で、現在は国際
連合の専門機関である。電気通信プロトコルの国際規格
を定義した刊行物（本明細書で引用している）を作成し
ている。ＡＴ＆Ｔ、ＧＴＥ Ｔｅｌｅｎｅｔなどの電気
通信事業者が参加している。
【００２９】ＣＭＯＳ 現在の半導体集積素子に用いられる相補型金属酸化膜半
導体。
導体。
【００３０】ＣＭＯＳ ２ 線幅１ミクロンに対応し、回路のスイッチング速度が２
入力ＡＮＤゲートで１ｎｓのＣＭＯＳ技術をいう。 ［参考］（１）D.T. Wongらによる“11-ns 8K ×18 CMO
S Static RAM with 0.5-mu mDevices”、IEEE J. Solid
State Circuits、V. 23、N. 5 Oct. 1988、pp.1095-1
1。 （２）A.W. Aldridgeらによる“40K Equivalent Gate C
MOS Standard Cell Chip”、Proc. Of The Custom Inte
grated Circuits Conf. 1987、by IEEE、pp.248-252。 （３）F. Hornungらによる“A Versatile VLSI Design
System for CombiningGate Array and Standard Cell C
ircuits on the Same Chip”、Proc. of theCustom Int
egrated Circuits Conf. 1987、by IEEE、pp.245-247。
入力ＡＮＤゲートで１ｎｓのＣＭＯＳ技術をいう。 ［参考］（１）D.T. Wongらによる“11-ns 8K ×18 CMO
S Static RAM with 0.5-mu mDevices”、IEEE J. Solid
State Circuits、V. 23、N. 5 Oct. 1988、pp.1095-1
1。 （２）A.W. Aldridgeらによる“40K Equivalent Gate C
MOS Standard Cell Chip”、Proc. Of The Custom Inte
grated Circuits Conf. 1987、by IEEE、pp.248-252。 （３）F. Hornungらによる“A Versatile VLSI Design
System for CombiningGate Array and Standard Cell C
ircuits on the Same Chip”、Proc. of theCustom Int
egrated Circuits Conf. 1987、by IEEE、pp.245-247。
【００３１】ホスト・システム データ処理ネットワークの主なデータ処理ユニットまた
はシステム。
はシステム。
【００３２】Ｈチャネル （以下、ハイパーチャネルという。）ＣＣＩＴＴによっ
てＩ．４１２に定義された高速時分割チャネル。 ［参考］CCITT Red Book、Vol. III、Fascicle III.5、
“Integrated Services DigitalNetwork (ISDN)、Recom
mendations of the Series I、Geneva 1985。
てＩ．４１２に定義された高速時分割チャネル。 ［参考］CCITT Red Book、Vol. III、Fascicle III.5、
“Integrated Services DigitalNetwork (ISDN)、Recom
mendations of the Series I、Geneva 1985。
【００３３】 ＨＤＬＣ（ハイレベル・データ・リンク制御） 本明細書で定義したＬＡＰＢ、ＬＡＰＤ、ＳＤＬＣの各
プロトコルの総称。
プロトコルの総称。
【００３４】ハイパーチャネル 前記Ｈチャネル参照。
【００３５】ＩＯＰシステム メイン（ホスト）プロセサの制御下で動作する入力／出
力プロセサ。
力プロセサ。
【００３６】ＩＳＤＮ ＣＣＩＴＴによって定義されたサービス総合デジタル・
ネットワーク。 ［参考］ 上記のCCITT Red Book、VIII、FascicleIII.5。
ネットワーク。 ［参考］ 上記のCCITT Red Book、VIII、FascicleIII.5。
【００３７】ＩＳＤＮレイヤ１、２（Ｌ１、Ｌ２） ＩＳＤＮネットワークの論理信号を処理する物理的なデ
ータ・リンク制御層と、ネットワーク・ライン上の信号
の送受信及びかかるライン上のネットワーク接続の活動
化と非活動化に関わる物理層。リンク制御層は、エラー
・チェックと物理層に対する他のハイレベル機能に関係
する。 ［参考］上記のCCITT Red Book、VIII、Fascicle III.
5、Part IV、Sections 3 and 4。
ータ・リンク制御層と、ネットワーク・ライン上の信号
の送受信及びかかるライン上のネットワーク接続の活動
化と非活動化に関わる物理層。リンク制御層は、エラー
・チェックと物理層に対する他のハイレベル機能に関係
する。 ［参考］上記のCCITT Red Book、VIII、Fascicle III.
5、Part IV、Sections 3 and 4。
【００３８】ＬＡＰＢ ＣＣＩＴＴ Ｘ．２５勧告に定義されたＸ．２５ネット
ワーク専用データ・リンク・プロトコル。 ［参考］CCITT Fascicle VIII.3 - Recommenddation X.
25、“Interface Between DataTerminal Equipment (DT
E) and Data Circuit-Terminating Equipment (DCE)for
Terminals Operating in the Packet Mode and Connec
ted to Public DataNetworks by Dedicated Circui
t”、Geneva 1976、Amended 1980 and 1984。
ワーク専用データ・リンク・プロトコル。 ［参考］CCITT Fascicle VIII.3 - Recommenddation X.
25、“Interface Between DataTerminal Equipment (DT
E) and Data Circuit-Terminating Equipment (DCE)for
Terminals Operating in the Packet Mode and Connec
ted to Public DataNetworks by Dedicated Circui
t”、Geneva 1976、Amended 1980 and 1984。
【００３９】ＬＡＰＤ ＣＣＩＴＴ勧告Ｑ．９２０に定義されたＤチャネル専用
データ・リンク・プロトコル。 ［参考］ 上記のCCITT Fascicle III.5、Part IV、Sections 4。
データ・リンク・プロトコル。 ［参考］ 上記のCCITT Fascicle III.5、Part IV、Sections 4。
【００４０】Ｍｏｔｏｒｏｌａ ６８０００バス Ｍｏｔｏｒｏｌａ ６８０００マイクロプロセサに用い
られるバスで、メモリ及び他の周辺機器を接続する。 ［参考］M68000 8-/16-/32 Bit Microprocessors User'
s Manual、sixth ed.、PrenticeHall、1989、Section 5
(Signal and Bus Operation Description)。
られるバスで、メモリ及び他の周辺機器を接続する。 ［参考］M68000 8-/16-/32 Bit Microprocessors User'
s Manual、sixth ed.、PrenticeHall、1989、Section 5
(Signal and Bus Operation Description)。
【００４１】ネットワーク・ノード 端末機器がネットワークに接続される点。
【００４２】物理インタフェース レイヤ１インタフェース（上記ＩＳＤＮレイヤ１、２参
照）。
照）。
【００４３】ＲＡＭ ランダム・アクセス・メモリ。
【００４４】ＳＤＬＣ 同期データ・リンク制御。ＳＮＡに用いられるリンク制
御プロトコル。 ［参考］IBM Publication GA27-3093-3、“Synchronous
Data Link Control - Concepts”、1979、1986。
御プロトコル。 ［参考］IBM Publication GA27-3093-3、“Synchronous
Data Link Control - Concepts”、1979、1986。
【００４５】ＳＮＡ システム・ネットワーク・アーキテクチャ。 ［参考］IBM Publications GA30-3072-3、“System Net
work Architecture - Conceptsand Products”1981、19
86。
work Architecture - Conceptsand Products”1981、19
86。
【００４６】有限状態機械 安定化可能な有限個の動作位置またはステージをもつ論
理回路。各位置またはステージは、特徴のあるアクショ
ンまたは出力を発生し、外部からの刺激の関数として、
かかる位置またはステージの間を遷移する。
理回路。各位置またはステージは、特徴のあるアクショ
ンまたは出力を発生し、外部からの刺激の関数として、
かかる位置またはステージの間を遷移する。
【００４７】２．システム概要 図１は、当該バースト時分割多重インタフェース（以下
ＢＴＤＭインタフェースという）を適用した代表的なシ
ステム環境を示す。図のシステムは、プライマリ・レー
トＩＳＤＮネットワークにおける通信・処理ノードにあ
る機器を代表する。ＢＴＤＭ ＩＦ（インタフェース）
１は、統合データ・リンク制御（ＩＤＬＣ）デバイス３
によって回路２（レイヤ１またはＬ１回路という）を接
続する。
ＢＴＤＭインタフェースという）を適用した代表的なシ
ステム環境を示す。図のシステムは、プライマリ・レー
トＩＳＤＮネットワークにおける通信・処理ノードにあ
る機器を代表する。ＢＴＤＭ ＩＦ（インタフェース）
１は、統合データ・リンク制御（ＩＤＬＣ）デバイス３
によって回路２（レイヤ１またはＬ１回路という）を接
続する。
【００４８】デバイス３は、バス４を介して外部処理シ
ステム（一般には図の５）につながる。デバイス３は
（名称に“自立型要素”、“同期リンク・インタフェー
ス”が含まれる関連特許に詳しい説明がある）、Ｌ１回
路と外部処理システムとの間でデータを転送し、プロト
コル・フォーマット・チャネル内のデータに対して特定
のＯＳＩレイヤ２（Ｌ２）処理機能を実行する。関連特
許に述べられているとおり、代表的な外部システム５
は、ホストＣＰＵ６とＩ／Ｏプロセサ（ＩＯＰ）７から
構成でき、ＩＯＰ７は、メモリ・サブシステム８、９を
備え、別のバス（ＳＹＳ ＢＵＳ）を介して通信を行
う。
ステム（一般には図の５）につながる。デバイス３は
（名称に“自立型要素”、“同期リンク・インタフェー
ス”が含まれる関連特許に詳しい説明がある）、Ｌ１回
路と外部処理システムとの間でデータを転送し、プロト
コル・フォーマット・チャネル内のデータに対して特定
のＯＳＩレイヤ２（Ｌ２）処理機能を実行する。関連特
許に述べられているとおり、代表的な外部システム５
は、ホストＣＰＵ６とＩ／Ｏプロセサ（ＩＯＰ）７から
構成でき、ＩＯＰ７は、メモリ・サブシステム８、９を
備え、別のバス（ＳＹＳ ＢＵＳ）を介して通信を行
う。
【００４９】デバイス３は、ＢＴＤＭインタフェース側
では、ネットワーク通信チャネルに割り当てられた反復
する時分割スロットにおいて、チャネルに対してデータ
の送受信を行う。送受信されるビット数は、どのスロッ
トでも、ＢＴＤＭ制御機能（後述）の下で０からｎ（こ
こではｎ＝８）の間で変化し、各方向のビット転送アク
ティビティは、スロットの終わりに位置づけられる短時
間の“バースト枠”（またはバースト・ウィンドウ）に
圧縮される（実施例のスロットの期間は３．８マイクロ
秒、転送ウィンドウは、スロット期間の終わりから始ま
り８００ナノ秒しか継続しない）。
では、ネットワーク通信チャネルに割り当てられた反復
する時分割スロットにおいて、チャネルに対してデータ
の送受信を行う。送受信されるビット数は、どのスロッ
トでも、ＢＴＤＭ制御機能（後述）の下で０からｎ（こ
こではｎ＝８）の間で変化し、各方向のビット転送アク
ティビティは、スロットの終わりに位置づけられる短時
間の“バースト枠”（またはバースト・ウィンドウ）に
圧縮される（実施例のスロットの期間は３．８マイクロ
秒、転送ウィンドウは、スロット期間の終わりから始ま
り８００ナノ秒しか継続しない）。
【００５０】データは、バス４では、外部メモリ（図の
実施例ではＩＯＰメモリ）に対して、４バイトを１組と
して並列に転送される。外部メモリは、デバイス３によ
って、直接メモリ・アクセス（ＤＭＡ）モードでアクセ
スされ、バスの転送は、どのチャネルについても、ＢＴ
ＤＭ側の関連スロット・アクティビティに対して非同期
に行われる。
実施例ではＩＯＰメモリ）に対して、４バイトを１組と
して並列に転送される。外部メモリは、デバイス３によ
って、直接メモリ・アクセス（ＤＭＡ）モードでアクセ
スされ、バスの転送は、どのチャネルについても、ＢＴ
ＤＭ側の関連スロット・アクティビティに対して非同期
に行われる。
【００５１】回路２は、ＢＴＤＭとネットワークとを結
びつけ、周期的に反復するタイム・スロットにおいて相
互間のデータ転送を可能にする（実施例のスロット反復
フレームは３２スロットから成り、個別の３２の“基
本”チャネルに割り当てられられる）。ＢＴＤＭインタ
フェースとネットワーク・インタフェースでのタイミン
グは、“ポジティブ・スリップ”（後述）を維持するた
めに、わずかに異なる。個々のスロット・チャネルは、
各種のデータ通信プロトコルに従い、全２重、半２重、
あるいは単信に対して動的に構成できる。
びつけ、周期的に反復するタイム・スロットにおいて相
互間のデータ転送を可能にする（実施例のスロット反復
フレームは３２スロットから成り、個別の３２の“基
本”チャネルに割り当てられられる）。ＢＴＤＭインタ
フェースとネットワーク・インタフェースでのタイミン
グは、“ポジティブ・スリップ”（後述）を維持するた
めに、わずかに異なる。個々のスロット・チャネルは、
各種のデータ通信プロトコルに従い、全２重、半２重、
あるいは単信に対して動的に構成できる。
【００５２】実施例では、スロット反復レートと各スロ
ットで転送可能なビット数は、どの基本チャネルにおい
ても１２８Ｋｂｐｓのビット転送レートを維持するのに
適している。そのため、任意のチャネルを割り当てて全
２重音声通話パスを維持できる。
ットで転送可能なビット数は、どの基本チャネルにおい
ても１２８Ｋｂｐｓのビット転送レートを維持するのに
適している。そのため、任意のチャネルを割り当てて全
２重音声通話パスを維持できる。
【００５３】先に基本チャネルという言葉を用いたの
は、名称に“ハイパーチャネル”とある関連特許に述べ
られている“拡張”チャネルや“ハイパーチャネル”と
区別するためである。基本チャネルは、ＢＴＤＭとネッ
トワークのスロット反復フレーム内の１つのスロットに
しか割り当てられない。拡張チャネルやハイパーチャネ
ルは、スロット反復フレーム内の複数のチャネルに割り
当てられる。そのため、全２重転送速度は１２８Ｋｂｐ
ｓのｎ倍となる（ｎは組み合わせられたスロットの
数）。
は、名称に“ハイパーチャネル”とある関連特許に述べ
られている“拡張”チャネルや“ハイパーチャネル”と
区別するためである。基本チャネルは、ＢＴＤＭとネッ
トワークのスロット反復フレーム内の１つのスロットに
しか割り当てられない。拡張チャネルやハイパーチャネ
ルは、スロット反復フレーム内の複数のチャネルに割り
当てられる。そのため、全２重転送速度は１２８Ｋｂｐ
ｓのｎ倍となる（ｎは組み合わせられたスロットの
数）。
【００５４】ＢＴＤＭインタフェース１は、回路２によ
って制御され、基準時間信号がデバイス３に与えられ
る。基準時間信号は、スロットが反復する各フレームの
スロットの始まりを定める。インタフェース１０では、
基本タイム・スロットの期間とスロット反復周期は、ネ
ットワーク上のシグナリング・プロセスとの関係から固
定される。ＢＴＤＭインタフェース１では、スロットの
期間とスロット反復周期は、ネットワーク・インタフェ
ース側の最低速度よりもわずかに速くなるように決めら
れ（ローカル・クロックとリモート・クロックとの最悪
ドリフトを考慮して）、この特性が、スロット内のビッ
ト転送レートの変化とあいまって、本発明の特徴である
“ポジティブ・スリップ”や他の効果が得られる。
って制御され、基準時間信号がデバイス３に与えられ
る。基準時間信号は、スロットが反復する各フレームの
スロットの始まりを定める。インタフェース１０では、
基本タイム・スロットの期間とスロット反復周期は、ネ
ットワーク上のシグナリング・プロセスとの関係から固
定される。ＢＴＤＭインタフェース１では、スロットの
期間とスロット反復周期は、ネットワーク・インタフェ
ース側の最低速度よりもわずかに速くなるように決めら
れ（ローカル・クロックとリモート・クロックとの最悪
ドリフトを考慮して）、この特性が、スロット内のビッ
ト転送レートの変化とあいまって、本発明の特徴である
“ポジティブ・スリップ”や他の効果が得られる。
【００５５】ＩＤＬＣデバイス３は、タイム・スワップ
（ＴＳ）ＲＡＭアレイ１１（ＴＳＲともいう）を含め
て、複数のローカル・ランダム・アクセス・ストレージ
・アレイ・ユニットを備える。デバイス３は、ＴＳ Ｒ
ＡＭアレイ１１により、ネットワークのスループット要
件を満たしながら、各スロットに対して、レイヤ２の処
理機能を多数提供できる。これらの機能は、アクティブ
・チャネルに割り当てられたＢＴＤＭタイム・スロット
に同期して、デバイス３の回路の状態をスワップするこ
とによって得られる。
（ＴＳ）ＲＡＭアレイ１１（ＴＳＲともいう）を含め
て、複数のローカル・ランダム・アクセス・ストレージ
・アレイ・ユニットを備える。デバイス３は、ＴＳ Ｒ
ＡＭアレイ１１により、ネットワークのスループット要
件を満たしながら、各スロットに対して、レイヤ２の処
理機能を多数提供できる。これらの機能は、アクティブ
・チャネルに割り当てられたＢＴＤＭタイム・スロット
に同期して、デバイス３の回路の状態をスワップするこ
とによって得られる。
【００５６】このような機能には、ＨＤＬＣ動作を対象
に構成されたチャネルを転送されるデータへの、トラン
スペアレンシ・ビット、フレーム区切りキャラクタ、及
びＣＲＣチェック・キャラクタの挿入、かかるビットや
キャラクタの、受信されたデータからの除外、データに
対するＣＲＣチェックの実行などがある。特定のチャネ
ルで受信されたデータに対するアドレス認識動作もこの
機能に含まれる。
に構成されたチャネルを転送されるデータへの、トラン
スペアレンシ・ビット、フレーム区切りキャラクタ、及
びＣＲＣチェック・キャラクタの挿入、かかるビットや
キャラクタの、受信されたデータからの除外、データに
対するＣＲＣチェックの実行などがある。特定のチャネ
ルで受信されたデータに対するアドレス認識動作もこの
機能に含まれる。
【００５７】デバイス３は、上述の機能を実行するため
にＢＴＤＭインタフェースと同期して動作するロジック
の同期セクション、外部システム５とのインタフェース
をとるロジックの非同期セクション、及びチャネル・イ
ベント割り込み状態情報を格納し、外部システムがかか
る情報を効率的に検索できるようにするための、同期セ
クションと非同期セクションの両方にまたがって割り込
み状態を収集する高性能メカニズムを含む。
にＢＴＤＭインタフェースと同期して動作するロジック
の同期セクション、外部システム５とのインタフェース
をとるロジックの非同期セクション、及びチャネル・イ
ベント割り込み状態情報を格納し、外部システムがかか
る情報を効率的に検索できるようにするための、同期セ
クションと非同期セクションの両方にまたがって割り込
み状態を収集する高性能メカニズムを含む。
【００５８】デバイス内の状態情報検索パスは、外部シ
ステム・メモリに対して通信データを転送するためのパ
スとは全く別個のものであり、そのため、外部状態検索
プロセスに対する時間依存性が少なくなる。状態検索パ
スはまた、外部システムによって、情報をデバイスのロ
ーカルＲＡＭと構成レジスタに動的に入力して、デバイ
スの初期状態を設定するために、また、個々のチャネル
に対するデバイスの動作構成とアクティビティ状態を変
化させるために用いられる。
ステム・メモリに対して通信データを転送するためのパ
スとは全く別個のものであり、そのため、外部状態検索
プロセスに対する時間依存性が少なくなる。状態検索パ
スはまた、外部システムによって、情報をデバイスのロ
ーカルＲＡＭと構成レジスタに動的に入力して、デバイ
スの初期状態を設定するために、また、個々のチャネル
に対するデバイスの動作構成とアクティビティ状態を変
化させるために用いられる。
【００５９】外部システムは、独立した外部制御パス１
２によって、Ｌ１回路２の初期化と構成を行える。
２によって、Ｌ１回路２の初期化と構成を行える。
【００６０】各反復期間には複数のスロットを割り当て
ることができる。デバイス３は、タイム・スワップＲＡ
Ｍ（ＴＳＲ）１０を含めて、数個のローカル・メモリを
備え、ＯＳＩレイヤ２の処理タスクを実行し、外部メモ
リ８に対してデータの交換を行う。
ることができる。デバイス３は、タイム・スワップＲＡ
Ｍ（ＴＳＲ）１０を含めて、数個のローカル・メモリを
備え、ＯＳＩレイヤ２の処理タスクを実行し、外部メモ
リ８に対してデータの交換を行う。
【００６１】このようなシステム及びネットワーク・ノ
ードのユーザに提供されるデータ処理サービスには、い
わゆる“ボイス・メール”サービス（電話利用者向けに
音声メッセージを集中的に蓄積・交換するサービス）
や、公衆データベース、専用データベース（法律ライブ
ラリ、特許ライブラリなど）へのアクセスを追加でき
る。ネットワーク・リンク１０は、ここで対象としてい
る環境では、複数の時分割チャネルを維持する高速デジ
タル信号通信ライン（Ｔ１またはＴ３）を含む。ネット
ワークは、当該ＢＴＤＭインタフェースの利用効果を高
める上では必要ないが、ＩＳＤＮ仕様に準拠して構成す
ることも可能であり、リンク１０のチャネルは、デジタ
ル音声／データ信号トラフィックを扱う複数のチャネル
に動的に割り当てることができる。
ードのユーザに提供されるデータ処理サービスには、い
わゆる“ボイス・メール”サービス（電話利用者向けに
音声メッセージを集中的に蓄積・交換するサービス）
や、公衆データベース、専用データベース（法律ライブ
ラリ、特許ライブラリなど）へのアクセスを追加でき
る。ネットワーク・リンク１０は、ここで対象としてい
る環境では、複数の時分割チャネルを維持する高速デジ
タル信号通信ライン（Ｔ１またはＴ３）を含む。ネット
ワークは、当該ＢＴＤＭインタフェースの利用効果を高
める上では必要ないが、ＩＳＤＮ仕様に準拠して構成す
ることも可能であり、リンク１０のチャネルは、デジタ
ル音声／データ信号トラフィックを扱う複数のチャネル
に動的に割り当てることができる。
【００６２】このようなネットワークの場合、シグナリ
ング速度は、Ｔ１ラインのとき全２重で毎秒４．０９６
メガビットにも達し、Ｔ３ラインではさらに高速にな
る。したがって、かかるラインの維持に適したデータ・
リンク制御デバイスは、全２重で毎秒５メガビットを超
える速度で動作する必要がある。現在のＢＴＤＭ／ＩＤ
ＬＣデバイス・アーキテクチャは、Ｔ１またはＴ３ライ
ンを完全に占有して全２重通信を行う場合に、現在考え
られる最大レートをサポートできる。
ング速度は、Ｔ１ラインのとき全２重で毎秒４．０９６
メガビットにも達し、Ｔ３ラインではさらに高速にな
る。したがって、かかるラインの維持に適したデータ・
リンク制御デバイスは、全２重で毎秒５メガビットを超
える速度で動作する必要がある。現在のＢＴＤＭ／ＩＤ
ＬＣデバイス・アーキテクチャは、Ｔ１またはＴ３ライ
ンを完全に占有して全２重通信を行う場合に、現在考え
られる最大レートをサポートできる。
【００６３】ＢＴＤＭインタフェース１は、Ｌ１回路か
ら出力されるスロットの始まり（ＢＯＳ）のタイミング
信号によって同期がとられる。これらの信号のタイミン
グは、ＢＴＤＭ側のスロット反復レートが、ネットワー
ク・インタフェース側のそれよりも必ず高速になるよう
にセットされ、アクティブ・スロットで各方向に転送さ
れるビット数は、ネットワーク・インタフェース側のそ
の時点の動作速度と同期するように変化する。そのた
め、ネットワーク・インタフェースからＢＴＤＭへ転送
された受信データに関係するオーバフロー、あるいは、
反対方向に送られる送信データに関係するアンダフロー
の可能性が少なくなる。
ら出力されるスロットの始まり（ＢＯＳ）のタイミング
信号によって同期がとられる。これらの信号のタイミン
グは、ＢＴＤＭ側のスロット反復レートが、ネットワー
ク・インタフェース側のそれよりも必ず高速になるよう
にセットされ、アクティブ・スロットで各方向に転送さ
れるビット数は、ネットワーク・インタフェース側のそ
の時点の動作速度と同期するように変化する。そのた
め、ネットワーク・インタフェースからＢＴＤＭへ転送
された受信データに関係するオーバフロー、あるいは、
反対方向に送られる送信データに関係するアンダフロー
の可能性が少なくなる。
【００６４】具体的には、ネットワークのスロットが反
復する１フレームの間に、任意のチャネルに対して、受
信データを最大８ビットまで累積できる容量がＬ１回路
のデータ・バッファにあり、ネットワーク・インタフェ
ース側のビット受信レートは、フレームの間に、どのチ
ャネルについても８ビットを超えるビットは届かないよ
うな速度である。さらに、ＢＴＤＭ側で転送されるデー
タ量は、そのチャネルに割り当てられたスロットが反復
するとき、その時点で累積されているビット数と同じで
あり、ＢＴＤＭスロット・フレームのレートは、ネット
ワーク・インタフェースのそれよりも速いので、どのＢ
ＴＤＭフレームでも、どのチャネルについても、８を超
える受信ビットが累積されることはない。したがって、
Ｌ１回路の受信データ・バッファは、異常動作を除けば
オーバフローすることはない。
復する１フレームの間に、任意のチャネルに対して、受
信データを最大８ビットまで累積できる容量がＬ１回路
のデータ・バッファにあり、ネットワーク・インタフェ
ース側のビット受信レートは、フレームの間に、どのチ
ャネルについても８ビットを超えるビットは届かないよ
うな速度である。さらに、ＢＴＤＭ側で転送されるデー
タ量は、そのチャネルに割り当てられたスロットが反復
するとき、その時点で累積されているビット数と同じで
あり、ＢＴＤＭスロット・フレームのレートは、ネット
ワーク・インタフェースのそれよりも速いので、どのＢ
ＴＤＭフレームでも、どのチャネルについても、８を超
える受信ビットが累積されることはない。したがって、
Ｌ１回路の受信データ・バッファは、異常動作を除けば
オーバフローすることはない。
【００６５】反対方向の場合、ＢＴＤＭインタフェース
側のＬ１送信データ・バッファに転送された送信データ
・ビット数は（８ビット・サイズの送信バッファはＢＴ
ＤＭスロット当たり１個）、そのスロットの始まりの各
バッファ内の空ビット位置数と必ず等しくなる。したが
って、ＢＴＤＭスロットが、ネットワーク・スロットよ
りも速く反復し、ネットワークが、どのネットワーク・
スロット反復周期でも８ビットを超えるデータを転送で
きないので、異常動作を除いて、どの送信バッファも、
ネットワーク・スロット・フレームの間にすっかり空に
なる可能性は全くない。
側のＬ１送信データ・バッファに転送された送信データ
・ビット数は（８ビット・サイズの送信バッファはＢＴ
ＤＭスロット当たり１個）、そのスロットの始まりの各
バッファ内の空ビット位置数と必ず等しくなる。したが
って、ＢＴＤＭスロットが、ネットワーク・スロットよ
りも速く反復し、ネットワークが、どのネットワーク・
スロット反復周期でも８ビットを超えるデータを転送で
きないので、異常動作を除いて、どの送信バッファも、
ネットワーク・スロット・フレームの間にすっかり空に
なる可能性は全くない。
【００６６】ＢＴＤＭスロット・レートがネットワーク
のスロット・レートをリードするこのアクションは（ロ
ーカル・ネットワーク・クロックとリモート・ネットワ
ーク・クロックにドリフトがあっても、スロット・スリ
ップがマイナスになることはなく、よってデータの喪失
も起こらないので“ポジティブ・スリップ”という）、
画期的ともいうべきＢＴＤＭの特徴の１つである。
のスロット・レートをリードするこのアクションは（ロ
ーカル・ネットワーク・クロックとリモート・ネットワ
ーク・クロックにドリフトがあっても、スロット・スリ
ップがマイナスになることはなく、よってデータの喪失
も起こらないので“ポジティブ・スリップ”という）、
画期的ともいうべきＢＴＤＭの特徴の１つである。
【００６７】ＢＴＤＭには、各スロットで実行されるデ
ータ・ビットの転送が、スロットの一部の時間に短縮さ
れるという特徴もある。そのため、各スロット周期の大
部分は、デバイス３が、その処理状態を連続したチャネ
ル構成に適合させるために利用できる。
ータ・ビットの転送が、スロットの一部の時間に短縮さ
れるという特徴もある。そのため、各スロット周期の大
部分は、デバイス３が、その処理状態を連続したチャネ
ル構成に適合させるために利用できる。
【００６８】ＣＰＵは、システム始動時に、デバイスの
上述のローカルＲＡＭとレジスタにつながるそのプログ
ラミング制御パスを通してデバイス３を、パス１２を通
して回路２を初期化する。回路２は、ライン１０をスキ
ャンして、反復するフレーム・パターンをチェックし、
そのパターンを検出すると、ライン１０上のビット、バ
イト、チャネル、及びフレームの時分割スロットに対し
て、入力、出力の両方について、内部クロックの同期を
確立する。
上述のローカルＲＡＭとレジスタにつながるそのプログ
ラミング制御パスを通してデバイス３を、パス１２を通
して回路２を初期化する。回路２は、ライン１０をスキ
ャンして、反復するフレーム・パターンをチェックし、
そのパターンを検出すると、ライン１０上のビット、バ
イト、チャネル、及びフレームの時分割スロットに対し
て、入力、出力の両方について、内部クロックの同期を
確立する。
【００６９】回路２は、ＢＴＤＭ側の反復する高速時分
割フレームで動作しながら、入力のチャネル・タイム・
スロットから受信された信号をＩＤＬＣ３に引き渡して
処理させる。ＩＤＬＣは、デスティネーション・アドレ
ス情報を抽出・評価し（デスティネーションがローカル
・ノード以外の信号は無視する）、チャネルやフレーム
・スロットからのフレーム・デリミッタ（区切り文字）
など、プロトコルとリンクに関係する情報を適当に取り
除き（音声信号を含むチャネルは、デリミッタのない
“クリアな”形式になる）、パリティをチェックし、残
りの情報をシステム５に引き渡して処理させる。
割フレームで動作しながら、入力のチャネル・タイム・
スロットから受信された信号をＩＤＬＣ３に引き渡して
処理させる。ＩＤＬＣは、デスティネーション・アドレ
ス情報を抽出・評価し（デスティネーションがローカル
・ノード以外の信号は無視する）、チャネルやフレーム
・スロットからのフレーム・デリミッタ（区切り文字）
など、プロトコルとリンクに関係する情報を適当に取り
除き（音声信号を含むチャネルは、デリミッタのない
“クリアな”形式になる）、パリティをチェックし、残
りの情報をシステム５に引き渡して処理させる。
【００７０】入力ストリームの制御データ・メッセージ
には応答の必要なケースがあり、その場合、応答のため
の情報は、システム５において準備され、ＩＤＬＣに引
き渡される。ＩＤＬＣは、ソースとデスティネーション
のアドレス、フレーム区切り信号、及びパリティ信号を
付加して、情報を回路２を通して引き渡し、ライン２０
に転送できるようにする。このような一連の双方向メッ
セージを通して、ローカル・ノードとリモート・ノード
の間の２重接続がライン１０上のタイム・チャネルに確
立され、この接続を通してデータやデジタル音声情報を
あらわす信号が交換される。
には応答の必要なケースがあり、その場合、応答のため
の情報は、システム５において準備され、ＩＤＬＣに引
き渡される。ＩＤＬＣは、ソースとデスティネーション
のアドレス、フレーム区切り信号、及びパリティ信号を
付加して、情報を回路２を通して引き渡し、ライン２０
に転送できるようにする。このような一連の双方向メッ
セージを通して、ローカル・ノードとリモート・ノード
の間の２重接続がライン１０上のタイム・チャネルに確
立され、この接続を通してデータやデジタル音声情報を
あらわす信号が交換される。
【００７１】ＩＤＬＣ内では、インタフェース１側のデ
ータ転送に関係する処理は、基本的には、そのインタフ
ェース側のチャネル・スロットのタイミングと同期であ
り、バス４を介した信号の転送に関係する処理は、基本
的にはインタフェース１側のスロット・タイミングに対
して非同期である。さらに、データはインタフェース１
側で０ないしｎビット（本実施例ではｎ＝８）のビット
直列バーストで転送されるが、バス・インタフェース側
ではｍバイト（ここではｍ＝４）を１組としてバイト並
列に転送される。
ータ転送に関係する処理は、基本的には、そのインタフ
ェース側のチャネル・スロットのタイミングと同期であ
り、バス４を介した信号の転送に関係する処理は、基本
的にはインタフェース１側のスロット・タイミングに対
して非同期である。さらに、データはインタフェース１
側で０ないしｎビット（本実施例ではｎ＝８）のビット
直列バーストで転送されるが、バス・インタフェース側
ではｍバイト（ここではｍ＝４）を１組としてバイト並
列に転送される。
【００７２】３．ＢＴＤＭインタフェース用Ｌ１制御機
能のアーキテクチャ 図２は、ＢＴＤＭを制御するために、Ｌ１回路ユニット
に組み込まれた回路のアーキテクチャの全体を示す。デ
バイス３のアーキテクチャについては、ＢＴＤＭインタ
フェースに対する動作を中心に、以下の４節で図３及び
図４とあわせて説明する。
能のアーキテクチャ 図２は、ＢＴＤＭを制御するために、Ｌ１回路ユニット
に組み込まれた回路のアーキテクチャの全体を示す。デ
バイス３のアーキテクチャについては、ＢＴＤＭインタ
フェースに対する動作を中心に、以下の４節で図３及び
図４とあわせて説明する。
【００７３】図２から分かるように、ＢＴＤＭの動作
は、回路要素４０、４１、４２によって制御され、回路
要素は各々、バッファ管理、データ転送、タイミングの
各機能を指示する。
は、回路要素４０、４１、４２によって制御され、回路
要素は各々、バッファ管理、データ転送、タイミングの
各機能を指示する。
【００７４】タイミング制御要素４２は、ネットワーク
・チャネルとＢＴＤＭスロットの時間切り替えの可能な
連係及び、ＢＴＤＭ側のスロットとスロット反復フレー
ムのタイミングを決定するメカニズムを提供する。特に
この要素は、“フレームの最後のスロット”（ＢＴＤＭ
＿ＲＳＭ＿ＬＳＯＦ）と“スロットの始まり”（ＢＴＤ
Ｍ＿ＲＳＭ＿ＢＯＳ）のパルス信号を当該インタフェー
スに対して生成する。スロットは、フレーム内の定順序
シーケンスで反復し、各ＬＳＯＦパルスは、フレームの
最後のスロットの始まりを示す。ＢＯＳパルスは、最後
のスロット以外の、フレーム内のスロットの始まりを示
す。
・チャネルとＢＴＤＭスロットの時間切り替えの可能な
連係及び、ＢＴＤＭ側のスロットとスロット反復フレー
ムのタイミングを決定するメカニズムを提供する。特に
この要素は、“フレームの最後のスロット”（ＢＴＤＭ
＿ＲＳＭ＿ＬＳＯＦ）と“スロットの始まり”（ＢＴＤ
Ｍ＿ＲＳＭ＿ＢＯＳ）のパルス信号を当該インタフェー
スに対して生成する。スロットは、フレーム内の定順序
シーケンスで反復し、各ＬＳＯＦパルスは、フレームの
最後のスロットの始まりを示す。ＢＯＳパルスは、最後
のスロット以外の、フレーム内のスロットの始まりを示
す。
【００７５】ここで説明する実施例では、フレームとス
ロットの周期は固定され、各フレームのスロット数は３
２に固定されるが、当業者には明らかなように、先に示
したＢＯＳ／ＬＳＯＦパルスの構成をそのとおりに採用
する必要はない。たとえば当該インタフェースを制御す
るタイミング要素及び他の要素は、ごくわずかな変更を
加えれば、ＬＳＯＦパルスのタイミングを進めることに
よって、どのフレームも短縮されるように簡単に適合化
できる。これにより各フレームのエンド・スロットが消
去される。これには、低速な信号チャネルが、選択され
たフレームでのみ反復し、他のフレームでは反復しない
場合に、選択されたフレームの終わりにあるスロットを
効率的に利用するアプリケーションが考えられる。
ロットの周期は固定され、各フレームのスロット数は３
２に固定されるが、当業者には明らかなように、先に示
したＢＯＳ／ＬＳＯＦパルスの構成をそのとおりに採用
する必要はない。たとえば当該インタフェースを制御す
るタイミング要素及び他の要素は、ごくわずかな変更を
加えれば、ＬＳＯＦパルスのタイミングを進めることに
よって、どのフレームも短縮されるように簡単に適合化
できる。これにより各フレームのエンド・スロットが消
去される。これには、低速な信号チャネルが、選択され
たフレームでのみ反復し、他のフレームでは反復しない
場合に、選択されたフレームの終わりにあるスロットを
効率的に利用するアプリケーションが考えられる。
【００７６】ＩＤＬＣデバイス３では、リソース・マネ
ジャ部ＲＳＭが、ＢＯＳとＬＳＯＦのパルス信号によっ
て、最後のスロットが参照される、フレーム・スロット
の内部カウント（すなわち最後のスロットの後でリセッ
トされるカウント）を生成し、ＲＳＭはこのカウント
を、デバイス３の同期セクションで行われる状態スワッ
ピング及び他の処理に対する部分的なアドレシング機能
として適用する。
ジャ部ＲＳＭが、ＢＯＳとＬＳＯＦのパルス信号によっ
て、最後のスロットが参照される、フレーム・スロット
の内部カウント（すなわち最後のスロットの後でリセッ
トされるカウント）を生成し、ＲＳＭはこのカウント
を、デバイス３の同期セクションで行われる状態スワッ
ピング及び他の処理に対する部分的なアドレシング機能
として適用する。
【００７７】このタイミング回路では、ＢＴＤＭインタ
フェースにおけるスロットとフレームの反復レートは、
ネットワーク・インタフェース側の対応するタイム・ス
ロットとフレームの“最悪”反復レートよりもわずかに
速い速度に固定される。また、ここで示すバッファ管理
／データ転送制御回路では、チャネル当たりのビット・
バッファ容量が、どのフレームでもチャネル当たりのバ
ッファ・ビットの最大数を累積できるように、ネットワ
ーク・インタフェース側のフレーム当たりの最悪ビット
転送レート（最大速度）に合わせられ、ＢＴＤＭインタ
フェース側で各方向に転送されるビット数は、１フレー
ム１チャネル・スロットを単位として、可能なビット最
大数が常に、チャネル・バッファの各組に対して各方向
に転送されるように、バッファの占有状態と空き状態に
応じて変更される。
フェースにおけるスロットとフレームの反復レートは、
ネットワーク・インタフェース側の対応するタイム・ス
ロットとフレームの“最悪”反復レートよりもわずかに
速い速度に固定される。また、ここで示すバッファ管理
／データ転送制御回路では、チャネル当たりのビット・
バッファ容量が、どのフレームでもチャネル当たりのバ
ッファ・ビットの最大数を累積できるように、ネットワ
ーク・インタフェース側のフレーム当たりの最悪ビット
転送レート（最大速度）に合わせられ、ＢＴＤＭインタ
フェース側で各方向に転送されるビット数は、１フレー
ム１チャネル・スロットを単位として、可能なビット最
大数が常に、チャネル・バッファの各組に対して各方向
に転送されるように、バッファの占有状態と空き状態に
応じて変更される。
【００７８】その結果、ＢＴＤＭインタフェース側の転
送プロセスは、ネットワーク・インタフェースにおける
ローカル・チャネル・クロックとリモート・チャネル・
クロックとのドリフトのレートにかかわらず、どのネッ
トワーク・チャネルについてもオーバランしたりアンダ
ランしたりすることはない（オーバランは、ネットワー
ク・インタフェース側の入力データに、アンダランは出
力データに関係）。いいかえると、ＢＴＤＭにおけるス
ロットとフレームの反復レートは、ネットワーク・イン
タフェースにおけるスロットとフレームの反復レートに
対して、１フレーム周期の間にＢＴＤＭインタフェース
側のチャネルで受信されたすべてのビットが、与えられ
たバッファ空間に必ず適合し、その周期にＢＴＤＭイン
タフェースへ転送されるように同期がとられ、どの期間
でも、ネットワーク・インタフェース側で送り出された
ビットはすべて、同じ期間に、対応するバッファが一杯
のままであるように取り除かれる。
送プロセスは、ネットワーク・インタフェースにおける
ローカル・チャネル・クロックとリモート・チャネル・
クロックとのドリフトのレートにかかわらず、どのネッ
トワーク・チャネルについてもオーバランしたりアンダ
ランしたりすることはない（オーバランは、ネットワー
ク・インタフェース側の入力データに、アンダランは出
力データに関係）。いいかえると、ＢＴＤＭにおけるス
ロットとフレームの反復レートは、ネットワーク・イン
タフェースにおけるスロットとフレームの反復レートに
対して、１フレーム周期の間にＢＴＤＭインタフェース
側のチャネルで受信されたすべてのビットが、与えられ
たバッファ空間に必ず適合し、その周期にＢＴＤＭイン
タフェースへ転送されるように同期がとられ、どの期間
でも、ネットワーク・インタフェース側で送り出された
ビットはすべて、同じ期間に、対応するバッファが一杯
のままであるように取り除かれる。
【００７９】このようにＢＴＤＭ側で同期をずらす効果
を、どのチャネルでのドリフトも、ドリフトしたクロッ
クと再び同期をとるために、データ転送タイム・スロッ
トを落とすことによってエラーとして訂正する他のシス
テムと区別するために、“ポジティブ・スリップ”とい
う。データ転送要素４１は、いま説明した速度でＢＴＤ
Ｍ側のデータ転送を制御するように機能する。要素４１
は、デバイス３のインタフェース要素ＲＬ１、ＴＬ１に
対して、後者の要素が、データ・ビットをあらわす信号
を送受信する（すべてのアクティブ・スロットの）瞬間
を定めるデータ転送制御信号を供給する。受信されるデ
ータ・ビットも要素４１によって供給される。
を、どのチャネルでのドリフトも、ドリフトしたクロッ
クと再び同期をとるために、データ転送タイム・スロッ
トを落とすことによってエラーとして訂正する他のシス
テムと区別するために、“ポジティブ・スリップ”とい
う。データ転送要素４１は、いま説明した速度でＢＴＤ
Ｍ側のデータ転送を制御するように機能する。要素４１
は、デバイス３のインタフェース要素ＲＬ１、ＴＬ１に
対して、後者の要素が、データ・ビットをあらわす信号
を送受信する（すべてのアクティブ・スロットの）瞬間
を定めるデータ転送制御信号を供給する。受信されるデ
ータ・ビットも要素４１によって供給される。
【００８０】要素４１は、ＲＬ１に対して、制御信号Ｂ
ＴＤＭ＿ＲＤＡＴＡ＿ＶＡＬＩＤを、データ・ビット信
号ＢＴＤＭ＿ＲＤＡＴＡとともに与え、ＲＬ１は、各デ
ータ・ビットを、ＲＤＡＴＡ＿ＶＡＬＩＤの各指示を確
約してから５０ｎｓ（ナノ秒）以内にラッチする必要が
ある。要素４１は、ＴＬ１に対しては、ビットリクエス
ト信号ＢＴＤＭ＿ＴＤＡＴＡ＿ＲＥＱを与え、ＴＬ１
は、要素４１が各リクエスト信号がアクティブになって
から５０ｎｓ以内にラッチできるように、データ・ビッ
トＢＴＤＭ＿ＴＤＡＴＡを与えなければならない。
ＴＤＭ＿ＲＤＡＴＡ＿ＶＡＬＩＤを、データ・ビット信
号ＢＴＤＭ＿ＲＤＡＴＡとともに与え、ＲＬ１は、各デ
ータ・ビットを、ＲＤＡＴＡ＿ＶＡＬＩＤの各指示を確
約してから５０ｎｓ（ナノ秒）以内にラッチする必要が
ある。要素４１は、ＴＬ１に対しては、ビットリクエス
ト信号ＢＴＤＭ＿ＴＤＡＴＡ＿ＲＥＱを与え、ＴＬ１
は、要素４１が各リクエスト信号がアクティブになって
から５０ｎｓ以内にラッチできるように、データ・ビッ
トＢＴＤＭ＿ＴＤＡＴＡを与えなければならない。
【００８１】要素４１によって転送されるビット数は、
ＢＴＤＭスロットがアクティブなとき、いずれの方向で
も、０ないしｍ（ｍは、ここで示す実施例では最大８）
の範囲で可変であり、反対方向に転送されるビット数
は、どのスロットでも無関係である。一般に、要素４１
によってスロットにおいて送受信されるビット数は、ネ
ットワークとデバイスの動作特性によって決まる範囲内
で可変である。
ＢＴＤＭスロットがアクティブなとき、いずれの方向で
も、０ないしｍ（ｍは、ここで示す実施例では最大８）
の範囲で可変であり、反対方向に転送されるビット数
は、どのスロットでも無関係である。一般に、要素４１
によってスロットにおいて送受信されるビット数は、ネ
ットワークとデバイスの動作特性によって決まる範囲内
で可変である。
【００８２】要素４１によって、あるスロットで指示さ
れたビット転送は、そのスロットの短い時間枠でのみ実
行される。要素４１は、タイミング制御要素４２から受
信された信号によって、かかる時間枠の境界を定める。
れたビット転送は、そのスロットの短い時間枠でのみ実
行される。要素４１は、タイミング制御要素４２から受
信された信号によって、かかる時間枠の境界を定める。
【００８３】バッファ管理要素４０は、デバイス３によ
って維持される各チャネルに対して、要素４１とネット
ワーク・インタフェースとの間で転送中のデータをバッ
ファに落とす。要素４０で重要な特徴は、そのチャネル
・バッファがどの程度占有されているかを判定でき、判
定結果に従って、そのＢＴＤＭスロット動作の同期をと
る機能にある。
って維持される各チャネルに対して、要素４１とネット
ワーク・インタフェースとの間で転送中のデータをバッ
ファに落とす。要素４０で重要な特徴は、そのチャネル
・バッファがどの程度占有されているかを判定でき、判
定結果に従って、そのＢＴＤＭスロット動作の同期をと
る機能にある。
【００８４】ＢＴＤＭは常に、どのチャネルについても
ネットワークよりも高速に動作し、基本的には、ネット
ワークに対してデータのオーバサンプリングを行うの
で、要素４０は、Ｌ１回路、デバイス３、及び外部シス
テム５が正常に動作していれば、ネットワークのどのチ
ャネルについてもその受信バッファをオーバランさせる
ことができず、かかるチャネルに対してその送信バッフ
ァをアンダフィルにすることもできない。このオーバサ
ンプリングが、ここでいう“ポジティブ・スリップ”を
もたらすものである。“ポジティブ・スリップ”では、
あるチャネルに対する、ＢＴＤＭ側のデータ転送速度
が、ネットワーク・インタフェース側の対応チャネル・
スロットに対してスリップし得る（各々において送受信
されるビット数が異なるなど）が、これは常に、データ
の整合性が保たれるように行われる。
ネットワークよりも高速に動作し、基本的には、ネット
ワークに対してデータのオーバサンプリングを行うの
で、要素４０は、Ｌ１回路、デバイス３、及び外部シス
テム５が正常に動作していれば、ネットワークのどのチ
ャネルについてもその受信バッファをオーバランさせる
ことができず、かかるチャネルに対してその送信バッフ
ァをアンダフィルにすることもできない。このオーバサ
ンプリングが、ここでいう“ポジティブ・スリップ”を
もたらすものである。“ポジティブ・スリップ”では、
あるチャネルに対する、ＢＴＤＭ側のデータ転送速度
が、ネットワーク・インタフェース側の対応チャネル・
スロットに対してスリップし得る（各々において送受信
されるビット数が異なるなど）が、これは常に、データ
の整合性が保たれるように行われる。
【００８５】要素４０は、ＢＴＤＭ側でビットを何個転
送すべきかを判定してそのバッファを維持し、“リー
ド”をとる。そしてその個数を、各スロットでデバイス
３に要求する。この個数は、デバイス３によってサポー
トされる最大数よりも常に少ないか等しい。現在のプラ
イマリ・レートＩＳＤＮ環境では８）。
送すべきかを判定してそのバッファを維持し、“リー
ド”をとる。そしてその個数を、各スロットでデバイス
３に要求する。この個数は、デバイス３によってサポー
トされる最大数よりも常に少ないか等しい。現在のプラ
イマリ・レートＩＳＤＮ環境では８）。
【００８６】ここでまた注記しておくが、ＢＴＤＭ側の
スロットの各フレームは一定速度で反復し、一定個数の
スロットを含むが、データ転送要素４１による可変個数
のビットの転送と、タイミング制御要素４２による、パ
ルスを示すＢＯＳ／ＬＳＯＦスロットの供給が、ＢＴＤ
Ｍ側のタイミングの動的適合化の基礎をなす。したがっ
て、要素４２が、ＬＳＯＦパルスのタイミングを進める
ことによって、どのフレームも短縮するように要素４２
を適合化させることは容易である。それにより、当該フ
レームに現れるスロットが少なくなる（よって、たとえ
ば低周波シグナリング機能に合わせて、特定のフレーム
内のエンド・スロットを低い反復レートで与えることが
できる）。また、次のＢＯＳ／ＬＳＯＦパルスのタイミ
ングを進めることによって、任意のスロットを短縮し、
次のＢＯＳ／ＬＳＯＦパルスを遅らせることによって、
他のスロットを延長するように要素４２を適合化させる
ことも容易である（よって、たとえばデバイス３が、ア
クティブ・スロットのトラフィックに適合しトラフィッ
クを処理する時間が最大になるように、アイドル状態の
スロットとアクティブなスロットを各々、短縮、延長す
ることができる）。
スロットの各フレームは一定速度で反復し、一定個数の
スロットを含むが、データ転送要素４１による可変個数
のビットの転送と、タイミング制御要素４２による、パ
ルスを示すＢＯＳ／ＬＳＯＦスロットの供給が、ＢＴＤ
Ｍ側のタイミングの動的適合化の基礎をなす。したがっ
て、要素４２が、ＬＳＯＦパルスのタイミングを進める
ことによって、どのフレームも短縮するように要素４２
を適合化させることは容易である。それにより、当該フ
レームに現れるスロットが少なくなる（よって、たとえ
ば低周波シグナリング機能に合わせて、特定のフレーム
内のエンド・スロットを低い反復レートで与えることが
できる）。また、次のＢＯＳ／ＬＳＯＦパルスのタイミ
ングを進めることによって、任意のスロットを短縮し、
次のＢＯＳ／ＬＳＯＦパルスを遅らせることによって、
他のスロットを延長するように要素４２を適合化させる
ことも容易である（よって、たとえばデバイス３が、ア
クティブ・スロットのトラフィックに適合しトラフィッ
クを処理する時間が最大になるように、アイドル状態の
スロットとアクティブなスロットを各々、短縮、延長す
ることができる）。
【００８７】４．ＩＤＬＣデバイスのアーキテクチャ 図３（ＩＤＬＣデバイス３ロジック構成のブロック図）
は、ＩＯＰバス４とＢＴＤＭ１との間のこのデバイスの
位置づけをあらわす。ＢＴＤＭインタフェース側を除い
たデバイスの動作は、このインタフェースの理解には必
要ないが、環境全体をみるために、デバイスのアーキテ
クチャと一般的な動作特性についてはここで説明する。
デバイスの詳細については、名称に“自立型要素”とあ
る関連特許に述べられており、同特許の説明は、それが
本明細書を補助する形で関連する程度にこの明細書に含
まれている。
は、ＩＯＰバス４とＢＴＤＭ１との間のこのデバイスの
位置づけをあらわす。ＢＴＤＭインタフェース側を除い
たデバイスの動作は、このインタフェースの理解には必
要ないが、環境全体をみるために、デバイスのアーキテ
クチャと一般的な動作特性についてはここで説明する。
デバイスの詳細については、名称に“自立型要素”とあ
る関連特許に述べられており、同特許の説明は、それが
本明細書を補助する形で関連する程度にこの明細書に含
まれている。
【００８８】ＩＤＬＣは、同期セクション５０と非同期
セクション５１から成る。このように分かれているの
は、これにより、デバイスのある部分（同期セクショ
ン）が、ＢＴＤＭと同期して動作し、デバイスの残りの
部分が、バス４を介してデバイスが接続される外部シス
テムとメモリに対して非同期に（すなわち時間依存性が
少なく）動作するという点で特に有用である。基本的な
ロジック・セクションも図に示した。各セクションは、
名称に“自立型要素”とある関連特許に述べられている
ように、“自立的に”動作する要素を含む。
セクション５１から成る。このように分かれているの
は、これにより、デバイスのある部分（同期セクショ
ン）が、ＢＴＤＭと同期して動作し、デバイスの残りの
部分が、バス４を介してデバイスが接続される外部シス
テムとメモリに対して非同期に（すなわち時間依存性が
少なく）動作するという点で特に有用である。基本的な
ロジック・セクションも図に示した。各セクションは、
名称に“自立型要素”とある関連特許に述べられている
ように、“自立的に”動作する要素を含む。
【００８９】セクション５０は、アクティブなデータ通
信チャネルに割り当てられたＢＴＤＭタイム・スロット
と同期して動作し、これらのチャネルに対してＢＴＤＭ
側で転送されたデータに対する動作を実行する。セクシ
ョン５１における任意のチャネルに対する動作は、各タ
イム・スロットに対して非同期に実行される。ＲＡＭ
（ランダム・アクセス・メモリ）ユニット５２（以下、
ＦＩＦＯ ＲＡＭまたはＦＩＦＯＲという）及び５３
（以下、タイム・スワップＲＡＭまたはＴＳＲという）
は、両方のセクションの各部にアクセスでき、ＲＡＭユ
ニット５４（以下、ＤＭＡ制御ＲＡＭまたはＤＭＡＲと
いう）は、非同期セクションにのみアクセスできる。Ｒ
ＡＭ５２ないし５４は各々、ＢＴＤＭ側の基本タイム・
スロットの各々に対してストレージ空間を１ブロック提
供し、ストレージ空間は、一部は、以下で述べるタイム
・スロット指示番号ＴＳＩによってアドレスされる。
信チャネルに割り当てられたＢＴＤＭタイム・スロット
と同期して動作し、これらのチャネルに対してＢＴＤＭ
側で転送されたデータに対する動作を実行する。セクシ
ョン５１における任意のチャネルに対する動作は、各タ
イム・スロットに対して非同期に実行される。ＲＡＭ
（ランダム・アクセス・メモリ）ユニット５２（以下、
ＦＩＦＯ ＲＡＭまたはＦＩＦＯＲという）及び５３
（以下、タイム・スワップＲＡＭまたはＴＳＲという）
は、両方のセクションの各部にアクセスでき、ＲＡＭユ
ニット５４（以下、ＤＭＡ制御ＲＡＭまたはＤＭＡＲと
いう）は、非同期セクションにのみアクセスできる。Ｒ
ＡＭ５２ないし５４は各々、ＢＴＤＭ側の基本タイム・
スロットの各々に対してストレージ空間を１ブロック提
供し、ストレージ空間は、一部は、以下で述べるタイム
・スロット指示番号ＴＳＩによってアドレスされる。
【００９０】同期セクションは、ロジック部６０ないし
６４を、非同期セクションは、パーティション６５ない
し６７を含む。パーティション６０ないし６２は、ＢＴ
ＤＭとＦＩＦＯＲの間でマルチタスクの送受信処理パイ
プラインを成す。これらのパイプラインは、各データ移
動方向に、３つの独立した処理ステージを提供し、任意
のチャネルに対する動作を、そのチャネルに割り当てら
れたＢＴＤＭスロットと同期して実行する。
６４を、非同期セクションは、パーティション６５ない
し６７を含む。パーティション６０ないし６２は、ＢＴ
ＤＭとＦＩＦＯＲの間でマルチタスクの送受信処理パイ
プラインを成す。これらのパイプラインは、各データ移
動方向に、３つの独立した処理ステージを提供し、任意
のチャネルに対する動作を、そのチャネルに割り当てら
れたＢＴＤＭスロットと同期して実行する。
【００９１】図４に示すとおり、パーティション６０な
いし６２は、実際には、独立した６つのロジック・パー
ティションからなり、３つは受信パイプライン（パーテ
ィション６０Ｌ、６０Ｖ、６２Ｒ）、他の３つは送信パ
イプライン（パーティション６２Ｔ、６１Ｖ、６１Ｌ）
を成す。これらが上に述べた各方向での３つの処理ステ
ージとなる。
いし６２は、実際には、独立した６つのロジック・パー
ティションからなり、３つは受信パイプライン（パーテ
ィション６０Ｌ、６０Ｖ、６２Ｒ）、他の３つは送信パ
イプライン（パーティション６２Ｔ、６１Ｖ、６１Ｌ）
を成す。これらが上に述べた各方向での３つの処理ステ
ージとなる。
【００９２】パーティション６０Ｌ（“受信レイヤ１”
またはＲＬ１）は、ＢＴＤＭからのＲＤＡＴＡ＿ＶＡＬ
ＩＤプロンプトに応答して、データをＢＴＤＭからビッ
ト直列に受信し、データを処理し（プロトコル特有のビ
ットやキャラクタの除去を含む）、残りのバイトを、並
列ビットを単位としてパーティション６０Ｖ（“受信検
証”レイヤまたはＲＶレイヤ）へ転送する。ＲＶは、デ
ータに対してプロトコル特有のチェックを行い（ＣＲＣ
チェックなど）、データを、並列ビットを１バイトとし
てパーティション６２Ｒ（“受信ＦＩＦＯＲマネジャ”
またはＲＦＭ部）へ引き渡す。６２Ｒは、データをＦＩ
ＦＯＲアレイ５２に格納することを指示する。
またはＲＬ１）は、ＢＴＤＭからのＲＤＡＴＡ＿ＶＡＬ
ＩＤプロンプトに応答して、データをＢＴＤＭからビッ
ト直列に受信し、データを処理し（プロトコル特有のビ
ットやキャラクタの除去を含む）、残りのバイトを、並
列ビットを単位としてパーティション６０Ｖ（“受信検
証”レイヤまたはＲＶレイヤ）へ転送する。ＲＶは、デ
ータに対してプロトコル特有のチェックを行い（ＣＲＣ
チェックなど）、データを、並列ビットを１バイトとし
てパーティション６２Ｒ（“受信ＦＩＦＯＲマネジャ”
またはＲＦＭ部）へ引き渡す。６２Ｒは、データをＦＩ
ＦＯＲアレイ５２に格納することを指示する。
【００９３】反対方向では、パーティション６２Ｔ
（“送信ＦＩＦＯＲマネジャ”）が、アレイ５２からの
データ・バイトをパーティション６１Ｖ（“送信検証”
またはＴＶパーティション）へフェッチする。ＴＶは、
チェック・キャラクタを計算・付加し、データとチェッ
ク・キャラクタをパーティション６１Ｔ（“送信レイヤ
１”またはＴＬ１パーティション）へ引き渡す。ＴＬ１
は別の処理（プロトコル特有のビットやキャラクタの挿
入など）を行い、結果のデータを、リクエスト信号ＴＤ
ＡＴＡ＿ＲＥＱに応答してＢＴＤＭへ送り出す。
（“送信ＦＩＦＯＲマネジャ”）が、アレイ５２からの
データ・バイトをパーティション６１Ｖ（“送信検証”
またはＴＶパーティション）へフェッチする。ＴＶは、
チェック・キャラクタを計算・付加し、データとチェッ
ク・キャラクタをパーティション６１Ｔ（“送信レイヤ
１”またはＴＬ１パーティション）へ引き渡す。ＴＬ１
は別の処理（プロトコル特有のビットやキャラクタの挿
入など）を行い、結果のデータを、リクエスト信号ＴＤ
ＡＴＡ＿ＲＥＱに応答してＢＴＤＭへ送り出す。
【００９４】上記の動作は、各アクティブ・チャネルに
対して、割り当てられたＢＴＤＭスロットの各々の出現
に同期して実行される。
対して、割り当てられたＢＴＤＭスロットの各々の出現
に同期して実行される。
【００９５】受信パイプラインでは、アクティブ・チャ
ネルに対してＲＬ１によってＬ１回路から受信されたデ
ータが、各チャネル・スロットが反復する間にＲＬ１と
ＲＶにより２段階で処理され、ビット並列、バイト直列
形式でＲＦＭへ引き渡される。ＲＦＭは、各スロットが
反復する間に動作して、受信されたバイトを、ＦＩＦＯ
Ｒ内の各々４バイト幅の受信データ・ストレージ・キュ
ーに、各チャネル専用の空間において転送する。各スロ
ットが反復する間、各チャネルに対するＲＬ１、ＲＶ、
ＲＦＭの処理状態はＴＳＲにセーブされる。
ネルに対してＲＬ１によってＬ１回路から受信されたデ
ータが、各チャネル・スロットが反復する間にＲＬ１と
ＲＶにより２段階で処理され、ビット並列、バイト直列
形式でＲＦＭへ引き渡される。ＲＦＭは、各スロットが
反復する間に動作して、受信されたバイトを、ＦＩＦＯ
Ｒ内の各々４バイト幅の受信データ・ストレージ・キュ
ーに、各チャネル専用の空間において転送する。各スロ
ットが反復する間、各チャネルに対するＲＬ１、ＲＶ、
ＲＦＭの処理状態はＴＳＲにセーブされる。
【００９６】ＲＦＭは、各データ・ストレージ・キュー
内の対応バイト位置を検出するために、各チャネル専用
の空間の別の部分からバイト・アドレス・ポインタを抽
出し、その情報によって、データ・バイトをキューに書
き込み、次のバイト位置を指すようにポインタを変更し
てから、更新されたポインタを再びＦＩＦＯＲに書き込
む。
内の対応バイト位置を検出するために、各チャネル専用
の空間の別の部分からバイト・アドレス・ポインタを抽
出し、その情報によって、データ・バイトをキューに書
き込み、次のバイト位置を指すようにポインタを変更し
てから、更新されたポインタを再びＦＩＦＯＲに書き込
む。
【００９７】送信パイプラインでは、アクティブなネッ
トワーク・チャネルに転送されるソース・データが、Ｆ
ＩＦＯＲ内の４バイト幅の送信データ・ストレージ・キ
ューから１回で１バイトづつ、ＴＦＭによってフェッチ
され、ＴＶに引き渡される。ＴＶは、（プロトコル・チ
ャネルにおいて）必要に応じてチェック・キャラクタを
計算し、バイトをＴＬ１に引き渡し、計算されたチェッ
ク・キャラクタを必要に応じて（プロトコル特有のフレ
ームの最後のデータ・バイトの後に）付加する。ＴＬ１
は、データを処理して、プロトコル特有のビットやキャ
ラクタを必要に応じて挿入し、結果のデータを、ＢＴＤ
ＭからのリクエストＲＤＡＴＡ＿ＲＥＱに応答した回路
に応答してＢＴＤＭへビット直列に転送する。任意の１
チャネルに対するこれらの動作はすべて、割り当てられ
た各ＢＴＤＭスロットが反復する間に実行される。反復
の間、ＴＦＭ、ＴＶ、及びＴＬ１の処理状態はＴＳＲに
セーブされる。
トワーク・チャネルに転送されるソース・データが、Ｆ
ＩＦＯＲ内の４バイト幅の送信データ・ストレージ・キ
ューから１回で１バイトづつ、ＴＦＭによってフェッチ
され、ＴＶに引き渡される。ＴＶは、（プロトコル・チ
ャネルにおいて）必要に応じてチェック・キャラクタを
計算し、バイトをＴＬ１に引き渡し、計算されたチェッ
ク・キャラクタを必要に応じて（プロトコル特有のフレ
ームの最後のデータ・バイトの後に）付加する。ＴＬ１
は、データを処理して、プロトコル特有のビットやキャ
ラクタを必要に応じて挿入し、結果のデータを、ＢＴＤ
ＭからのリクエストＲＤＡＴＡ＿ＲＥＱに応答した回路
に応答してＢＴＤＭへビット直列に転送する。任意の１
チャネルに対するこれらの動作はすべて、割り当てられ
た各ＢＴＤＭスロットが反復する間に実行される。反復
の間、ＴＦＭ、ＴＶ、及びＴＬ１の処理状態はＴＳＲに
セーブされる。
【００９８】ＴＦＭは、ＦＩＦＯＲからフェッチされた
送信データ・バイトの対応バイト位置を検出するため
に、各チャネル専用の空間の別の部分からバイト・アド
レス・ポインタを抽出し、その情報によって、データ・
バイトをキューにフェッチし、次のバイト位置を指すよ
うにポインタを変更してから、更新されたポインタを再
びＦＩＦＯＲに書き込む。
送信データ・バイトの対応バイト位置を検出するため
に、各チャネル専用の空間の別の部分からバイト・アド
レス・ポインタを抽出し、その情報によって、データ・
バイトをキューにフェッチし、次のバイト位置を指すよ
うにポインタを変更してから、更新されたポインタを再
びＦＩＦＯＲに書き込む。
【００９９】すべてのアクティブ・チャネルに対する送
信パイプラインと受信パイプラインの動作は、リソース
管理（ＲＳＭ）パーティション６３によって指示される
状態スワッピングによって制御される。かかる動作で
は、アクティブ・チャネル関連の各タイム・スロットの
間及びその前に、ＲＳＭがＴＳＲ５３と連係する結果、
処理状態情報が、そのスロット専用のＴＳＲ空間から、
各パイプライン内の各パーティションのレジスタに転送
され、その後、状態情報が、パーティションのレジスタ
からＴＳＲ内の各空間に返される。
信パイプラインと受信パイプラインの動作は、リソース
管理（ＲＳＭ）パーティション６３によって指示される
状態スワッピングによって制御される。かかる動作で
は、アクティブ・チャネル関連の各タイム・スロットの
間及びその前に、ＲＳＭがＴＳＲ５３と連係する結果、
処理状態情報が、そのスロット専用のＴＳＲ空間から、
各パイプライン内の各パーティションのレジスタに転送
され、その後、状態情報が、パーティションのレジスタ
からＴＳＲ内の各空間に返される。
【０１００】ＴＳＲからパイプラインのパーティション
にフェッチされた状態情報は、各スロットが最後に反復
して処理が終了したときのこれらのパーティションの処
理状態をあらわす。パーティションからＴＳＲに書き込
まれた状態情報は、各スロットの最後の反復に対して処
理が終了したときのこれらのパーティションの処理状態
をあらわす。
にフェッチされた状態情報は、各スロットが最後に反復
して処理が終了したときのこれらのパーティションの処
理状態をあらわす。パーティションからＴＳＲに書き込
まれた状態情報は、各スロットの最後の反復に対して処
理が終了したときのこれらのパーティションの処理状態
をあらわす。
【０１０１】このような状態情報には、各スロットの最
後の反復の間にパーティションが処理を完了していない
可能性のある通信データ（ＴＬ１によってＢＴＤＭ側で
転送された送信データを除く）と、関連リクエストから
５０ｎｓ以内に終了するように厳密に同期がとられた他
の転送内容が含まれる。したがって、スロットの間にＲ
Ｌ１によって受信された受信データ・ビット数が、１バ
イトよりも少ない場合は、これらのビットは、各チャネ
ルに対するＲＬ１の状態の一部として、ＴＳＲにセーブ
される。同様に、ＴＬ１が、スロットの間にＴＶから送
信データ・バイトを受信し、そのスロットの間にその一
部しかＢＴＤＭ側で転送していない場合、残りのビット
は、ＴＬ１の処理状態の一部として格納される。
後の反復の間にパーティションが処理を完了していない
可能性のある通信データ（ＴＬ１によってＢＴＤＭ側で
転送された送信データを除く）と、関連リクエストから
５０ｎｓ以内に終了するように厳密に同期がとられた他
の転送内容が含まれる。したがって、スロットの間にＲ
Ｌ１によって受信された受信データ・ビット数が、１バ
イトよりも少ない場合は、これらのビットは、各チャネ
ルに対するＲＬ１の状態の一部として、ＴＳＲにセーブ
される。同様に、ＴＬ１が、スロットの間にＴＶから送
信データ・バイトを受信し、そのスロットの間にその一
部しかＢＴＤＭ側で転送していない場合、残りのビット
は、ＴＬ１の処理状態の一部として格納される。
【０１０２】ＲＬ１は、アクティブ・チャネルに割り当
てられたスロットにおいて、Ｌ１回路からのＲＤＡＴＡ
＿ＶＡＬＩＤプロンプトに応答して、ＢＴＤＭからのデ
ータ（やデジタル音声）信号をビット直列に受信するよ
うに機能する。ＲＬ１は、このようなデータを蓄積し、
バイトとしてＲＶに転送する。ＲＬ１はまた、各チャネ
ルのプロトコル要件に従って、これらのデータを処理す
るようにもはたらく。プロトコル要件では、ＲＬ１が、
受信されたデータ内のプロトコル特有のビットやキャラ
クタを検出し棄却しなければならないことがある。ＲＶ
は、受信されたバイトをＲＦＭに引き渡し、ＣＲＣチェ
ックなど、プロトコル特有の処理を選択的に実行するよ
うに機能する。音声チャネル内のデータは、“クリア”
で引き渡され、選択的な処理や棄却は行われない。
てられたスロットにおいて、Ｌ１回路からのＲＤＡＴＡ
＿ＶＡＬＩＤプロンプトに応答して、ＢＴＤＭからのデ
ータ（やデジタル音声）信号をビット直列に受信するよ
うに機能する。ＲＬ１は、このようなデータを蓄積し、
バイトとしてＲＶに転送する。ＲＬ１はまた、各チャネ
ルのプロトコル要件に従って、これらのデータを処理す
るようにもはたらく。プロトコル要件では、ＲＬ１が、
受信されたデータ内のプロトコル特有のビットやキャラ
クタを検出し棄却しなければならないことがある。ＲＶ
は、受信されたバイトをＲＦＭに引き渡し、ＣＲＣチェ
ックなど、プロトコル特有の処理を選択的に実行するよ
うに機能する。音声チャネル内のデータは、“クリア”
で引き渡され、選択的な処理や棄却は行われない。
【０１０３】これらのパイプラインで行われる処理はか
なりの回数にのぼる。ＲＬ１は、プロトコル（ＳＤＬ
Ｃ、ＨＤＬＣ、ＬＡＰＢ、ＬＡＰＤなど）に従って動作
するデータ・チャネルに対して、プロトコル特有の情報
（ＨＤＬＣトランスペアレンシ・ビット、フレーム区切
りキャラクタなど）を検出して取り除き、プロトコル特
有のフレーム・イベントを示す情報をＲＶに引き渡し、
デスティネーション・アドレスを認識し、ローカル・ノ
ードに向けられていないメッセージを棄却し、そのステ
ージでチャネル化されたエラー・イベント（オーバラン
など）を検出するようにはたらく。ＲＶは、受信された
データに対してエラー検出チェック（ＣＲＣチェックな
ど）を実行し、チャネル化された受信イベント（チェッ
クされたメッセージ・データ内のエラー）を検出し、か
かるイベントに関する情報をＲＦＭに供給するように機
能する。ＲＦＭも、チャネル化されたエラー・イベント
（ＦＩＦＯＲからの読み出しにおけるパリティ・エラー
など）の検出を担当し、関連状態情報をＴＳＲに格納す
る。
なりの回数にのぼる。ＲＬ１は、プロトコル（ＳＤＬ
Ｃ、ＨＤＬＣ、ＬＡＰＢ、ＬＡＰＤなど）に従って動作
するデータ・チャネルに対して、プロトコル特有の情報
（ＨＤＬＣトランスペアレンシ・ビット、フレーム区切
りキャラクタなど）を検出して取り除き、プロトコル特
有のフレーム・イベントを示す情報をＲＶに引き渡し、
デスティネーション・アドレスを認識し、ローカル・ノ
ードに向けられていないメッセージを棄却し、そのステ
ージでチャネル化されたエラー・イベント（オーバラン
など）を検出するようにはたらく。ＲＶは、受信された
データに対してエラー検出チェック（ＣＲＣチェックな
ど）を実行し、チャネル化された受信イベント（チェッ
クされたメッセージ・データ内のエラー）を検出し、か
かるイベントに関する情報をＲＦＭに供給するように機
能する。ＲＦＭも、チャネル化されたエラー・イベント
（ＦＩＦＯＲからの読み出しにおけるパリティ・エラー
など）の検出を担当し、関連状態情報をＴＳＲに格納す
る。
【０１０４】ＴＶは、ＴＦＭとＴＬ１の間でソース送信
データを引き渡すほか、プロトコル特有のチェック・キ
ャラクタを計算し、それを、各チャネル・データ・スト
リーム内の適当な位置に挿入するように機能する。ＴＬ
１は、プロトコル特有のビット（ＨＤＬＣトランスペア
レンシ・ビットなど）の挿入が必要なデータ位置を検出
してそれを挿入し、特殊キャラクタ（ＨＤＬＣフレーム
区切りキャラクタなど）の挿入が必要なデータ位置を検
出してそれを挿入し、結果のデータをビット直列にＢＴ
ＤＭへ引き渡す。ＴＦＭはまた、チャネル化されたイベ
ント（ＦＩＦＯＲからフェッチされたデータのパリティ
・エラーなど）を検出し、かかるイベントに関する状態
情報をＴＳＲに格納するようにはたらく。
データを引き渡すほか、プロトコル特有のチェック・キ
ャラクタを計算し、それを、各チャネル・データ・スト
リーム内の適当な位置に挿入するように機能する。ＴＬ
１は、プロトコル特有のビット（ＨＤＬＣトランスペア
レンシ・ビットなど）の挿入が必要なデータ位置を検出
してそれを挿入し、特殊キャラクタ（ＨＤＬＣフレーム
区切りキャラクタなど）の挿入が必要なデータ位置を検
出してそれを挿入し、結果のデータをビット直列にＢＴ
ＤＭへ引き渡す。ＴＦＭはまた、チャネル化されたイベ
ント（ＦＩＦＯＲからフェッチされたデータのパリティ
・エラーなど）を検出し、かかるイベントに関する状態
情報をＴＳＲに格納するようにはたらく。
【０１０５】ＲＦＭとＴＦＭの役割は、チャネル化され
たデータ・バイトを、ＦＩＦＯＲ内のスロット専用の４
バイト幅のデータ・ストレージ・キューとパイプライン
・パーティションＲＶ、ＲＶとの間で直列に転送するこ
とである。これらの動作は、各ＢＴＤＭスロットに同期
して実行される。ＲＦＭとＴＦＭはまた、チャネル化エ
ラー・イベントの発生をＩＮＴパーティション６４に指
示する役目も果たす。
たデータ・バイトを、ＦＩＦＯＲ内のスロット専用の４
バイト幅のデータ・ストレージ・キューとパイプライン
・パーティションＲＶ、ＲＶとの間で直列に転送するこ
とである。これらの動作は、各ＢＴＤＭスロットに同期
して実行される。ＲＦＭとＴＦＭはまた、チャネル化エ
ラー・イベントの発生をＩＮＴパーティション６４に指
示する役目も果たす。
【０１０６】さらにまた、ＲＦＭとＴＦＭは、各データ
・ストレージ・キューのＦＩＦＯＲにおける占有状態を
監視し、各キューと外部メモリとの間でバス４を介して
データを転送するために、非同期部のアクションを起動
するようにはたらく。このような次段の転送アクション
は、受信データ・ストレージ・キューが一杯になったと
きはＲＦＭによって要求され、送信データ・ストレージ
・キューが空になったときはＴＦＭによって要求され
る。転送アクション自体は、ＤＭＡ制御パーティション
６５（以下、ＤＭＡＣパーティションともいう）とマス
タＩ／Ｏパーティション６６（以下、ＭＩＯパーティシ
ョンともいう）によって非同期に実行される。ＭＩＯ
は、バス４の制御を調停し、制御を得ると、ＤＭＡＣに
よって供給された信号に応答して、外部メモリを直接メ
モリ・アクセス（ＤＭＡ）モードでアクセスし、ＦＩＦ
ＯＲ内の各データ・ストレージ・キューからＤＭＡＣに
よってフェッチされたデータを外部メモリに書き込むよ
うに動作する。
・ストレージ・キューのＦＩＦＯＲにおける占有状態を
監視し、各キューと外部メモリとの間でバス４を介して
データを転送するために、非同期部のアクションを起動
するようにはたらく。このような次段の転送アクション
は、受信データ・ストレージ・キューが一杯になったと
きはＲＦＭによって要求され、送信データ・ストレージ
・キューが空になったときはＴＦＭによって要求され
る。転送アクション自体は、ＤＭＡ制御パーティション
６５（以下、ＤＭＡＣパーティションともいう）とマス
タＩ／Ｏパーティション６６（以下、ＭＩＯパーティシ
ョンともいう）によって非同期に実行される。ＭＩＯ
は、バス４の制御を調停し、制御を得ると、ＤＭＡＣに
よって供給された信号に応答して、外部メモリを直接メ
モリ・アクセス（ＤＭＡ）モードでアクセスし、ＦＩＦ
ＯＲ内の各データ・ストレージ・キューからＤＭＡＣに
よってフェッチされたデータを外部メモリに書き込むよ
うに動作する。
【０１０７】かかる転送を開始するリクエストがパーテ
ィション６２から出されると、これは実際には、ＤＭＡ
リクエスト・キュー（ＤＭＡＲＱ）パーティション（図
３には示していない）に与えられ、ＤＭＡＲＱによっ
て、各チャネル専用のビット・レジスタにラッチされ、
このビット・レジスタを通して、パーティション６５に
与えられる。リクエストはそこで、関連特許に述べられ
ている方法（ここでの説明とは無関係）により、優先順
位が選択されて非同期に処理される。
ィション６２から出されると、これは実際には、ＤＭＡ
リクエスト・キュー（ＤＭＡＲＱ）パーティション（図
３には示していない）に与えられ、ＤＭＡＲＱによっ
て、各チャネル専用のビット・レジスタにラッチされ、
このビット・レジスタを通して、パーティション６５に
与えられる。リクエストはそこで、関連特許に述べられ
ている方法（ここでの説明とは無関係）により、優先順
位が選択されて非同期に処理される。
【０１０８】受信パイプラインＲＬ１、ＲＶ、ＲＦＭに
対するデバイス３の動作では、バス４と外部メモリが、
適当な並列転送速度で動作するように選択されていると
すると、各チャネルのデータ・バッファ容量（パイプラ
イン内で３バイト、ＦＩＦＯＲキューで４バイト）は、
バス４を介した外部メモリに対する最悪動作レートとあ
わせて考慮した場合（最悪バス・コンテンションその他
の干渉を含む）、各チャネルが（パイプライン全体がバ
ックアップされ、ＢＴＤＭ側で次のＲＤＡＴＡ＿ＶＡＬ
ＩＤプロンプトが現れたときに別の受信データ・ビット
を受信できないことによる）オーバフローしないことを
保証する容量である。
対するデバイス３の動作では、バス４と外部メモリが、
適当な並列転送速度で動作するように選択されていると
すると、各チャネルのデータ・バッファ容量（パイプラ
イン内で３バイト、ＦＩＦＯＲキューで４バイト）は、
バス４を介した外部メモリに対する最悪動作レートとあ
わせて考慮した場合（最悪バス・コンテンションその他
の干渉を含む）、各チャネルが（パイプライン全体がバ
ックアップされ、ＢＴＤＭ側で次のＲＤＡＴＡ＿ＶＡＬ
ＩＤプロンプトが現れたときに別の受信データ・ビット
を受信できないことによる）オーバフローしないことを
保証する容量である。
【０１０９】同様に、送信パイプラインに対する動作で
は、バスと外部メモリの設計及びロード特性が正しく選
択されているとすると、最悪条件下のバス・コンテンシ
ョン／干渉を考慮した場合、データのスループットは、
どのチャネルにおいても、各チャネルが（ＴＤＡＴＡリ
クエストが各チャネルに対してＢＴＤＭ側で出されたと
きにＴＬ１にデータが存在しないことによる）アンダフ
ローしないことを保証するレートになる。
は、バスと外部メモリの設計及びロード特性が正しく選
択されているとすると、最悪条件下のバス・コンテンシ
ョン／干渉を考慮した場合、データのスループットは、
どのチャネルにおいても、各チャネルが（ＴＤＡＴＡリ
クエストが各チャネルに対してＢＴＤＭ側で出されたと
きにＴＬ１にデータが存在しないことによる）アンダフ
ローしないことを保証するレートになる。
【０１１０】割り込みパーティション６４（ＩＮＴ）
は、外部／ホスト処理システムへバス４を介してレポー
トすべき状態情報を収集し、収集された状態情報に対し
て与えられる割り込みリクエスト信号を生成するように
機能する。こうしたレポート可能な情報には、ＩＤＬＣ
とＬ１回路で検出されたハードウェア・エラー条件、処
理パイプライン６０ないし６２で検出されたチャネル・
エラー、ＨＤＬＣプロトコルに従って動作するチャネル
に対して、パイプラインで検出されたチャネル・イベン
ト（プロトコル・フレームの終わり、データ・チェイン
の終わりなど−−後述）などがある。
は、外部／ホスト処理システムへバス４を介してレポー
トすべき状態情報を収集し、収集された状態情報に対し
て与えられる割り込みリクエスト信号を生成するように
機能する。こうしたレポート可能な情報には、ＩＤＬＣ
とＬ１回路で検出されたハードウェア・エラー条件、処
理パイプライン６０ないし６２で検出されたチャネル・
エラー、ＨＤＬＣプロトコルに従って動作するチャネル
に対して、パイプラインで検出されたチャネル・イベン
ト（プロトコル・フレームの終わり、データ・チェイン
の終わりなど−−後述）などがある。
【０１１１】ＩＮＴは、個別にレポート可能な条件に対
して、（各ＢＴＤＭスロットに）同期して動作し、対応
するリクエストとベクトルの関数をスレーブＩ／Ｏパー
ティション６７（ＳＩＯ）に与え、ＳＩＯは、これを格
納し、バス４を介して外部システムに非同期に供給す
る。リクエストはイベントに関係し、ベクトルは、イベ
ントの原因を一般レベルで示す−−ハードウェア・エラ
ーとチャネル関連（チャネル化）イベント（チャネル・
パリティ・エラーとチャネル・プロトコルのフレーム関
連イベントを含む）とを区別する。
して、（各ＢＴＤＭスロットに）同期して動作し、対応
するリクエストとベクトルの関数をスレーブＩ／Ｏパー
ティション６７（ＳＩＯ）に与え、ＳＩＯは、これを格
納し、バス４を介して外部システムに非同期に供給す
る。リクエストはイベントに関係し、ベクトルは、イベ
ントの原因を一般レベルで示す−−ハードウェア・エラ
ーとチャネル関連（チャネル化）イベント（チャネル・
パリティ・エラーとチャネル・プロトコルのフレーム関
連イベントを含む）とを区別する。
【０１１２】各イベントの原因をより詳しく示す状態情
報は、外部システムによる非同期検索のために格納され
る。ハードウェア・エラー・イベントの原因を詳しく示
す状態情報は、（関連イベントが発生したＩＤＬＣまた
はＬ１回路内の）所定のハードウェア・レジスタに格納
される。チャネル・エラーとプロトコル・フレーム遷移
イベントを詳しく示した状態情報は、ＴＳＲ（各チャネ
ルに割り当てられたスロットに専用の空間のうちの専用
部）に格納される。
報は、外部システムによる非同期検索のために格納され
る。ハードウェア・エラー・イベントの原因を詳しく示
す状態情報は、（関連イベントが発生したＩＤＬＣまた
はＬ１回路内の）所定のハードウェア・レジスタに格納
される。チャネル・エラーとプロトコル・フレーム遷移
イベントを詳しく示した状態情報は、ＴＳＲ（各チャネ
ルに割り当てられたスロットに専用の空間のうちの専用
部）に格納される。
【０１１３】外部システムは、各リクエストと関連ベク
トルを受信しモニタした後、イベント及びリクエスト／
ベクトルに対するその検査に対して非同期の）ＳＩＯを
通して、対応レジスタまたはＴＳＲ空間をアクセスし、
詳細な状態情報を検索する。ＩＤＬＣについて解説した
関連特許に述べられているとおり、チャネル・イベント
状態を格納するために割り当てられたＴＳＲ内の空間に
は、１チャネル内の各時間に発生した複数のプロトコル
・フレーム遷移イベントに関する情報をキュー配置で
き、かかる情報は、バス４に対して１回の動作で外部か
ら検索できる。
トルを受信しモニタした後、イベント及びリクエスト／
ベクトルに対するその検査に対して非同期の）ＳＩＯを
通して、対応レジスタまたはＴＳＲ空間をアクセスし、
詳細な状態情報を検索する。ＩＤＬＣについて解説した
関連特許に述べられているとおり、チャネル・イベント
状態を格納するために割り当てられたＴＳＲ内の空間に
は、１チャネル内の各時間に発生した複数のプロトコル
・フレーム遷移イベントに関する情報をキュー配置で
き、かかる情報は、バス４に対して１回の動作で外部か
ら検索できる。
【０１１４】ＴＳＲ内のチャネル化されたイベント・キ
ューに関して、パーティション６２は、状態情報をこれ
らのキューに書き込むようにはたらき、外部処理システ
ムはかかる情報の検索を担当するが、ＩＮＴは、当該キ
ューの空き状態を監視し、キューがオーバフローしそう
なときに外部システムに適当な指示を与えるように機能
する。
ューに関して、パーティション６２は、状態情報をこれ
らのキューに書き込むようにはたらき、外部処理システ
ムはかかる情報の検索を担当するが、ＩＮＴは、当該キ
ューの空き状態を監視し、キューがオーバフローしそう
なときに外部システムに適当な指示を与えるように機能
する。
【０１１５】ＳＩＯは、ＩＤＬＣとＬ１のレジスタ及び
ＩＤＬＣのローカルＲＡＭ ＴＳＲへのパスを提供する
ので、外部処理システムは、割り込みイベント状態を効
率的に検索できる。すなわちＩＤＬＣ内で同時に行われ
る通信データ処理と転送動作に対する干渉が少なくな
る。ＳＩＯはさらに、接続パスを提供するので、外部処
理システムは、情報をＩＤＬＣのローカルＲＡＭ５２な
いし５４の各々に、またＩＤＬＣ内の特定のキー構成制
御レジスタに書き込める。したがって、ＩＤＬＣ内のデ
ータ処理に対する干渉が少なくなるとともに、チャネル
の追加や拡張チャネルの割当に対して、ＩＤＬＣを動的
に初期化できる。
ＩＤＬＣのローカルＲＡＭ ＴＳＲへのパスを提供する
ので、外部処理システムは、割り込みイベント状態を効
率的に検索できる。すなわちＩＤＬＣ内で同時に行われ
る通信データ処理と転送動作に対する干渉が少なくな
る。ＳＩＯはさらに、接続パスを提供するので、外部処
理システムは、情報をＩＤＬＣのローカルＲＡＭ５２な
いし５４の各々に、またＩＤＬＣ内の特定のキー構成制
御レジスタに書き込める。したがって、ＩＤＬＣ内のデ
ータ処理に対する干渉が少なくなるとともに、チャネル
の追加や拡張チャネルの割当に対して、ＩＤＬＣを動的
に初期化できる。
【０１１６】 ４．１ ＢＴＤＭ／ＩＤＬＣスロット・タイミング 図５は、ＢＴＤＭスロットと特定のＩＤＬＣアクティビ
ティとの、スロットによって調整すべき時間関係を示
す。実施例では、ＢＴＤＭ時分割フレームは、周期的に
反復するスロットを３２個（０ないし３１）含む。スロ
ット１は、スロットが反復する各フレームの最初のスロ
ット、スロット３１は、フレームの最後のスロット（Ｌ
ＳＯＦと略記）である。図５の最後の行は、スロット番
号Ｎ＋１として任意に識別されるＢＴＤＭスロットを示
す。
ティとの、スロットによって調整すべき時間関係を示
す。実施例では、ＢＴＤＭ時分割フレームは、周期的に
反復するスロットを３２個（０ないし３１）含む。スロ
ット１は、スロットが反復する各フレームの最初のスロ
ット、スロット３１は、フレームの最後のスロット（Ｌ
ＳＯＦと略記）である。図５の最後の行は、スロット番
号Ｎ＋１として任意に識別されるＢＴＤＭスロットを示
す。
【０１１７】図５の最後の行から上へみていくと、次の
２行は各々、受信パイプライン（図４のＲＬ１、ＲＶ、
ＲＦＭ）のアクティビティ状態、送信パイプライン（図
４のＴＦＭ、ＴＶ、ＴＬ１）のアクティビティ状態を説
明する。次の行は、連続したスロットの構成を定義する
グローバル変数のフェッチ動作に対するＲＳＭのアクテ
ィビティ状態を、最上部の行は割り込みパーティション
ＩＮＴのアクティビティ状態を示す。
２行は各々、受信パイプライン（図４のＲＬ１、ＲＶ、
ＲＦＭ）のアクティビティ状態、送信パイプライン（図
４のＴＦＭ、ＴＶ、ＴＬ１）のアクティビティ状態を説
明する。次の行は、連続したスロットの構成を定義する
グローバル変数のフェッチ動作に対するＲＳＭのアクテ
ィビティ状態を、最上部の行は割り込みパーティション
ＩＮＴのアクティビティ状態を示す。
【０１１８】図５は、受信パイプラインのアクティビテ
ィ状態を考えると、ＢＴＤＭでスロットＮ＋１があると
きに、このパイプラインが、スロットＮに関係したチャ
ネルに対してその処理アクティビティを完了しており、
次に、停止モードＨ（パイプライン・パーティションの
状態機械が、チャネルＮに対するその処理状態がセーブ
される前に安定状態に遷移するモード）に入り、状態ス
ワッピングを経ることを示す（そのチャネルがアクティ
ブなら、チャネルＮに対する、ＴＳＲ５３にセーブされ
た状態、スロットが現在アクティブなチャネルに割り当
てられていれば、スロットＮ＋１に対する、ＴＳＲから
（再）ロードされた状態）。また、パイプラインは、割
り当てられたその処理アクティビティをスロットＮ＋１
のチャネル（これはＢＴＤＭにおけるスロットＮ＋２と
オーバラップするものである）に対して開始する。
ィ状態を考えると、ＢＴＤＭでスロットＮ＋１があると
きに、このパイプラインが、スロットＮに関係したチャ
ネルに対してその処理アクティビティを完了しており、
次に、停止モードＨ（パイプライン・パーティションの
状態機械が、チャネルＮに対するその処理状態がセーブ
される前に安定状態に遷移するモード）に入り、状態ス
ワッピングを経ることを示す（そのチャネルがアクティ
ブなら、チャネルＮに対する、ＴＳＲ５３にセーブされ
た状態、スロットが現在アクティブなチャネルに割り当
てられていれば、スロットＮ＋１に対する、ＴＳＲから
（再）ロードされた状態）。また、パイプラインは、割
り当てられたその処理アクティビティをスロットＮ＋１
のチャネル（これはＢＴＤＭにおけるスロットＮ＋２と
オーバラップするものである）に対して開始する。
【０１１９】送信パイプラインでは、ＢＴＤＭスロット
がＮ＋１になると、パイプラインはスロットＮに対する
その処理を終え、スロットＮ＋１に対して状態をスワッ
プしてから停止し（ＲＳＭからの開始信号を待つ）、そ
れからスロットＮ＋１のチャネル（ここでもＢＴＤＭな
どに現れたスロットＮ＋２とオーバラップすることに注
意）に対する処理を開始する。
がＮ＋１になると、パイプラインはスロットＮに対する
その処理を終え、スロットＮ＋１に対して状態をスワッ
プしてから停止し（ＲＳＭからの開始信号を待つ）、そ
れからスロットＮ＋１のチャネル（ここでもＢＴＤＭな
どに現れたスロットＮ＋２とオーバラップすることに注
意）に対する処理を開始する。
【０１２０】チャネル・タイプ、アクティビティ状態な
どを示すグローバル変数は２段階で処理される。まず構
成制御レジスタ変数ＣＣＲの一部がプリフェッチされて
（Ｐ）、現在アクティブなチャネルがスロットＮ＋１に
割り当てられているかどうかを、及び割り当てられてい
ればそのタイプ（基本チャネルまたはハイパーチャネ
ル）をＲＳＭが判定できるようになる。次に、スロット
Ｎに対するＲＳＭのアクティビティ（プリフェッチに先
行）が再開され、スロットＮ＋１のグローバル変数ＣＣ
Ｒが、そのスロットがアクティブ・チャネルに割り当て
られていれば、すべてフェッチされる。そこでＲＳＭ
は、そのスロットに対して処理アクティビティを開始す
る。スロットＮのグローバル変数は、ＲＳＭによって変
更されることがないので、ＴＳＲにセーブされない。
どを示すグローバル変数は２段階で処理される。まず構
成制御レジスタ変数ＣＣＲの一部がプリフェッチされて
（Ｐ）、現在アクティブなチャネルがスロットＮ＋１に
割り当てられているかどうかを、及び割り当てられてい
ればそのタイプ（基本チャネルまたはハイパーチャネ
ル）をＲＳＭが判定できるようになる。次に、スロット
Ｎに対するＲＳＭのアクティビティ（プリフェッチに先
行）が再開され、スロットＮ＋１のグローバル変数ＣＣ
Ｒが、そのスロットがアクティブ・チャネルに割り当て
られていれば、すべてフェッチされる。そこでＲＳＭ
は、そのスロットに対して処理アクティビティを開始す
る。スロットＮのグローバル変数は、ＲＳＭによって変
更されることがないので、ＴＳＲにセーブされない。
【０１２１】割り込み処理プロセスの同期部には、スロ
ットＮのチャネルに対する継続的な処理フェーズが含ま
れ、これに続いて、スロットＮ＋１に対する状態スワッ
プ、その次にスロットＮ＋１（これは明らかに、ＢＴＤ
Ｍ側に現れるスロットＮ＋２とオーバラップする）に対
する処理の開始に先行する停止間隔がくる。
ットＮのチャネルに対する継続的な処理フェーズが含ま
れ、これに続いて、スロットＮ＋１に対する状態スワッ
プ、その次にスロットＮ＋１（これは明らかに、ＢＴＤ
Ｍ側に現れるスロットＮ＋２とオーバラップする）に対
する処理の開始に先行する停止間隔がくる。
【０１２２】５．動作一般 図３と図５を参照する。電源投入時、ホスト／ＩＯＰシ
ステムによってバス４を介して供給される信号は、ＩＤ
ＬＣとＬ１回路をリセットし初期化する。ＩＤＬＣパー
ティションは、非関連状態がクリアされ、アイドル状態
にセットされて、ローカルＲＡＭとレジスタへの状態処
理入力によって条件づけられ、ＢＴＤＭに対する動作を
開始し、次のホスト／ＩＯＰ入力を受信し、個々のチャ
ネルをアクティブにして、チャネルに対してタスク処理
構成をセットアップする。Ｌ１回路の初期化情報は、ラ
イン６９を通してＬ１セクション内のレジスタ（図示な
し）に転送される。ＩＤＬＣの非同期セクション５１に
対する初期化情報は、バス３５、ＭＩＯ６６、及びＤＭ
Ａパーティション６５を介してＲＡＭ５２、５４に送ら
れる。同期セクション５０に対する初期化情報は、バス
３５とＳＩＯ６７を介してＲＡＭ５３に送られる。
ステムによってバス４を介して供給される信号は、ＩＤ
ＬＣとＬ１回路をリセットし初期化する。ＩＤＬＣパー
ティションは、非関連状態がクリアされ、アイドル状態
にセットされて、ローカルＲＡＭとレジスタへの状態処
理入力によって条件づけられ、ＢＴＤＭに対する動作を
開始し、次のホスト／ＩＯＰ入力を受信し、個々のチャ
ネルをアクティブにして、チャネルに対してタスク処理
構成をセットアップする。Ｌ１回路の初期化情報は、ラ
イン６９を通してＬ１セクション内のレジスタ（図示な
し）に転送される。ＩＤＬＣの非同期セクション５１に
対する初期化情報は、バス３５、ＭＩＯ６６、及びＤＭ
Ａパーティション６５を介してＲＡＭ５２、５４に送ら
れる。同期セクション５０に対する初期化情報は、バス
３５とＳＩＯ６７を介してＲＡＭ５３に送られる。
【０１２３】初期化の後、Ｌ１回路は、先に述べたよう
にネットワークとの同期を確立し、ＩＤＬＣがアクティ
ブ・モードにセットされ、ネットワーク・チャネル機能
をアクティブにする処理が開始される。チャネルは個別
にアクティブにされる。初期化の間に主要なパラメータ
がＩＤＬＣにロードされるほか、制御パラメータは、チ
ャネルがアクティブになる前に、ＲＡＭ５２ないし５４
及び特定のレジスタ（後述）に入力されなければならな
い。これは各チャネル・タイプに必要な機能を実行する
ように、すべての処理パーティションを条件づけるため
である。
にネットワークとの同期を確立し、ＩＤＬＣがアクティ
ブ・モードにセットされ、ネットワーク・チャネル機能
をアクティブにする処理が開始される。チャネルは個別
にアクティブにされる。初期化の間に主要なパラメータ
がＩＤＬＣにロードされるほか、制御パラメータは、チ
ャネルがアクティブになる前に、ＲＡＭ５２ないし５４
及び特定のレジスタ（後述）に入力されなければならな
い。これは各チャネル・タイプに必要な機能を実行する
ように、すべての処理パーティションを条件づけるため
である。
【０１２４】チャネルがアクティブになると、各タイム
・スロットの反復を示すスロット信号の始まりが、ＢＴ
ＤＭ１から、ＩＤＬＣパーティションＲＳＭによって受
信される。ＢＴＤＭスロットが反復する各フレームの最
後のスロットを示す信号は別個に、ＲＳＭに指示される
ので、ＲＳＭは、各フレーム内のスロットの内部カウン
トも維持できる。ＲＳＭは、このスロット・カウントに
より、現在のスロットでどのチャネルが処理されるかを
判定でき、スロット・カウントによって、そのチャネル
に対する、ＲＳＭによるＴＳＲのアドレシングが決ま
る。アクティブ・チャネルに割り当てられた各スロット
の間に、ＲＳＭは、処理状態パラメータをＴＳＲから同
期パイプラインの各パーティションにロードし、開始信
号を発行して、現在維持されているチャネルに対して処
理タスクの実行を開始するようにパイプラインを条件づ
ける。最初にアクティブになったチャネルは、ローカル
・システムとリモート・システムとの間の信号を維持し
て、次にアクティブにされる他のチャネルに全２重リン
クを確立する。アクティブ・チャネル・スロットに対す
る処理の間、可変個数のデータ・ビットがＢＴＤＭ側の
デバイスとＬ１回路の間で転送され（各方向に０ないし
８ビット）、レポート可能なチャネル・イベントがその
スロットで発生した場合（ＨＤＬＣメッセージ・フレー
ムの最後のバイトの転送など）、イベントは、パイプラ
イン内で検出され、ＩＮＴパーティションに指示が与え
られ、イベントに関する状態情報がＲＡＭ５３に収集さ
れ、ホスト・システムはこの情報をＳＩＯ６７を介して
上述のように利用できるようになる。
・スロットの反復を示すスロット信号の始まりが、ＢＴ
ＤＭ１から、ＩＤＬＣパーティションＲＳＭによって受
信される。ＢＴＤＭスロットが反復する各フレームの最
後のスロットを示す信号は別個に、ＲＳＭに指示される
ので、ＲＳＭは、各フレーム内のスロットの内部カウン
トも維持できる。ＲＳＭは、このスロット・カウントに
より、現在のスロットでどのチャネルが処理されるかを
判定でき、スロット・カウントによって、そのチャネル
に対する、ＲＳＭによるＴＳＲのアドレシングが決ま
る。アクティブ・チャネルに割り当てられた各スロット
の間に、ＲＳＭは、処理状態パラメータをＴＳＲから同
期パイプラインの各パーティションにロードし、開始信
号を発行して、現在維持されているチャネルに対して処
理タスクの実行を開始するようにパイプラインを条件づ
ける。最初にアクティブになったチャネルは、ローカル
・システムとリモート・システムとの間の信号を維持し
て、次にアクティブにされる他のチャネルに全２重リン
クを確立する。アクティブ・チャネル・スロットに対す
る処理の間、可変個数のデータ・ビットがＢＴＤＭ側の
デバイスとＬ１回路の間で転送され（各方向に０ないし
８ビット）、レポート可能なチャネル・イベントがその
スロットで発生した場合（ＨＤＬＣメッセージ・フレー
ムの最後のバイトの転送など）、イベントは、パイプラ
イン内で検出され、ＩＮＴパーティションに指示が与え
られ、イベントに関する状態情報がＲＡＭ５３に収集さ
れ、ホスト・システムはこの情報をＳＩＯ６７を介して
上述のように利用できるようになる。
【０１２５】図５を参照する。ＢＴＤＭ側のタイム・ス
ロット（この図では連続したスロットＮとＮ＋１）に関
係する通信チャネルに対して、ＲＳＭによって実行され
る状態スワッピング・プロセスは、４種類の変数（送
信、受信、割り込み、及びグローバル）の転送を伴う。
状態スワップ（現在終わりの方にあるタイム・スロット
に関係したチャネルに対する要素処理状態のセーブと、
タイム・スロットが現在始まりの方にあるチャネルに対
する、先にセーブされた状態の再ロード）は、アクティ
ブ・チャネルに対してのみ実行される。グローバル変数
は、送信、受信、割り込みの各処理に共通である。アク
ティブ・チャネルとアクティブでないチャネルの両方に
ついて、それらを区別するために、１個のグローバル変
数の小部分（チャネル・タイプを示す）がプリフェッチ
される。
ロット（この図では連続したスロットＮとＮ＋１）に関
係する通信チャネルに対して、ＲＳＭによって実行され
る状態スワッピング・プロセスは、４種類の変数（送
信、受信、割り込み、及びグローバル）の転送を伴う。
状態スワップ（現在終わりの方にあるタイム・スロット
に関係したチャネルに対する要素処理状態のセーブと、
タイム・スロットが現在始まりの方にあるチャネルに対
する、先にセーブされた状態の再ロード）は、アクティ
ブ・チャネルに対してのみ実行される。グローバル変数
は、送信、受信、割り込みの各処理に共通である。アク
ティブ・チャネルとアクティブでないチャネルの両方に
ついて、それらを区別するために、１個のグローバル変
数の小部分（チャネル・タイプを示す）がプリフェッチ
される。
【０１２６】送信変数は、送信パイプライン・パーティ
ション６１、６２の要素に対して転送される。受信変数
は、受信パイプライン・パーティション６０、６２の要
素に対して転送される。先にも示し、また関連特許では
ＩＤＬＣについて詳しく説明されているが、パーティシ
ョン６２は、実際には、独立したサブパーティション６
２Ｒ（ＲＦＭともいう）と６２Ｔ（ＴＦＭともいう）か
ら成り、各々、送受信データに関するＦＩＦＯＲの使用
状態を管理する。さらに、受信パーティション６０と送
信パーティション６１は、実際には、後述するサブパー
ティションから成り、各パイプラインの、対をなすステ
ージを構成する。割り込み変数は、ＩＮＴパーティショ
ン６４に対して転送される。グローバル変数は、リソー
ス・マネジャ（ＲＳＭ）パーティション６３に対して転
送される。
ション６１、６２の要素に対して転送される。受信変数
は、受信パイプライン・パーティション６０、６２の要
素に対して転送される。先にも示し、また関連特許では
ＩＤＬＣについて詳しく説明されているが、パーティシ
ョン６２は、実際には、独立したサブパーティション６
２Ｒ（ＲＦＭともいう）と６２Ｔ（ＴＦＭともいう）か
ら成り、各々、送受信データに関するＦＩＦＯＲの使用
状態を管理する。さらに、受信パーティション６０と送
信パーティション６１は、実際には、後述するサブパー
ティションから成り、各パイプラインの、対をなすステ
ージを構成する。割り込み変数は、ＩＮＴパーティショ
ン６４に対して転送される。グローバル変数は、リソー
ス・マネジャ（ＲＳＭ）パーティション６３に対して転
送される。
【０１２７】特定チャネルの構成とプロトコル関係を定
義するグローバル変数は、ＲＳＭ６３内の構成レジスタ
ＣＣＲ（構成制御レジスタ）とＨＰＣＲに対して、チャ
ネル処理と同期して転送される（以下のＲＳＭについて
の説明を参照）。これらの変数は、ＲＳＭに登録されて
いる間、すべてのパーティションによって有効に共有さ
れる。
義するグローバル変数は、ＲＳＭ６３内の構成レジスタ
ＣＣＲ（構成制御レジスタ）とＨＰＣＲに対して、チャ
ネル処理と同期して転送される（以下のＲＳＭについて
の説明を参照）。これらの変数は、ＲＳＭに登録されて
いる間、すべてのパーティションによって有効に共有さ
れる。
【０１２８】割り込みイベント状態の処理に関する他の
一時変数は、ＩＮＴのレジスタＣＥＩＳＲ（チャネル・
イベント割り込み状態レジスタ）、ＩＮＴのＥＯＰＩＳ
Ｒ（プロセス終了割り込み状態レジスタ）、ＩＮＴのＩ
ＨＥＩＳＲ（ＩＤＬＣハードウェア・エラー割り込みイ
ベント状態レジスタ）、及びＳＩＯのＶＨＲ（ベクトル
保持レジスタ）に保持される。ＴＳＲに関するＣＥＩＳ
ＲとＥＯＰＩＳＲの内容は、チャネルのタイム・スロッ
トの出現に同期してスワップされる。ＩＨＥＩＳＲとＶ
ＨＲの内容は、ＩＯＰによって検索されるまでそのまま
（スタティックに）保持される。
一時変数は、ＩＮＴのレジスタＣＥＩＳＲ（チャネル・
イベント割り込み状態レジスタ）、ＩＮＴのＥＯＰＩＳ
Ｒ（プロセス終了割り込み状態レジスタ）、ＩＮＴのＩ
ＨＥＩＳＲ（ＩＤＬＣハードウェア・エラー割り込みイ
ベント状態レジスタ）、及びＳＩＯのＶＨＲ（ベクトル
保持レジスタ）に保持される。ＴＳＲに関するＣＥＩＳ
ＲとＥＯＰＩＳＲの内容は、チャネルのタイム・スロッ
トの出現に同期してスワップされる。ＩＨＥＩＳＲとＶ
ＨＲの内容は、ＩＯＰによって検索されるまでそのまま
（スタティックに）保持される。
【０１２９】ハイパーチャネル（または拡張チャネル）
関係を定義する他のグローバル変数は、ＳＩＯのレジス
タＨＣＲ（ハイパーチャネル構成レジスタ）にスタティ
ック・ベース（同期してセーブ及び再ロードされない−
−以下のハイパーチャネルについての説明を参照）で保
持される。チャネルに特定されないデバイス構成パラメ
ータを定義する他の変数は、ＳＩＯのレジスタＩＣＲ
（ＩＤＬＣ構成レジスタ）にそのまま保持される。受
信、送信、割り込みの各変数の転送は、“スワップ”を
実際にセーブし再ロードするが、ＲＳＭ６３内のレジス
タＣＣＲとＨＰＣＲに対する特定チャネルのグローバル
変数の転送は、１方向だけである（これらの変数はチャ
ネルごとに異なることがあるが、チャネルに対するＩＤ
ＬＣ処理機能としては変化せず、よってチャネル・スロ
ットが終了するときセーブする必要はない）。
関係を定義する他のグローバル変数は、ＳＩＯのレジス
タＨＣＲ（ハイパーチャネル構成レジスタ）にスタティ
ック・ベース（同期してセーブ及び再ロードされない−
−以下のハイパーチャネルについての説明を参照）で保
持される。チャネルに特定されないデバイス構成パラメ
ータを定義する他の変数は、ＳＩＯのレジスタＩＣＲ
（ＩＤＬＣ構成レジスタ）にそのまま保持される。受
信、送信、割り込みの各変数の転送は、“スワップ”を
実際にセーブし再ロードするが、ＲＳＭ６３内のレジス
タＣＣＲとＨＰＣＲに対する特定チャネルのグローバル
変数の転送は、１方向だけである（これらの変数はチャ
ネルごとに異なることがあるが、チャネルに対するＩＤ
ＬＣ処理機能としては変化せず、よってチャネル・スロ
ットが終了するときセーブする必要はない）。
【０１３０】状態スワップ・アクション（Ｓ）は、各タ
イム・スロット周期で位相スタガされる。つまりグロー
バルと割り込みが最初に、送信が次に、受信が最後にな
る。グローバル変数がロードされている間、両方のパイ
プラインのパーティションは停止する（Ｈ）。もちろ
ん、これらのアクションは、アクティブでないチャネル
に関係するタイム・スロットでは省略されるものであ
る。
イム・スロット周期で位相スタガされる。つまりグロー
バルと割り込みが最初に、送信が次に、受信が最後にな
る。グローバル変数がロードされている間、両方のパイ
プラインのパーティションは停止する（Ｈ）。もちろ
ん、これらのアクションは、アクティブでないチャネル
に関係するタイム・スロットでは省略されるものであ
る。
【０１３１】ＲＳＭは、ＢＴＤＭを介してＢＯＳ／Ｎ＋
１（スロットＮ＋１の始まりを示す）を受信すると、送
信パイプラインの同期パーティションに信号を出し、送
信スワッピングの準備をさせる。チャネルＮとＮ＋１が
両方ともアクティブであれば、状態機械がチャネルＮの
タイム・スロットが次に現れたときに再開できる安定状
態にある送信パイプラインの要素は、直ちに“ＤＯＮ
Ｅ”条件の信号をＲＳＭに送り、ＴＳ ＲＡＭ内の各状
態ストレージ・エリアに対するその送信プロセス状態を
スワップさせる（Ｎがアクティブでなければ、状態情報
がＴＳＲＡＭに転送されることはなく、Ｎ＋１がアクテ
ィブでなければ、状態情報がＴＳ ＲＡＭからロードさ
れることはない）。チャネルＮに対してセーブされた状
態情報は（アクティブであるとすると）、各タイム・ス
ロットが反復する際、各要素が、連続性を失うことな
く、そのチャネルに対して処理を再開するのに充分であ
る。受信スワッピングのフェーズでも同様のアクション
が発生する。
１（スロットＮ＋１の始まりを示す）を受信すると、送
信パイプラインの同期パーティションに信号を出し、送
信スワッピングの準備をさせる。チャネルＮとＮ＋１が
両方ともアクティブであれば、状態機械がチャネルＮの
タイム・スロットが次に現れたときに再開できる安定状
態にある送信パイプラインの要素は、直ちに“ＤＯＮ
Ｅ”条件の信号をＲＳＭに送り、ＴＳ ＲＡＭ内の各状
態ストレージ・エリアに対するその送信プロセス状態を
スワップさせる（Ｎがアクティブでなければ、状態情報
がＴＳＲＡＭに転送されることはなく、Ｎ＋１がアクテ
ィブでなければ、状態情報がＴＳ ＲＡＭからロードさ
れることはない）。チャネルＮに対してセーブされた状
態情報は（アクティブであるとすると）、各タイム・ス
ロットが反復する際、各要素が、連続性を失うことな
く、そのチャネルに対して処理を再開するのに充分であ
る。受信スワッピングのフェーズでも同様のアクション
が発生する。
【０１３２】安定状態にない要素は、アクティブ・チャ
ネルＮに対して処理を行っているとき、状態スワッピン
グに備えることをＲＳＭからの信号で通知されると、次
の安定状態に遷移してから、ＤＯＮＥ状態を確約し、状
態スワップを経る。後で述べるように、送受信プロセス
に対してスワッピングがスタガされ、それが、方向をも
った具体的なグローバル・ステージへ分割されて、ＢＴ
ＤＭ１との間の現在の信号転送フェーズと調整される結
果、ＲＡＭ５３と送受信パーティションが効率的に利用
される（これがなければ、パイプライン・パーティショ
ンのＲＡＭを大きくし、回路を増やさなければならな
い）。
ネルＮに対して処理を行っているとき、状態スワッピン
グに備えることをＲＳＭからの信号で通知されると、次
の安定状態に遷移してから、ＤＯＮＥ状態を確約し、状
態スワップを経る。後で述べるように、送受信プロセス
に対してスワッピングがスタガされ、それが、方向をも
った具体的なグローバル・ステージへ分割されて、ＢＴ
ＤＭ１との間の現在の信号転送フェーズと調整される結
果、ＲＡＭ５３と送受信パーティションが効率的に利用
される（これがなければ、パイプライン・パーティショ
ンのＲＡＭを大きくし、回路を増やさなければならな
い）。
【０１３３】６．ＢＴＤＭ制御回路の詳細 ６．１ ＢＴＤＭデータ転送ユニット 図６を参照する。ＢＴＤＭデータ転送ユニットは、ＢＴ
ＤＭインタフェースにつながり、データ・ビットが後者
との間でビット直列に転送され、各制御信号（ＢＴＤＭ
＿ＲＤＡＴＡ＿ＶＡＬＩＤ、ＢＴＤＭ＿ＴＤＡＴＡ＿Ｒ
ＥＱ）が与えられる。ＩＤＬＣのＲＬ１とＴＬ１は各
々、この制御信号に促されて、データ・ビットを受信・
送信する。
ＤＭインタフェースにつながり、データ・ビットが後者
との間でビット直列に転送され、各制御信号（ＢＴＤＭ
＿ＲＤＡＴＡ＿ＶＡＬＩＤ、ＢＴＤＭ＿ＴＤＡＴＡ＿Ｒ
ＥＱ）が与えられる。ＩＤＬＣのＲＬ１とＴＬ１は各
々、この制御信号に促されて、データ・ビットを受信・
送信する。
【０１３４】現在のＢＴＤＭタイム・スロットでＢＴＤ
Ｍインタフェースへ転送されるデータは（そのスロット
がアクティブ・チャネルに割り当てられているとする
と）、図７のバッファ・マネジャ・ユニット（後述）か
ら入力“ＲＣＶ＿ＤＡＴＡ”で受信され、レジスタ７０
にラッチされる。このようなデータは、並列に受信され
ラッチされる可変個数のビット（実施例では０ないし
８）から成り、各プロンプトＢＴＤＭ＿ＲＤＡＴＡ＿Ｖ
ＡＬＩＤとともにＢＴＤＭへビット直列にシフトアウト
される。ＢＴＤＭ側での転送は、各ＢＴＤＭスロット内
の短い時間枠で実行される。
Ｍインタフェースへ転送されるデータは（そのスロット
がアクティブ・チャネルに割り当てられているとする
と）、図７のバッファ・マネジャ・ユニット（後述）か
ら入力“ＲＣＶ＿ＤＡＴＡ”で受信され、レジスタ７０
にラッチされる。このようなデータは、並列に受信され
ラッチされる可変個数のビット（実施例では０ないし
８）から成り、各プロンプトＢＴＤＭ＿ＲＤＡＴＡ＿Ｖ
ＡＬＩＤとともにＢＴＤＭへビット直列にシフトアウト
される。ＢＴＤＭ側での転送は、各ＢＴＤＭスロット内
の短い時間枠で実行される。
【０１３５】アクティブ・チャネルに関係するタイム・
スロットでは、可変個数の送信データ・ビットが、ＢＴ
ＤＭインタフェースからＢＴＤＭ＿ＴＤＡＴＡでビット
直列に受信され、レジスタ７１にシフトインされる。Ｂ
ＴＤＭ＿ＴＤＡＴＡにおける各ビットは、このユニット
によってＢＴＤＭ＿ＴＤＡＴＡ＿ＲＥＱで与えられる対
応リクエストに応答して、ＩＤＬＣパーティションＴＬ
１によって供給される。このような転送は、スロット内
の短い時間枠でも行われる。レジスタ７１にラッチされ
たビットは、出力“ＸＭＩＴ＿ＲＥＧ”でデータ・バッ
ファ・ユニットに与えられ、スロットの終わりでそのユ
ニットに並列に転送される。
スロットでは、可変個数の送信データ・ビットが、ＢＴ
ＤＭインタフェースからＢＴＤＭ＿ＴＤＡＴＡでビット
直列に受信され、レジスタ７１にシフトインされる。Ｂ
ＴＤＭ＿ＴＤＡＴＡにおける各ビットは、このユニット
によってＢＴＤＭ＿ＴＤＡＴＡ＿ＲＥＱで与えられる対
応リクエストに応答して、ＩＤＬＣパーティションＴＬ
１によって供給される。このような転送は、スロット内
の短い時間枠でも行われる。レジスタ７１にラッチされ
たビットは、出力“ＸＭＩＴ＿ＲＥＧ”でデータ・バッ
ファ・ユニットに与えられ、スロットの終わりでそのユ
ニットに並列に転送される。
【０１３６】あるスロットで、ＢＴＤＭ＿ＴＤＡＴＡ＿
ＲＥＱにおいて要求される送信データ・ビット数と、Ｂ
ＴＤＭ＿ＲＤＡＴＡにおいて与えられる受信データ・ビ
ット数は、バッファ・マネジャ・ユニットによって決定
される。ＢＴＤＭデータ転送ユニットの動作は、状態機
械ロジック７２によって制御される。アクティブな各Ｂ
ＴＤＭスロットの間、ロジック７２は、バッファ・マネ
ジャ・ユニットからの指示をＲＣＶ＿ＢＩＴＳ＿ＲＥＱ
ＵＥＳＴＥＤとＸＭＴ＿ＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤ
（各々、ＢＴＤＭへＲＬ１を介して転送される受信デー
タ・ビット数、ＢＴＤＭ側でＴＬ１から要求される送信
データ・ビット数を指定）で受信する。転送中、受信ビ
ット・カウンタ７３と送信ビット・カウンタ７４のカウ
ントは、初期値の０からインクリメントされ、要求され
た個数と比較される。転送は、このカウントが要求され
た個数と等しくなるまで継続する。
ＲＥＱにおいて要求される送信データ・ビット数と、Ｂ
ＴＤＭ＿ＲＤＡＴＡにおいて与えられる受信データ・ビ
ット数は、バッファ・マネジャ・ユニットによって決定
される。ＢＴＤＭデータ転送ユニットの動作は、状態機
械ロジック７２によって制御される。アクティブな各Ｂ
ＴＤＭスロットの間、ロジック７２は、バッファ・マネ
ジャ・ユニットからの指示をＲＣＶ＿ＢＩＴＳ＿ＲＥＱ
ＵＥＳＴＥＤとＸＭＴ＿ＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤ
（各々、ＢＴＤＭへＲＬ１を介して転送される受信デー
タ・ビット数、ＢＴＤＭ側でＴＬ１から要求される送信
データ・ビット数を指定）で受信する。転送中、受信ビ
ット・カウンタ７３と送信ビット・カウンタ７４のカウ
ントは、初期値の０からインクリメントされ、要求され
た個数と比較される。転送は、このカウントが要求され
た個数と等しくなるまで継続する。
【０１３７】ロジック７２は、データがＢＴＤＭに対し
て転送されるスロットにおいて、タイミング制御ユニッ
トからの制御の指示ＤＡＴＡ＿ＴＲＡＮＳＦＥＲ＿ＥＮ
ＡＢＬＥも受信する。この指示は、転送の時間枠を定
め、転送の実行を可能にする。データが転送されたスロ
ットでは、ロジック７２は、バッファ・マネジャからの
制御の指示ＸＦＥＲ＿ＲＥＱも受信し、ＲＣＶ／ＸＭＴ
＿ＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤで与えられた数値をラ
ッチするように条件づけられる。ロジック７２は、スロ
ットの始まりでは、タイミング制御ユニットからＲＥＳ
ＥＴ信号を受信する。
て転送されるスロットにおいて、タイミング制御ユニッ
トからの制御の指示ＤＡＴＡ＿ＴＲＡＮＳＦＥＲ＿ＥＮ
ＡＢＬＥも受信する。この指示は、転送の時間枠を定
め、転送の実行を可能にする。データが転送されたスロ
ットでは、ロジック７２は、バッファ・マネジャからの
制御の指示ＸＦＥＲ＿ＲＥＱも受信し、ＲＣＶ／ＸＭＴ
＿ＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤで与えられた数値をラ
ッチするように条件づけられる。ロジック７２は、スロ
ットの始まりでは、タイミング制御ユニットからＲＥＳ
ＥＴ信号を受信する。
【０１３８】６．１．１ データ転送状態機械の状態 このロジックの構成については、その状態の説明を通し
て述べる。
て述べる。
【０１３９】ＲＥＳＥＴ −−リセットのとき、カウンタ７３、７４をクリアし、
状態０に移る。
状態０に移る。
【０１４０】ＳＴＡＴＥ０（バッファ・マネジャのＸＦ
ＥＲ＿ＲＥＱを待ち、状態１に移る） −−ＸＦＥＲ＿ＲＥＱが確約されると、レジスタ７０を
ロードして状態１に移る。 −−他の場合、状態０にとどまる。
ＥＲ＿ＲＥＱを待ち、状態１に移る） −−ＸＦＥＲ＿ＲＥＱが確約されると、レジスタ７０を
ロードして状態１に移る。 −−他の場合、状態０にとどまる。
【０１４１】 ＳＴＡＴＥ１（データ転送イネーブルを待つ） −−ＤＡＴＡ＿ＴＲＡＮＳＦＥＲ＿ＥＮＡＢＬＥなら状
態２に移る。 −−他の場合、状態１にとどまる。
態２に移る。 −−他の場合、状態１にとどまる。
【０１４２】 ＳＴＡＴＥ２（データ転送の第１サイクル） −−受信カウントと送信カウントを、要求された受信ビ
ット数、送信ビット数の各々と比較する。受信カウント
が要求受信ビットよりも少ない場合、まだＢＴＤＭへ送
られる受信データがある。送信カウントが要求送信ビッ
トよりも少ない場合、送信データがまだ受信される。 −−転送される受信データがまだある場合、ＲＤＡＴＡ
＿ＶＡＬＩＤにより、次のビットをレジスタ７０から
（ＢＴＤＭ＿ＲＤＡＴＡで）シフトアウトする。受信さ
れる送信データがまだある場合、ＴＤＡＴＡ＿ＲＥＱを
確約する。状態３に進む。
ット数、送信ビット数の各々と比較する。受信カウント
が要求受信ビットよりも少ない場合、まだＢＴＤＭへ送
られる受信データがある。送信カウントが要求送信ビッ
トよりも少ない場合、送信データがまだ受信される。 −−転送される受信データがまだある場合、ＲＤＡＴＡ
＿ＶＡＬＩＤにより、次のビットをレジスタ７０から
（ＢＴＤＭ＿ＲＤＡＴＡで）シフトアウトする。受信さ
れる送信データがまだある場合、ＴＤＡＴＡ＿ＲＥＱを
確約する。状態３に進む。
【０１４３】 ＳＴＡＴＥ３（データ転送の第２サイクル） −−ＴＤＡＴＡ＿ＲＥＱがアクティブなら、送信データ
（ＢＴＤＭ＿ＴＤＡＴＡ）をＢＴＤＭからレジスタ７１
へシフトし、ＸＭＴ＿ＣＯＵＮＴをインクリメントす
る。受信データを送っているなら（ＢＴＤＭ＿ＲＤＡＴ
Ａ＿ＶＡＬＩＤがアクティブ）、ＲＣＶ＿ＣＯＵＮＴを
インクリメントする。いずれの条件もアクティブでなけ
れば、転送は終了し、状態４に進む。いずれかの条件が
アクティブなら状態２に戻って転送を続ける。
（ＢＴＤＭ＿ＴＤＡＴＡ）をＢＴＤＭからレジスタ７１
へシフトし、ＸＭＴ＿ＣＯＵＮＴをインクリメントす
る。受信データを送っているなら（ＢＴＤＭ＿ＲＤＡＴ
Ａ＿ＶＡＬＩＤがアクティブ）、ＲＣＶ＿ＣＯＵＮＴを
インクリメントする。いずれの条件もアクティブでなけ
れば、転送は終了し、状態４に進む。いずれかの条件が
アクティブなら状態２に戻って転送を続ける。
【０１４４】ＳＴＡＴＥ４（バッファ・マネジャ・ユニ
ットへの肯定応答転送） −−ＸＦＥＲ＿ＲＥＱまたはＤＡＴＡ＿ＴＲＡＮＳＦＥ
Ｒ＿ＥＮＡＢＬＥがアクティブなら、ＸＦＥＲ＿ＡＣＫ
をバッファ・マネジャ・ユニットに対して確約し状態３
に戻る（クリア・リクエストを待ってこの状態に戻るた
め）。他の場合は状態０に戻る。
ットへの肯定応答転送） −−ＸＦＥＲ＿ＲＥＱまたはＤＡＴＡ＿ＴＲＡＮＳＦＥ
Ｒ＿ＥＮＡＢＬＥがアクティブなら、ＸＦＥＲ＿ＡＣＫ
をバッファ・マネジャ・ユニットに対して確約し状態３
に戻る（クリア・リクエストを待ってこの状態に戻るた
め）。他の場合は状態０に戻る。
【０１４５】 ６．２ ＢＴＤＭバッファ・マネジャ・ユニット ＢＴＤＭバッファ・マネジャ・ユニットは、ＢＴＤＭデ
ータ転送ユニットとネットワーク・インタフェースとの
間のデータの流れを制御する。ここでは関連Ｌ１データ
・フロー回路の一部しか示していない。この部分が、デ
ータ転送ユニットと直接インタフェースをとる。ネット
ワークと直接インタフェースをとる部分はここには示し
ていない。ここでの説明には無関係であり、インタフェ
ースの媒体とプロトコルの機能が異なる。また、このユ
ニットのチャネル・バッファの占有状態を判定するロジ
ックも、そのように行われるアクションがネットワーク
・インタフェースの特性に依存するので、ここでは取り
上げない。
ータ転送ユニットとネットワーク・インタフェースとの
間のデータの流れを制御する。ここでは関連Ｌ１データ
・フロー回路の一部しか示していない。この部分が、デ
ータ転送ユニットと直接インタフェースをとる。ネット
ワークと直接インタフェースをとる部分はここには示し
ていない。ここでの説明には無関係であり、インタフェ
ースの媒体とプロトコルの機能が異なる。また、このユ
ニットのチャネル・バッファの占有状態を判定するロジ
ックも、そのように行われるアクションがネットワーク
・インタフェースの特性に依存するので、ここでは取り
上げない。
【０１４６】アクティブ・チャネルに割り当てられた各
ＢＴＤＭスロットの間、バッファ・マネジャは、データ
転送ユニットに対して各方向への可変個数のビット転送
（ここでは０ないし８）を要求する。要求された受信ビ
ット転送回数は、各チャネル受信バッファの占有状態と
合わせられ、要求された送信ビット転送回数は、各チャ
ネル送信バッファの空き状態と合わせられる。そのた
め、このユニットは、アクティブな全２重チャネルに対
して、常に、各受信データ・バッファは空に、各送信デ
ータ・バッファは一杯にしようとする。ＢＴＤＭタイミ
ング制御機能は常に、ネットワーク・クロックよりもわ
ずかに速く動作するので、各スロットのＢＴＤＭ側で転
送されたデータ量は、常に、ローカル・ネットワーク・
クロックとリモート・ネットワーク・クロックの間のド
リフトにかかわらず、ネットワーク・インタフェース側
で転送可能な最大データ量と、少なくとも理論上は等し
くなり、正常な条件下では、エラー・フリーのネットワ
ーク動作が保証される。
ＢＴＤＭスロットの間、バッファ・マネジャは、データ
転送ユニットに対して各方向への可変個数のビット転送
（ここでは０ないし８）を要求する。要求された受信ビ
ット転送回数は、各チャネル受信バッファの占有状態と
合わせられ、要求された送信ビット転送回数は、各チャ
ネル送信バッファの空き状態と合わせられる。そのた
め、このユニットは、アクティブな全２重チャネルに対
して、常に、各受信データ・バッファは空に、各送信デ
ータ・バッファは一杯にしようとする。ＢＴＤＭタイミ
ング制御機能は常に、ネットワーク・クロックよりもわ
ずかに速く動作するので、各スロットのＢＴＤＭ側で転
送されたデータ量は、常に、ローカル・ネットワーク・
クロックとリモート・ネットワーク・クロックの間のド
リフトにかかわらず、ネットワーク・インタフェース側
で転送可能な最大データ量と、少なくとも理論上は等し
くなり、正常な条件下では、エラー・フリーのネットワ
ーク動作が保証される。
【０１４７】図７を参照する。バッファ・マネジャ・ユ
ニットはマルチプレクサ７５、７６から成り、各々、ネ
ットワーク・インタフェースとデータ転送ユニットにつ
ながる。マルチプレクサは、７７で示したＮ＋１チャネ
ル・バッファとインタフェースをとる。このバッファは
個々のＢＴＤＭスロットに関係する（ここでＮ＋１は３
２に等しい）。状態機械ロジック７８は、ユニットとマ
ルチプレクサの動作を制御する。ロック・チャネル番号
レジスタ（ロジック）７９は、現在のＢＴＤＭスロット
の番号を指示するのに用いられる。
ニットはマルチプレクサ７５、７６から成り、各々、ネ
ットワーク・インタフェースとデータ転送ユニットにつ
ながる。マルチプレクサは、７７で示したＮ＋１チャネ
ル・バッファとインタフェースをとる。このバッファは
個々のＢＴＤＭスロットに関係する（ここでＮ＋１は３
２に等しい）。状態機械ロジック７８は、ユニットとマ
ルチプレクサの動作を制御する。ロック・チャネル番号
レジスタ（ロジック）７９は、現在のＢＴＤＭスロット
の番号を指示するのに用いられる。
【０１４８】以下に概略を示すように、チャネル・バッ
ファは各々、カウンタ／レジスタであり、バッファの受
信データ部にある有効な受信ビット数と、同バッファの
送信データ部にある空きビット数を示す（すなわち、こ
れらの部分の占有状態と空き状態が、各部に対する転送
処理を決定する必要に応じて指示される）。
ファは各々、カウンタ／レジスタであり、バッファの受
信データ部にある有効な受信ビット数と、同バッファの
送信データ部にある空きビット数を示す（すなわち、こ
れらの部分の占有状態と空き状態が、各部に対する転送
処理を決定する必要に応じて指示される）。
【０１４９】 ６．２．１ バッファ・マネジャ状態機械 このロジックは、タイミング制御ユニット（図８）から
３つの時間指示入力（ＤＡＴＡ＿ＴＲＡＮＳＦＥＲ＿Ｅ
ＮＡＢＬＥ、ＢＴＤＭ＿ＢＯＳ、ＢＴＤＭ＿ＬＳＯＦ）
を受け取る。入力は各々、ＢＴＤＭデータ転送が可能な
各スロットの時間枠、各ＢＴＤＭスロットの始まり、Ｂ
ＴＤＭスロットが反復する各フレームの最後のスロット
を示す。他の入力には、処理システム・バス４（図３）
からの外部ＲＥＳＥＴ入力、データ転送ユニットからの
転送肯定応答インディケータＸＦＥＲ＿ＡＣＫなどがあ
る。
３つの時間指示入力（ＤＡＴＡ＿ＴＲＡＮＳＦＥＲ＿Ｅ
ＮＡＢＬＥ、ＢＴＤＭ＿ＢＯＳ、ＢＴＤＭ＿ＬＳＯＦ）
を受け取る。入力は各々、ＢＴＤＭデータ転送が可能な
各スロットの時間枠、各ＢＴＤＭスロットの始まり、Ｂ
ＴＤＭスロットが反復する各フレームの最後のスロット
を示す。他の入力には、処理システム・バス４（図３）
からの外部ＲＥＳＥＴ入力、データ転送ユニットからの
転送肯定応答インディケータＸＦＥＲ＿ＡＣＫなどがあ
る。
【０１５０】レジスタ（ロジック）７９からの出力に
は、データ転送が行われるＢＴＤＭスロットの間にデー
タ転送ユニットに与えられる転送リクエスト・インディ
ケータＸＦＥＲ＿ＲＥＱと、現在のスロットに関係する
チャネルのバッファ状態を示すために内部で用いられる
状態インディケータＢＵＦＦＥＲ＿ＳＴＡＴＥが含まれ
る。
は、データ転送が行われるＢＴＤＭスロットの間にデー
タ転送ユニットに与えられる転送リクエスト・インディ
ケータＸＦＥＲ＿ＲＥＱと、現在のスロットに関係する
チャネルのバッファ状態を示すために内部で用いられる
状態インディケータＢＵＦＦＥＲ＿ＳＴＡＴＥが含まれ
る。
【０１５１】以下、このロジックの構成については、そ
の状態の説明を通して述べる。
の状態の説明を通して述べる。
【０１５２】ＲＥＳＥＴ −−ＲＥＳＥＴのとき、すべてのカウントと、マルチプ
レクサのＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤ関数をクリアす
る。状態０に移る。
レクサのＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤ関数をクリアす
る。状態０に移る。
【０１５３】 ＳＴＡＴＥ０（新しいＢＴＤＭスロットの指示を待つ） −−ＢＴＤＭ＿ＢＯＳまたはＢＴＤＭ＿ＬＳＯＦがアク
ティブなら、ロック・チャネル番号を現在のＢＴＤＭス
ロット／チャネル番号にセットし、状態１に進む。他の
場合、ロック・チャネル番号を０値にセットし、状態０
にとどまる。
ティブなら、ロック・チャネル番号を現在のＢＴＤＭス
ロット／チャネル番号にセットし、状態１に進む。他の
場合、ロック・チャネル番号を０値にセットし、状態０
にとどまる。
【０１５４】 ＳＴＡＴＥ１（要求するビット転送回数を決定） −−ＲＣＶ＿ＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤを、現在の
ＢＴＤＭスロット／チャネルに割り当てられた受信バッ
ファに現在格納されている有効受信ビット数にセットす
る。ＸＭＴ＿ＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤを、現在の
スロットの送信バッファにある空ビット数にセットす
る。８ビットのＲＣＶ＿ＤＡＴＡ出力をデータ転送ユニ
ットに与える（現在の受信バッファ内のビットの空き位
置を０で連結して８ビット・フィールドとする）。状態
２に進む。
ＢＴＤＭスロット／チャネルに割り当てられた受信バッ
ファに現在格納されている有効受信ビット数にセットす
る。ＸＭＴ＿ＢＩＴＳ＿ＲＥＱＵＥＳＴＥＤを、現在の
スロットの送信バッファにある空ビット数にセットす
る。８ビットのＲＣＶ＿ＤＡＴＡ出力をデータ転送ユニ
ットに与える（現在の受信バッファ内のビットの空き位
置を０で連結して８ビット・フィールドとする）。状態
２に進む。
【０１５５】ＳＴＡＴＥ２（待ち状態） −−これは、タイミング遅延状態であり、要求されたビ
ットとＲＣＶ＿ＤＡＴＡ出力が有効レベルで安定するの
を待つ。ＸＦＥＲ＿ＲＥＱをデータ転送ユニットに対し
て確約し、状態３に進む。
ットとＲＣＶ＿ＤＡＴＡ出力が有効レベルで安定するの
を待つ。ＸＦＥＲ＿ＲＥＱをデータ転送ユニットに対し
て確約し、状態３に進む。
【０１５６】 ＳＴＡＴＥ３（データ転送肯定応答を待つ） −−現在のチャネル番号とロック・チャネル番号が等し
いか調べ（すなわち、ＢＴＤＭがまだ同じスロットにあ
るかどうかをチェックし）、等しい場合、ＸＦＥＲ＿Ａ
ＣＫの活動化を待つ。等しくない場合、エラー指示をＩ
ＤＬＣデバイスのＩＮＴパーティションに対して確約す
る。 −−ＸＦＥＲ＿ＡＣＫがアクティブのとき、データ転送
ユニットからの送信データ（ＸＭＩＴ＿ＲＥＧ）を、ロ
ック・チャネル番号カウントによって指し示された送信
チャネル・バッファにラッチする。このデータが、要求
され、０で連結されたビット数を成し、ＯＲがとられて
指定の送信バッファに入る。そのため、要求されたビッ
トは、そのバッファの空きビット空間に書き込まれ、連
結された０はＯＲがとられて空でない空間に置かれる。 −−各チャネル送信バッファに対してすべての空ビット
指示を、各チャネル受信バッファに対してすべての有効
ビット指示をリセットする。また、ＲＣＶ＿ＲＥＧをリ
セットし、要求されたすべてのビット数を０にリセット
する。ＸＦＥＲ＿ＲＥＱの確約を解除する。 −−状態０に進む。
いか調べ（すなわち、ＢＴＤＭがまだ同じスロットにあ
るかどうかをチェックし）、等しい場合、ＸＦＥＲ＿Ａ
ＣＫの活動化を待つ。等しくない場合、エラー指示をＩ
ＤＬＣデバイスのＩＮＴパーティションに対して確約す
る。 −−ＸＦＥＲ＿ＡＣＫがアクティブのとき、データ転送
ユニットからの送信データ（ＸＭＩＴ＿ＲＥＧ）を、ロ
ック・チャネル番号カウントによって指し示された送信
チャネル・バッファにラッチする。このデータが、要求
され、０で連結されたビット数を成し、ＯＲがとられて
指定の送信バッファに入る。そのため、要求されたビッ
トは、そのバッファの空きビット空間に書き込まれ、連
結された０はＯＲがとられて空でない空間に置かれる。 −−各チャネル送信バッファに対してすべての空ビット
指示を、各チャネル受信バッファに対してすべての有効
ビット指示をリセットする。また、ＲＣＶ＿ＲＥＧをリ
セットし、要求されたすべてのビット数を０にリセット
する。ＸＦＥＲ＿ＲＥＱの確約を解除する。 −−状態０に進む。
【０１５７】６．３ タイミング制御ユニット このユニットは、現在のＢＴＤＭチャネル／スロット番
号と、スロット間隔のうち転送が行える部分を定義す
る。ユニットは、ＢＴＤＭにおけるスロット反復周波数
を与える設計であり、この周波数は、ネットワーク・イ
ンタフェースにおける周波数よりもわずかに高い。
号と、スロット間隔のうち転送が行える部分を定義す
る。ユニットは、ＢＴＤＭにおけるスロット反復周波数
を与える設計であり、この周波数は、ネットワーク・イ
ンタフェースにおける周波数よりもわずかに高い。
【０１５８】図８を参照する。ユニットは、時間カウン
タ８０とチャネル・カウンタ８１から成り、各々、ＢＴ
ＤＭに対してビット・カウントとスロット・カウントを
示す。ユニットはまた、現在のＢＴＤＭスロットの現在
のチャネル関係を示すチャネル・レジスタ８２と、ユニ
ットのすべての動作を制御する状態ロジック８３を含
む。このロジックの動作の基準時間を与えるオシレータ
（図示なし）は、スロット反復レートを、ポジティブ・
スリップに必要な周波数にセットするように設計されて
いる。
タ８０とチャネル・カウンタ８１から成り、各々、ＢＴ
ＤＭに対してビット・カウントとスロット・カウントを
示す。ユニットはまた、現在のＢＴＤＭスロットの現在
のチャネル関係を示すチャネル・レジスタ８２と、ユニ
ットのすべての動作を制御する状態ロジック８３を含
む。このロジックの動作の基準時間を与えるオシレータ
（図示なし）は、スロット反復レートを、ポジティブ・
スリップに必要な周波数にセットするように設計されて
いる。
【０１５９】 ６．３．１ タイミング制御ユニットの状態ロジック 以下、このロジックの構成については、その状態の説明
を通して述べる。
を通して述べる。
【０１６０】ＲＥＳＥＴ −−外部リセットのとき、すべてのカウンタをリセット
し、ＴＩＭＥ＿ＣＯＵＮＴ＿ＥＮＡＢＬＥを非活動化
し、ＣＨＡＮＮＥＬ＿ＣＯＵＮＴ＿ＥＮＡＢＬＥを活動
化して、状態０に進む。
し、ＴＩＭＥ＿ＣＯＵＮＴ＿ＥＮＡＢＬＥを非活動化
し、ＣＨＡＮＮＥＬ＿ＣＯＵＮＴ＿ＥＮＡＢＬＥを活動
化して、状態０に進む。
【０１６１】ＳＴＡＴＥ０（チャネル時間カウント・タ
イマをスタート） −−ＴＩＭＥ＿ＣＯＵＮＴ＿ＥＮＡＢＬＥを活動化し、
状態１に進む。
イマをスタート） −−ＴＩＭＥ＿ＣＯＵＮＴ＿ＥＮＡＢＬＥを活動化し、
状態１に進む。
【０１６２】ＳＴＡＴＥ１（時間カウントがＢＴＤＭす
ｌ周期に等しくなるのを待つ） −−時間カウンタ値がＢＴＤＭスロット周期に等しい場
合（ここでは３．８マイクロ秒で、これにより、スロッ
トとスロット・フレームの反復レートが、ポジティブ・
スリップに必要な周波数に固定される）、ＢＴＤＭ＿Ｂ
ＯＳまたはＢＴＤＭ＿ＬＳＯＦをパルス出力する。ＢＴ
ＤＭスロットが反復するフレームの最後のスロットの始
まりならＬＳＯＦ（ここでチャネル・カウントは３１に
等しい）、他の場合はＢＯＳ。また、チャネル・カウン
タをインクリメントし（ここではモジュロ３２。そのた
めカウントは、フレームの最後のスロットの終わりで０
にリセットされる）、チャネル・カウント値を現在のチ
ャネル・レジスタにセーブする（ＣＵＲＲＥＮＴ＿ＣＨ
ＡＮＮＥＬ指示をバッファ・マネジャ・ユニットに与
え、時間カウンタをリセットし、ＴＩＭＥ＿ＣＯＵＮＴ
＿ＥＮＡＢＬＥを非活動化して状態２に進む）。 −−時間カウントがスロット周期よりも少ない場合は状
態１にとどまる。
ｌ周期に等しくなるのを待つ） −−時間カウンタ値がＢＴＤＭスロット周期に等しい場
合（ここでは３．８マイクロ秒で、これにより、スロッ
トとスロット・フレームの反復レートが、ポジティブ・
スリップに必要な周波数に固定される）、ＢＴＤＭ＿Ｂ
ＯＳまたはＢＴＤＭ＿ＬＳＯＦをパルス出力する。ＢＴ
ＤＭスロットが反復するフレームの最後のスロットの始
まりならＬＳＯＦ（ここでチャネル・カウントは３１に
等しい）、他の場合はＢＯＳ。また、チャネル・カウン
タをインクリメントし（ここではモジュロ３２。そのた
めカウントは、フレームの最後のスロットの終わりで０
にリセットされる）、チャネル・カウント値を現在のチ
ャネル・レジスタにセーブする（ＣＵＲＲＥＮＴ＿ＣＨ
ＡＮＮＥＬ指示をバッファ・マネジャ・ユニットに与
え、時間カウンタをリセットし、ＴＩＭＥ＿ＣＯＵＮＴ
＿ＥＮＡＢＬＥを非活動化して状態２に進む）。 −−時間カウントがスロット周期よりも少ない場合は状
態１にとどまる。
【０１６３】ＳＴＡＴＥ２（時間カウントが転送枠の始
まりに等しくなるのを待つ） −−時間カウントが、ＢＴＤＭ転送枠の始まりにあれば
（ここではＢＯＳから２．９マイクロ秒で、これは転送
が実際に２．９５マイクロ秒で始まる前の５０ナノ秒の
ガード空間の始まりを示す）、状態３に進む。他の場
合、この状態にとどまる。
まりに等しくなるのを待つ） −−時間カウントが、ＢＴＤＭ転送枠の始まりにあれば
（ここではＢＯＳから２．９マイクロ秒で、これは転送
が実際に２．９５マイクロ秒で始まる前の５０ナノ秒の
ガード空間の始まりを示す）、状態３に進む。他の場
合、この状態にとどまる。
【０１６４】ＳＴＡＴＥ３（データ転送フェーズ） −−時間カウントが、転送枠のエンド・ポイントよりも
少ない場合（ここでは３．７５マイクロ秒で、転送の終
わりと次のＢＯＳの間に５０ナノ秒のガード空間が残
る）、データ転送イネーブル関数ＤＡＴＡ＿ＴＲＡＮＳ
ＦＥＲ＿ＥＮＡＢＬＥをデータ転送ユニットとバッファ
・マネジャ・ユニットに対して確約し、この状態にとど
まる。時間カウントが転送枠のリミットに達すると、デ
ータ転送イネーブル関数の確約を解除する。
少ない場合（ここでは３．７５マイクロ秒で、転送の終
わりと次のＢＯＳの間に５０ナノ秒のガード空間が残
る）、データ転送イネーブル関数ＤＡＴＡ＿ＴＲＡＮＳ
ＦＥＲ＿ＥＮＡＢＬＥをデータ転送ユニットとバッファ
・マネジャ・ユニットに対して確約し、この状態にとど
まる。時間カウントが転送枠のリミットに達すると、デ
ータ転送イネーブル関数の確約を解除する。
【０１６５】７．インタフェースの接続とタイミング 図９は、ＢＴＤＭインタフェースにＬ１とＩＤＬＣの両
側でつながる回路をあらわし、図１０ないし１２は、イ
ンタフェース・ラインにおけるデータ／制御信号タイミ
ングを示す。ここで分かるように、ＩＤＬＣはきわめて
洗練されたマルチタスク・デバイスであるが、ＢＴＤＭ
に関してはむしろ簡易なスレーブ回路である。
側でつながる回路をあらわし、図１０ないし１２は、イ
ンタフェース・ラインにおけるデータ／制御信号タイミ
ングを示す。ここで分かるように、ＩＤＬＣはきわめて
洗練されたマルチタスク・デバイスであるが、ＢＴＤＭ
に関してはむしろ簡易なスレーブ回路である。
【０１６６】ＩＤＬＣタスク・パイプラインのＲＬ１と
ＴＬ１のパーティション（図４）は、ＲＳＭによって指
示される状態ロードと構成制御のプロセスによって条件
づけられ、ＲＳＭによって開始信号が与えられると、あ
るスロットにおける個々のデータ・ビットの転送に関し
て、Ｌ１データ転送ユニットの簡易スレーブとして動作
する。また、ＲＳＭパーティションは、Ｌ１タイミング
制御ユニットによって与えられるスロットの始まりの指
示をラッチするだけでよく（フレームの最後のスロット
ならＢＴＤＭ＿ＬＳＯＦ、他の場合はＢＴＤＭ＿ＢＯ
Ｓ）、その他の動作は、後に、ＢＴＤＭに対する効果あ
るいは関連性なく実行される。
ＴＬ１のパーティション（図４）は、ＲＳＭによって指
示される状態ロードと構成制御のプロセスによって条件
づけられ、ＲＳＭによって開始信号が与えられると、あ
るスロットにおける個々のデータ・ビットの転送に関し
て、Ｌ１データ転送ユニットの簡易スレーブとして動作
する。また、ＲＳＭパーティションは、Ｌ１タイミング
制御ユニットによって与えられるスロットの始まりの指
示をラッチするだけでよく（フレームの最後のスロット
ならＢＴＤＭ＿ＬＳＯＦ、他の場合はＢＴＤＭ＿ＢＯ
Ｓ）、その他の動作は、後に、ＢＴＤＭに対する効果あ
るいは関連性なく実行される。
【０１６７】図９の９０に示したのは、当該インタフェ
ースの制御ラインとデータ・ラインである。その左は、
上述のＬ１タイミング制御ユニット９１とデータ転送ユ
ニット９２で、これらは、インタフェースとそのデータ
の流れを制御する。右は、ＩＤＬＣのパーティションＲ
ＳＭ（リソース・マネジャ）９３、ＲＬ１（受信レイヤ
１）９４、及びＴＬ１（送信レイヤ１）９５で、各々、
ライン９０につながる。
ースの制御ラインとデータ・ラインである。その左は、
上述のＬ１タイミング制御ユニット９１とデータ転送ユ
ニット９２で、これらは、インタフェースとそのデータ
の流れを制御する。右は、ＩＤＬＣのパーティションＲ
ＳＭ（リソース・マネジャ）９３、ＲＬ１（受信レイヤ
１）９４、及びＴＬ１（送信レイヤ１）９５で、各々、
ライン９０につながる。
【０１６８】ライン９０は、２つのスロット定義ライン
９７、９８、２つのビット転送制御ライン９９、１０
０、及び２つのデータ・ビット転送ライン１０１、１０
２から成る。
９７、９８、２つのビット転送制御ライン９９、１０
０、及び２つのデータ・ビット転送ライン１０１、１０
２から成る。
【０１６９】ライン９７、９８は、ＢＴＤＭスロットの
始まりを示すＢＯＳとＬＳＯＦのパルス（図１０参照）
を転送する。先に述べたとおり、これらは、ＢＴＤＭタ
イミング制御ユニット（９１）によって生成され、図９
に示すように、ＲＳＭ内のサイクル・カウンタ回路１０
５とスロット・ジェネレータ回路１０６に与えられる。
ライン９７上のＢＯＳパルスは、スロット反復フレーム
の最後のスロット以外のスロットの始まりを示し、前者
のスロットの始まりは、ライン９８上のＬＳＯＦパルス
によって示される。図の３２スロットの実施例では、Ｂ
ＯＳパルスは、スロット０ないし３０の始まりを、ＬＳ
ＯＦパルスはスロット３１の始まりを示す。
始まりを示すＢＯＳとＬＳＯＦのパルス（図１０参照）
を転送する。先に述べたとおり、これらは、ＢＴＤＭタ
イミング制御ユニット（９１）によって生成され、図９
に示すように、ＲＳＭ内のサイクル・カウンタ回路１０
５とスロット・ジェネレータ回路１０６に与えられる。
ライン９７上のＢＯＳパルスは、スロット反復フレーム
の最後のスロット以外のスロットの始まりを示し、前者
のスロットの始まりは、ライン９８上のＬＳＯＦパルス
によって示される。図の３２スロットの実施例では、Ｂ
ＯＳパルスは、スロット０ないし３０の始まりを、ＬＳ
ＯＦパルスはスロット３１の始まりを示す。
【０１７０】サイクル・カウンタ１０５は、ＢＯＳとＬ
ＳＯＦのパルスごとにリセットされ、その後、ＲＳＭパ
ーティションの内部クロック・パルスをカウントして、
信号ＲＳＭ＿ＥＯＳを生成する。この信号はＩＤＬＣパ
イプライン・パーティション（ＲＬ１とＴＬ１を含む）
に、スロットが終了している指標として配送される。後
者のパーティションはそこで、先に概要を述べた状態ス
ワッピング（関連特許で詳しく説明されている）に備え
る。スロット・ジェネレータ１０６はスロット・カウン
タであり、各ＬＳＯＦパルスに続く最初のＢＯＳパルス
によってリセットされる。その出力ＲＳＭ＿ＴＳＩ（現
在のスロット番号を示す）は、どのデバイス（この信号
を部分アドレス・ポインタとして使うＴＦＭ、ＲＦＭ）
のローカルＲＡＭメモリを参照するすべての同期ＩＤＬ
Ｃパーティション及びパーティションＤＭＡＲＱ（先に
簡単に説明し、関連特許で詳しく説明されている）に向
けられる。これにより、デバイスの同期セクションと非
同期セクションがリンクされ、データ転送の連続性が保
たれる。
ＳＯＦのパルスごとにリセットされ、その後、ＲＳＭパ
ーティションの内部クロック・パルスをカウントして、
信号ＲＳＭ＿ＥＯＳを生成する。この信号はＩＤＬＣパ
イプライン・パーティション（ＲＬ１とＴＬ１を含む）
に、スロットが終了している指標として配送される。後
者のパーティションはそこで、先に概要を述べた状態ス
ワッピング（関連特許で詳しく説明されている）に備え
る。スロット・ジェネレータ１０６はスロット・カウン
タであり、各ＬＳＯＦパルスに続く最初のＢＯＳパルス
によってリセットされる。その出力ＲＳＭ＿ＴＳＩ（現
在のスロット番号を示す）は、どのデバイス（この信号
を部分アドレス・ポインタとして使うＴＦＭ、ＲＦＭ）
のローカルＲＡＭメモリを参照するすべての同期ＩＤＬ
Ｃパーティション及びパーティションＤＭＡＲＱ（先に
簡単に説明し、関連特許で詳しく説明されている）に向
けられる。これにより、デバイスの同期セクションと非
同期セクションがリンクされ、データ転送の連続性が保
たれる。
【０１７１】ライン９９上のパルスＲＤＡＴＡ＿ＶＡＬ
ＩＤ（タイミングは図１０のとおり）は、ライン１０１
に与えられる個々の受信データ・ビット信号ＢＴＤＭ＿
ＲＤＡＴＡ（図１０参照）の転送を指示するストローブ
として機能する。ＲＤＡＴＡ＿ＶＡＬＩＤパルスとＲＤ
ＡＴＡパルスは、図１０、１１に示すとおり、周期が５
０ｎｓ（ナノ秒）で、かかる可変個数のパルスが、アク
ティブ・チャネルに割り当てられた３．８マイクロ秒の
スロットの終わりの８００ｎｓの時間枠で与えられる
（図１１参照）。したがって、ＲＳＭは、各スロット周
期の３／４を超える時間を“セットアップ時間”（図１
１参照）として、先の状態のセーブに充てることがで
き、データ転送や他のパイプライン・タスクが機能し始
める前に、ＩＤＬＣ同期セクションにおけるプロセス状
態を再構成、初期化するのに利用できる。
ＩＤ（タイミングは図１０のとおり）は、ライン１０１
に与えられる個々の受信データ・ビット信号ＢＴＤＭ＿
ＲＤＡＴＡ（図１０参照）の転送を指示するストローブ
として機能する。ＲＤＡＴＡ＿ＶＡＬＩＤパルスとＲＤ
ＡＴＡパルスは、図１０、１１に示すとおり、周期が５
０ｎｓ（ナノ秒）で、かかる可変個数のパルスが、アク
ティブ・チャネルに割り当てられた３．８マイクロ秒の
スロットの終わりの８００ｎｓの時間枠で与えられる
（図１１参照）。したがって、ＲＳＭは、各スロット周
期の３／４を超える時間を“セットアップ時間”（図１
１参照）として、先の状態のセーブに充てることがで
き、データ転送や他のパイプライン・タスクが機能し始
める前に、ＩＤＬＣ同期セクションにおけるプロセス状
態を再構成、初期化するのに利用できる。
【０１７２】先に述べたとおり、各種通信プロトコル
（ＨＤＬＣ、Ｂｉｓｙｎｃｈなど）に従って配置された
音声／データ処理チャネルに、順位の異なる各スロット
を動的に割り当てられる。このようなプロトコルは、Ｉ
ＤＬＣパイプライン・ステージにおいて異なる処理タス
クの実行を要し、したがって、ＲＳＭ及びこれらのステ
ージは、ＴＳＲ（図３の５３）に格納された情報によっ
て個別に構成しなければならない。状態のセーブと再構
成は、各スロットの時間をかなり消費するので、このよ
うなセットアップ時間の必要性や、データの転送を８０
０ｎｓのバースト枠に圧縮することのメリットは大き
い。
（ＨＤＬＣ、Ｂｉｓｙｎｃｈなど）に従って配置された
音声／データ処理チャネルに、順位の異なる各スロット
を動的に割り当てられる。このようなプロトコルは、Ｉ
ＤＬＣパイプライン・ステージにおいて異なる処理タス
クの実行を要し、したがって、ＲＳＭ及びこれらのステ
ージは、ＴＳＲ（図３の５３）に格納された情報によっ
て個別に構成しなければならない。状態のセーブと再構
成は、各スロットの時間をかなり消費するので、このよ
うなセットアップ時間の必要性や、データの転送を８０
０ｎｓのバースト枠に圧縮することのメリットは大き
い。
【０１７３】ＲＤＡＴＡ＿ＶＡＬＩＤパルスは、ＲＬ１
の状態ロジック１１０に与えられる。ロジック１１０
は、各スロットの５０ｎｓの制限内で動作して、チェッ
ク・シフト・レジスタ１１１とデータ・シフト・レジス
タ１１２を条件づけし、そのときライン１０１に現れる
ＲＤＡＴＡビットを受信させる。データ・ビットは、ロ
ジック１１１が有効バイトの受信を検出するまで、レジ
スタ１１２にシフトインされ、それからバイトがＲＶ
（図４）に転送されて処理される。ただし、ある特定の
ビット、ある特定のバイトはこのようには処理されな
い。
の状態ロジック１１０に与えられる。ロジック１１０
は、各スロットの５０ｎｓの制限内で動作して、チェッ
ク・シフト・レジスタ１１１とデータ・シフト・レジス
タ１１２を条件づけし、そのときライン１０１に現れる
ＲＤＡＴＡビットを受信させる。データ・ビットは、ロ
ジック１１１が有効バイトの受信を検出するまで、レジ
スタ１１２にシフトインされ、それからバイトがＲＶ
（図４）に転送されて処理される。ただし、ある特定の
ビット、ある特定のバイトはこのようには処理されな
い。
【０１７４】ＨＤＬＣデータなどを受信するチャネルで
は、チェック・レジスタ１１１にシフトインされる各ビ
ットは、データがフラグ／制御キャラクタとみなされる
のを防ぐトランスペアレンシ・インサート（スタッフ・
ビット）であるかどうかをみるために評価される。ＲＬ
１状態ロジック１１０は、受信されたＨＤＬＣデータ・
ストリームから、トランスペアレンシ・ビットとフラグ
・キャラクタを検出し取り除くようにはたらく。ロジッ
ク１１０は、最後に受信されたデータ・ビットがトラン
スペアレンシ・ビットであることを検出すると、レジス
タ１１２のシフトを禁止し、その中のビットが有効なバ
イトではないという指示を出す。これによりトランスペ
アレンシ・ビットは、次にレジスタ１１２に入力された
有効データ・バイトによって重ね書きされるので、効果
的に除外される。
は、チェック・レジスタ１１１にシフトインされる各ビ
ットは、データがフラグ／制御キャラクタとみなされる
のを防ぐトランスペアレンシ・インサート（スタッフ・
ビット）であるかどうかをみるために評価される。ＲＬ
１状態ロジック１１０は、受信されたＨＤＬＣデータ・
ストリームから、トランスペアレンシ・ビットとフラグ
・キャラクタを検出し取り除くようにはたらく。ロジッ
ク１１０は、最後に受信されたデータ・ビットがトラン
スペアレンシ・ビットであることを検出すると、レジス
タ１１２のシフトを禁止し、その中のビットが有効なバ
イトではないという指示を出す。これによりトランスペ
アレンシ・ビットは、次にレジスタ１１２に入力された
有効データ・バイトによって重ね書きされるので、効果
的に除外される。
【０１７５】この重ね書きは、トランスペアレンシ・ビ
ットが、受信データ・バーストの最後のビットとして届
いたときでも起こる。レジスタがフル・バイトを含まな
いという指示が出されていればそれが（データがＲＶに
転送されないように）保持され、レジスタ１１２のデー
タとともに、各スロットに対するＲＬ１の処理状態の一
部としてセーブされるからである。したがって、各スロ
ットに対するＲＬ１処理の次のサイクルでは、この状態
がリストアされ、トランスペアレンシ・ビットは次に受
信されたバイトによって重ね書きされる。
ットが、受信データ・バーストの最後のビットとして届
いたときでも起こる。レジスタがフル・バイトを含まな
いという指示が出されていればそれが（データがＲＶに
転送されないように）保持され、レジスタ１１２のデー
タとともに、各スロットに対するＲＬ１の処理状態の一
部としてセーブされるからである。したがって、各スロ
ットに対するＲＬ１処理の次のサイクルでは、この状態
がリストアされ、トランスペアレンシ・ビットは次に受
信されたバイトによって重ね書きされる。
【０１７６】同様に、ロジック１１０は、プロトコル特
有のフラグ（または他の制御）キャラクタがレジスタ１
１１にあることを検出すると、レジスタ１１２からＲＶ
への関連バイトの転送を抑圧する。そのため、キャラク
タは、次に受信されたデータ・バイトによって重ね書き
される。
有のフラグ（または他の制御）キャラクタがレジスタ１
１１にあることを検出すると、レジスタ１１２からＲＶ
への関連バイトの転送を抑圧する。そのため、キャラク
タは、次に受信されたデータ・バイトによって重ね書き
される。
【０１７７】これと逆のプロセスがＴＬ１で起こる。Ｔ
Ｌ１は、状態制御ロジック１１５、対をなすデータ・レ
ジスタ１１６、１１７、及びマルチプレクサ１１８を含
む。ロジック１１５は、アクティブな送信チャネルに対
して動作し、レジスタの空き状態を管理し、ＴＶから得
られたバイトでレジスタを埋める。こうして“ピンポ
ン”式にレジスタの間を行き来する。ロジック１１５
は、ライン１００に現れるＴＤＡＴＡ＿ＲＥＱプロンプ
ト（このパルスはバースト枠の間に０ないし８個出力さ
れる）に応答して、データ・ビットをレジスタ１１６、
１１７からＴＤＡＴＡライン１０２に転送するようにマ
ルチプレクサ１１８を条件づける（レジスタ１１６、１
１７は、両方が一杯なら交互に選択されるので、一方の
レジスタが空になってから、もう一方のレジスタが空に
なる）。
Ｌ１は、状態制御ロジック１１５、対をなすデータ・レ
ジスタ１１６、１１７、及びマルチプレクサ１１８を含
む。ロジック１１５は、アクティブな送信チャネルに対
して動作し、レジスタの空き状態を管理し、ＴＶから得
られたバイトでレジスタを埋める。こうして“ピンポ
ン”式にレジスタの間を行き来する。ロジック１１５
は、ライン１００に現れるＴＤＡＴＡ＿ＲＥＱプロンプ
ト（このパルスはバースト枠の間に０ないし８個出力さ
れる）に応答して、データ・ビットをレジスタ１１６、
１１７からＴＤＡＴＡライン１０２に転送するようにマ
ルチプレクサ１１８を条件づける（レジスタ１１６、１
１７は、両方が一杯なら交互に選択されるので、一方の
レジスタが空になってから、もう一方のレジスタが空に
なる）。
【０１７８】ロジック１１５は、ＨＤＬＣデータに割り
当てられたチャネルでは、フレームの最後のバイトがレ
ジスタ１１６、１１７のいずれかに転送されたときにＴ
Ｖからの信号によって警報を受け、最後のバイトがＢＴ
ＤＭに転送された後、マルチプレクサ１１８は、それ
が、フラグその他の制御キャラクタ・シンボル（アボー
ト／アイドル制御キャラクタなど）のソース１１９から
選択したフレームの終わりのフラグ・キャラクタを挿入
するように条件づけられる。アボート／アイドル・キャ
ラクタは、転送プロセスの他のフェーズ及びプロトコル
特有のデータに対して要求された場合には、送信データ
に挿入され、必要に応じて空キャラクタが各ソース１２
０から選択され挿入される。
当てられたチャネルでは、フレームの最後のバイトがレ
ジスタ１１６、１１７のいずれかに転送されたときにＴ
Ｖからの信号によって警報を受け、最後のバイトがＢＴ
ＤＭに転送された後、マルチプレクサ１１８は、それ
が、フラグその他の制御キャラクタ・シンボル（アボー
ト／アイドル制御キャラクタなど）のソース１１９から
選択したフレームの終わりのフラグ・キャラクタを挿入
するように条件づけられる。アボート／アイドル・キャ
ラクタは、転送プロセスの他のフェーズ及びプロトコル
特有のデータに対して要求された場合には、送信データ
に挿入され、必要に応じて空キャラクタが各ソース１２
０から選択され挿入される。
【０１７９】図１２は、Ｌ１内部クロックＣ１、Ｂ２の
タイミングを示す。クロックは各々、パルスＴＤＡＴＡ
＿ＲＥＱ、ＲＤＡＴＡ＿ＶＡＬＩＤのタイミングを決め
る。Ｃ１はマスタ・クロックで、Ｂ２はＣ１から導かれ
る。各クロック・パルスの周期は２０ｎｓで、各Ｂ２パ
ルスは、ガード空間５ｎｓをおいて対応するＣ１パルス
に続く。データ・ビット転送周期は各々、４クロック・
フェーズあり、Ｂ２パルスの周期、そのＢ２パルスの終
わりから次のＣ１パルスの立ち上がりまでの間隔、その
Ｃ１パルスの周期、及びその終わりから次のＢ２パルス
の始まりまでの間隔によって定義される。
タイミングを示す。クロックは各々、パルスＴＤＡＴＡ
＿ＲＥＱ、ＲＤＡＴＡ＿ＶＡＬＩＤのタイミングを決め
る。Ｃ１はマスタ・クロックで、Ｂ２はＣ１から導かれ
る。各クロック・パルスの周期は２０ｎｓで、各Ｂ２パ
ルスは、ガード空間５ｎｓをおいて対応するＣ１パルス
に続く。データ・ビット転送周期は各々、４クロック・
フェーズあり、Ｂ２パルスの周期、そのＢ２パルスの終
わりから次のＣ１パルスの立ち上がりまでの間隔、その
Ｃ１パルスの周期、及びその終わりから次のＢ２パルス
の始まりまでの間隔によって定義される。
【０１８０】データの転送は肯定応答されない。これは
図では“＊＊＊＊”（受信データＲＤＡＴＡのとき）と
“＃＃＃＃”（送信データＴＤＡＴＡのとき）で示し
た。
図では“＊＊＊＊”（受信データＲＤＡＴＡのとき）と
“＃＃＃＃”（送信データＴＤＡＴＡのとき）で示し
た。
【０１８１】
【発明の効果】この発明は、データ処理システムを、外
部ソースである同期データ信号回路から効率的に分離
し、よって外部ソースに対するシステムの時間依存性を
少なくするデータ転送インタフェースを提供する。
部ソースである同期データ信号回路から効率的に分離
し、よって外部ソースに対するシステムの時間依存性を
少なくするデータ転送インタフェースを提供する。
【図１】代表的なプライマリ・レートＩＳＤＮネットワ
ーク環境におけるデータ処理ノードのブロック図であ
り、ノード側システム機器内の当該ＢＴＤＭインタフェ
ースの“中間”位置を示す図である。
ーク環境におけるデータ処理ノードのブロック図であ
り、ノード側システム機器内の当該ＢＴＤＭインタフェ
ースの“中間”位置を示す図である。
【図２】当該インタフェースの動作を制御するＬ１回路
の各部のハイレベル・ブロック図である。
の各部のハイレベル・ブロック図である。
【図３】ＩＤＬＣデバイス内部のロジック構成のハイレ
ベル・ブロック図であり、主なロジック・パーティショ
ンと関連ＲＡＭメモリ・ユニットを示す図である。
ベル・ブロック図であり、主なロジック・パーティショ
ンと関連ＲＡＭメモリ・ユニットを示す図である。
【図４】当該ＢＴＤＭインタフェースに対して、転送中
の通信データを処理する同期パイプラインを形成するＩ
ＤＬＣデバイス各部の図である。
の通信データを処理する同期パイプラインを形成するＩ
ＤＬＣデバイス各部の図である。
【図５】当該デバイスの同期セクション内で、Ｌ１回路
からＢＴＤＭインタフェースへ転送された信号に応答し
て、そのリソース・マネジャ・パーティションＲＳＭの
指示に従って実行される機能のタイム・チャートの図で
ある。
からＢＴＤＭインタフェースへ転送された信号に応答し
て、そのリソース・マネジャ・パーティションＲＳＭの
指示に従って実行される機能のタイム・チャートの図で
ある。
【図６】ＢＴＤＭバッファ・マネジャ・ユニットの図で
ある。
ある。
【図７】ＢＴＤＭデータ転送ユニットの図である。
【図８】ＢＴＤＭタイミング制御ユニットの図である。
【図９】ＢＴＤＭインタフェースの各ライン及びその、
インタフェースを通して接続されるＬ１回路とＩＤＬＣ
デバイスにおける回路終端を示す図である。
インタフェースを通して接続されるＬ１回路とＩＤＬＣ
デバイスにおける回路終端を示す図である。
【図１０】図９に示したインタフェース・ライン上の信
号のタイミングを示す図である。
号のタイミングを示す図である。
【図１１】図９に示したインタフェース・ライン上の信
号のタイミングを示す図である。
号のタイミングを示す図である。
【図１２】図９に示したインタフェース・ライン上の信
号のタイミングを示す図である。
号のタイミングを示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフレイ・スコット・ゴードン アメリカ合衆国バージニア州センタービ ル， ウッドメア・ドライブ，ナンバー 203 5107番地 (72)発明者 ダニエル・シー・クール アメリカ合衆国フロリダ州デルレイ・ビー チ， チェリーウエイ 16416番地 (72)発明者 テイモシー・ドンセント・リー アメリカ合衆国フロリダ州ボカラトーン サウス・ウエスト・イレブンス・ストリー ト 1798番地 (72)発明者 トニー・エドウイン・パーカー アメリカ合衆国フロリダ州ボカラトーン ユニット・ナンバー５， ノースウエス ト・フォース・アベニュー 1745番地
Claims (25)
- 【請求項１】時間に依存する複数のデータ転送チャネル
において外部ソースからデータを受け取るデータ処理シ
ステムにあって、該システムを、かかるデータ転送の時
間依存性から分離するバースト時分割多重インタフェー
スであって、 上記外部ソースに接続され、上記システムを該外部ソー
スから分離する回路手段と、 上記回路手段を上記システムに接続し、該回路手段と該
システムとの間に個別データ転送インタフェースを形成
し、時分割フレームとタイム・スロットの反復を指示す
る少なくとも１つの制御ラインと、データのビットの転
送を促す信号を該システムに供給する少なくとも１つの
プロンプト制御ラインとを含む、複数のデータ転送／制
御ラインとを含み、 上記回路手段が、 フレームとタイム・スロットの反復を指示する上記少な
くとも１つの制御ラインに接続されて、時分割フレーム
の反復を各フレーム内の複数の基本タイム・スロットの
反復と区別する信号を該ラインに供給するタイミング手
段と、 上記外部ソースに接続され、上記基本タイム・スロット
のうち選択されたスロットにあらかじめ割り当てられた
チャネルを介して上記システムに転送されたデータを受
け取るバッファ手段と、 上記データ転送ライン、上記プロンプト制御ライン、上
記バッファ手段、及び上記タイミング手段に接続され
て、上記スロットの継続時に動作することによって、該
バッファ手段と上記システムとの間で該データ転送ライ
ンを介して、データを選択的に、ビット直列に転送させ
る、データ転送手段とを含む、 バースト時分割多重インタフェース。 - 【請求項２】請求項１に記載のインタフェースであっ
て、 フレームとスロットの反復を指示する少なくとも１つの
制御ラインに、フレームの反復を指示する第１制御ライ
ンと、スロットの反復を指示する第２制御ラインとが含
まれ、 タイミング手段に、上記第１及び第２の制御ラインに接
続されて、連続したフレーム相互間の遷移とフレーム内
の連続したタイム・スロット相互間の遷移とをシステム
に指示する、時間的に分離したパルス信号を供給し、よ
ってフレームに出現するスロット数と、フレーム内の個
々のタイム・スロットの周期とが、該タイミング手段に
よって任意に決定可能になる手段が含まれる、 バースト時分割多重インタフェース。 - 【請求項３】請求項１に記載のインタフェースであっ
て、 ｎが、連続して出現するフレーム相互間の各タイム・ス
ロットに対して転送可能な最大ビット数であるとき、各
タイム・スロットに対して最大ｎビットのデータを格納
する手段がバッファ手段に含まれ、 スロットに供給されるプロンプト・パルス数が、同一ス
ロットに対して上記バッファ手段に格納されたデータ量
に関係し、システムと該バッファ手段との間で０ないし
ｎの可変個数のビットのデータが各スロットにおいてビ
ット直列に転送されるように、各タイム・スロットにお
いて０ないしｎの可変個数のプロンプト・パルスを少な
くとも１つのプロンプト制御ラインに供給する手段がデ
ータ転送手段に含まれる、 バースト時分割多重インタフェース。 - 【請求項４】請求項３に記載のバースト時分割多重デー
タ転送インタフェースであって、 タイミング手段に、各タイム・スロットの小部分におい
てのみアクティブな短時間の転送イネーブル信号を該ス
ロットにおいて選択的に生成する手段が含まれ、 データ転送手段に、上記イネーブル信号に応答して、該
イネーブル信号が同時にアクティブなときにのみ、各ス
ロットに対して０ないしｎのデータ・ビットの転送を逐
一実行する手段が含まれる、 バースト時分割多重データ転送インタフェース。 - 【請求項５】請求項４に記載のバースト・データ転送イ
ンタフェースであって、データ転送手段に、 タイミング手段とバッファ手段に接続されて、イネーブ
ル信号の活動化よりも少し前の時間に出現するスロット
において転送されるデータ・ビットをすべて受信しラッ
チする手段と、 上記タイミング手段に接続され、上記イネーブル信号が
アクティブなとき動作可能になり、上記受信・ラッチ手
段によってラッチされたデータ・ビットを、該イネーブ
ル信号の１つの活動化間隔においてｎビットを転送でき
るレートで、データ・ラインに直列に転送する一方、プ
ロンプト・パルス信号をプロンプト制御ラインを通して
システムに供給して、有効データ・ビットが転送された
ことを指示する、手段とが含まれ、 上記システムと上記インタフェースのデータ／プロンプ
ト制御ラインとの間に接続されて、上記データ転送手段
によって供給された上記データ・ビットを、上記プロン
プト制御信号に同期応答して受信しラッチし、かつラッ
チされたデータ・ビットを上記イネーブル信号に対して
同期して該システムに転送する、受信回路手段を含む、 バースト・データ転送インタフェース。 - 【請求項６】請求項５に記載のバースト・データ転送イ
ンタフェースであって、スロットにおいて転送されたデ
ータを、複数の異なるプロトコルに従って変更可能にフ
ォーマットでき、同期受信手段に接続されて、該受信手
段によってラッチされたデータを受信し、かつプロトコ
ル特有のキャラクタを取り除くために、イネーブル信号
に対して非同期に該データを処理する、構成変更の可能
な処理手段がシステムに含まれる、 バースト・データ転送インタフェース。 - 【請求項７】請求項６に記載のバースト・データ転送イ
ンタフェースであって、データ／制御ラインに、データ
転送手段から転送されるデータ用の受信データ・ライン
（ＲＤＡＴＡ）を１つのみ、及び個別データ・ビットを
伴うプロンプト信号を転送するためのプロンプト制御ラ
イン（ＲＤＡＴＡ＿ＶＡＬＩＤ）が含まれ、 各プロンプト信号が出現する所定時間内に上記ＲＤＡＴ
Ａラインに供給される各データ・ビットをラッチするた
めに、同期受信手段を必要とする、 バースト・データ転送インタフェース。 - 【請求項８】請求項７に記載のバースト・インタフェー
スであって、 構成変更の可能な処理手段が、各スロットにおいて転送
されるデータに関するプロトコル特有の処理タスクを実
行するように、インタフェース制御ラインに接続され
て、インタフェース・スロットの出現に同期して、該構
成変更の可能な手段の処理状態を動的に再構成する手段
が、該処理手段に含まれ、 イネーブル信号がアクティブに持続する短い時間が、上
記構成変更の可能な手段の再構成に最大の時間が与えら
れるように設計された、 バースト・インタフェース。 - 【請求項９】時間に依存する複数のデータ転送チャネル
において外部ソースからデータを受信するデータ処理シ
ステムにあって、時間依存性を、該システムと該ソース
との間で動作する比較的小さい回路に限定することによ
って、データ転送の時間依存性を該システムから分離す
るバースト時分割多重インタフェースであって、 上記システムと比較して小さく、上記外部ソースからデ
ータを受信する回路と、 複数のデータ転送／制御ラインを含み、上記比較的小さ
い回路と上記システムとの間で個別データ転送インタフ
ェースを形成する手段と、 上記ラインのうち特定のラインに接続されて上記システ
ムへデータを転送する、上記回路内の第１手段と、 上記制御ラインの特定のラインと上記第１手段とに接続
されて、Ｎ個の基本タイム・スロットの、周期的に反復
する時分割フレームを定義し（Ｎは２よりも大きい）、
各フレーム内の、上記データ転送チャネルに割り当て可
能な個々のスロットを指示する、上記回路内の第２手段
と、 ｎが１よりも大きく、上記外部ソースから受信できる最
大ビット数であるとき、上記外部ソースから受信された
データを転送するために割り当てられたスロットが連続
して出現する間に、上記タイム・スロットの各々に対し
て最大ｎ個の所定個数のデータ・ビットを格納するバッ
ファ手段と、 上記バッファ手段と上記第１手段とに接続されて、上記
各タイム・スロットに対して該バッファ手段に格納され
た、外部ソースからのデータの０ないしｎの可変個数の
ビットを上記システムに転送するように、該各スロット
において該第１手段を条件づけ、このように転送された
ビット数が、該スロットが最後に出現してから該スロッ
トに対して受信されたデータのすべてのビットをあらわ
す、上記回路内の手段とを含む、 バースト時分割多重インタフェース。 - 【請求項１０】データ処理システムをデータ通信ネット
ワークに接続する２段階インタフェースであって、 上記ネットワークに直結し、受信データと送信データの
信号を、Ｍ個のデータ通信チャネルに対して（Ｍは１よ
りも大きい）、第１インタフェースを通してビット直列
に転送するように動作し、受信データが上記システムに
向けられ、送信データが該システムから遠ざかり、該動
作の速度が、該ネットワークの動作特性と直接的に合致
する、該第１インタフェースと、 上記システムと上記第１インタフェースとの間に置か
れ、該第１インタフェース側の上記Ｍ個のチャネルに対
して転送された信号に対応する受信及び送信のデータ信
号が、該チャネルに割り当てられたＮ個の基本タイム・
スロットの、周期的に反復する時分割フレームにおいて
（Ｎは２よりも大きい）、第２インタフェースをビット
直列に転送される、バースト時分割多重モードで動作
し、該タイム・スロットにおいて該第２インタフェース
を転送される受信データが、０ないしｎ個のデータ・ビ
ットの可変長のバーストから成り（ｎは２よりも大き
い）、同じ該タイム・スロットにおいて転送される送信
データが、０ないしｍ個のビットの可変長のバーストか
ら成る（ｍは２よりも大きい）、該第２インタフェース
と、 上記第１及び第２のインタフェース相互間に接続され
て、上記スロットの各々に対して受信データを最大ｎビ
ット、送信データを最大ｍビット格納し、上記Ｎ個のス
ロットの各々の出現レートと、上記ネットワークの動作
特性とが、１つのスロットが出現する１期間において、
該Ｎ個のスロットの各々に割り当てられたバッファ手段
内のストレージ空間に対して、転送のために上記第１イ
ンタフェース側において、ｎビットを超える受信データ
を外部から供給できないように、関係づけられた、該バ
ッファ手段と、 上記バッファ手段と上記第２インタフェースとに接続さ
れて、各スロットが連続して出現する間に、各スロット
に対して該バッファ手段に蓄積されたすべての受信デー
タが、各スロットが次に出現する間に上記システムに引
き渡され、かつ各スロットが連続して出現する間に、各
スロットに対して、送信データを格納するための、該バ
ッファ手段に生じた非占有空間がすべて、各スロットが
次に出現する間に必ず埋められるように、該第２インタ
フェースでのバースト転送を制御する、手段とを含む、 ２段階インタフェース。 - 【請求項１１】請求項１０に記載の２段階インタフェー
ス構成であって、第１ネットワークが、チャネルに割り
当て可能なＮ個の基本タイム・スロットを含む周期的に
反復する時分割フレームにおいて時分割モードで動作
し、 第２インタフェースにおいて上記Ｎ個のスロットのうち
１つが連続的に出現する間隔が、常に、第１インタフェ
ースにおいて該Ｎ個のスロットのうち関連する１つが連
続的に出現する間隔よりもわずかに短くなるように、該
第１及び第２のインタフェースにおけるタイム・スロッ
ト・フレームが、わずかに異なるレートＦ１及びＦ２で
出現する（Ｆ２はＦ１より大きい）、 ２段階インタフェース構成。 - 【請求項１２】請求項１０に記載のインタフェース構成
であって、 第２インタフェースにおけるデータのバースト転送が、
各スロットのうち持続時間の短い部分に圧縮され、よっ
て該スロットが出現する他の時間を、該第２インタフェ
ースにおけるデータ転送を同時に処理することには関係
しないが、該スロットとの同期に必要な機能を実行する
ために、システムによって利用できる、 ２段階インタフェース構成。 - 【請求項１３】請求項１１に記載のインタフェース構成
であって、バッファ手段が、 第２インタフェースに出現するＮ個のスロットの各々に
予約され、各々が、各スロットを介してシステムに転送
中の受信データを最大ｎビット、及び各スロットを介し
てシステムから転送中の受信データを最大ｍビット格納
する手段を含む、Ｎ個の個別ビット・ストレージ手段
と、 上記ビット・ストレージ手段の各々に関係し、第２イン
タフェースに出現する各スロットに対して、各ビット・
ストレージ手段に同時に格納された受信データ・ビット
数を指示する、Ｎ個の占有状態指示手段と、 上記ビット・ストレージ手段の各々に関係し、上記第２
インタフェースの各スロットに対して送信データ・ビッ
トを格納するのに該手段内で現在利用できる空きビット
・ストレージ位置の個数を指示する、Ｎ個の空き状態指
示手段とを含み、 バースト転送制御手段が、 上記第２インタフェースにおける上記Ｎ個のスロットの
各々の始まりを指示する手段と、 上記スロットの始まりを指示する手段と上記占有状態指
示手段とに接続されて、該第２インタフェースにおいて
各スロットが出現する所定フェーズで動作することによ
って、該スロットに対して同時に格納されたすべての受
信ビットを該インタフェースを通して上記システムにシ
フトすることを制御する手段と、 上記スロットの始まりを指示する手段と上記空き状態指
示手段とに接続されて、上記第２インタフェースにおい
て各スロットが出現する所定フェーズで動作することに
よって、複数の送信データ・ビットを該インタフェース
を通して各ビット・ストレージ手段へ転送することを制
御し、このように転送された個数が、送信データの格納
に用いられる各ビット・ストレージ手段の空き部を同時
に隙間なく埋める、手段とを含む、 ２段階インタフェース構成。 - 【請求項１４】時分割多重データ通信ネットワークのノ
ードで動作するデータ通信システムにおいて、該ネット
ワークの基本時分割フレームが、該ネットワークの通信
特性によって固定された周波数Ｆ１で反復するＮ個のス
ロットから成り、該Ｎ個のスロットが、Ｎ個の個別デー
タ通信チャネルに割り当て可能であって、該システム
が、該ネットワークに対するデータ転送を処理するデー
タ・リンク制御デバイスと、該デバイスと該ネットワー
クとのインタフェースをとる回路手段とを含む該システ
ムにおいて、該回路手段と該デバイスとの間の改良され
た中間インタフェース構成であって、 Ｆ１に等しいかより大きい周波数Ｆ２で反復するＮ個の
スロットの時間多重フレームを定義したタイミング信号
を上記デバイスに供給する、上記回路手段内のタイミン
グ手段と、 各スロットにおいて動作することによって、データ転送
制御信号を上記デバイスに供給し、該スロットにおいて
０ないしｎビットのデータをビット直列に転送するよう
に（ｎは２よりも大きい）該デバイスを条件づける、上
記回路手段内のデータ転送制御手段と、 各スロットに割り当てられた通信チャネルにおいて、上
記デバイスと上記インタフェースとの間で転送中のデー
タをあらわす、各スロットに対するデータを格納し、各
スロットに対するデータを少なくともｎビット格納する
容量を備えた、上記回路手段内のバッファ手段と、 上記バッファ手段と上記データ転送制御手段とに接続さ
れて、各スロットに対する該データ・バッファ手段の占
有状態との調整により、各スロットにおいて該制御手段
を動作させることによって、上記デバイスと該データ・
バッファ手段との間で、あるスロットにおいて転送され
るビット数が、各スロットに対する該バッファの占有状
態の、所定の関数となる、制御手段とを含む、 改良された中間インタフェース構成。 - 【請求項１５】請求項１４に記載の中間インタフェース
構成であって、 回路手段とデバイスが、スロットにおける送信データと
受信データの双方向転送を処理するように適合化され、
受信データが、該デバイスに転送するためにネットワー
クから受信されたデータであり、送信データが、該ネッ
トワークに転送するために該デバイスによって準備され
たデータであって、 データ・バッファ手段が、Ｎ個のスロットの各々に対し
て受信データと送信データを各々最大ｎビット格納で
き、 上記データ・バッファ手段に、各スロットに対して同時
に格納された受信ビット数と、各スロットに対して送信
ビットを格納するのに同時に利用できる空きビット位置
の個数とを指示する手段が含まれ、 データ転送制御手段が、各スロットにおいて、上記バッ
ファ手段に対して、受信データ・ビットを０ないしｎ回
転送し、送信データ・ビットを０ないしｎ回転送するよ
うに上記デバイスを条件づけるように適合化され、 指示手段からの個数指示に応答して、各スロットにおい
て該データ転送手段を動作させることによって、各スロ
ットに対して格納されていることが該指示手段によって
指示されている受信データ・ビット数に相当する受信デ
ータ・ビット数を、上記データ・バッファ手段から受信
するように、かつ各スロットに対して該指示手段によっ
て指示された空き送信バッファ・ビット位置の個数に相
当する送信データ・ビット数を、該データ・バッファ手
段へ転送するように、上記デバイスを条件づける手段
が、上記制御手段に含まれる、 中間インタフェース構成。 - 【請求項１６】請求項１５に記載の中間インタフェース
構成であって、 スロットが出現するフレームの間に、各スロットに対し
てバッファ手段に入力された受信ビット数が、ｎを超え
ないように、かつ該スロットに対して該バッファ手段か
ら該ネットワークへ転送すべき送信ビット数もｎを超え
ないように、ｎの値が、ネットワーク・インタフェース
におけるスロットとビットの反復レートに対して選択さ
れた、 中間インタフェース構成。 - 【請求項１７】請求項１６に記載の中間インタフェース
構成であって、 Ｆ２がＦ１よりもわずかに大きく、よって、ネットワー
ク内のローカル・タイミング回路とリモート・タイミン
グ回路との間の相対ドリフトによって生じる、回路手段
のネットワーク・インタフェースにおけるタイミング変
化にかかわらず、上記中間インタフェース側のスロット
に対してデータ・バッファ手段に蓄積された受信ビット
が、各スロットにおいてデバイスに転送された受信ビッ
ト数よりも大きくなり得ない、 中間インタフェース構成。 - 【請求項１８】請求項１４に記載の中間インタフェース
構成であって、 各スロットにおけるデータ転送制御手段の動作が、スロ
ット間隔のうちわずかな部分でしか生じないように制限
されることによって、異なるプロトコルで動作するチャ
ネルに対する時間依存性を少なくして処理を実行できる
ように、デバイスが、上記中間インタフェースに対して
データを処理し、該スロットに対する処理状態を変更す
るために、スロット期間の大部分を使用できる、 中間インタフェース構成。 - 【請求項１９】データが、データ通信ネットワークと、
独立した処理システムの各々との間で、レイヤ１（Ｌ
１）とレイヤ２（Ｌ２）のライン／リンク制御処理デバ
イスの２層ステージを介してやりとりされ、Ｌ１デバイ
ス・ステージが、該ネットワークの各ノードと直接イン
タフェースをとり、Ｌ２デバイス・ステージが該処理シ
ステムの各々と接続された、データ処理システム・ノー
ドを含む該データ通信ネットワークにおいて、該ノード
における該Ｌ１及びＬ２のデバイス・ステージ相互間の
時間依存性を分離するバースト時分割多重インタフェー
スであって、 上記Ｌ１及びＬ２のデバイス・ステージ相互間に個別物
理パスが提供されて、該デバイス・ステージ相互間及び
該ステージを通して上記ネットワークと個々の処理シス
テムとの間でデータがビット直列に、双方向に転送され
るように、該ステージ相互間に及ぶ複数のデータ／制御
ラインと、 上記制御ラインのうち特定のラインに対してタイミング
信号を生成して、Ｎ個のスロットの（Ｎは２よりも大き
い）、周期的に出現する時分割フレーム内の個々のタイ
ム・スロットの始まりを定義し、該タイム・スロット
が、上記Ｌ１及びＬ２のステージ相互間で通信データを
転送するデータ転送チャネルに割り当て可能であって、
該データが、上記ネットワーク内の各通信チャネルと個
々の処理システムとの間で転送中のデータをあらわす、
該Ｌ３デバイス・ステージ内のタイミング手段と、 時間がオーバラップした第１及び第２のパルス信号バー
ストを各スロットにおいて上記デバイスに供給し、該第
１バースト内の各パルスによって、上記Ｌ１ステージが
データのビットを該デバイスに送信できる状態にあるこ
とが指示され、該第２バースト内の各パルスによって、
該Ｌ１ステージが該デバイスからデータのビットを受信
できる状態にあることが指示され、第１及び第２の各バ
ースト内のパルス数が可変であって０ないしｎの範囲に
あり（ｎは２よりも大きい）、該Ｌ１及びＬ２のステー
ジが、各スロットにおいて各通信方向でのｎビットのデ
ータの転送を処理する適合性を備える、該Ｌ１ステージ
内の第１転送制御手段と、 上記第１及び第２のバースト内の上記パルスの準備状態
の各指示に応答して、上記Ｌ１デバイス・ステージに対
してデータ・ビット信号を、該準備状態指示信号の各々
と時間的に同期して受信及び送信する、該Ｌ２デバイス
・ステージ内の手段とを含む、 バースト時分割多重インタフェース。 - 【請求項２０】請求項１９に記載のバースト時分割イン
タフェースであって、 各スロットに関係するチャネルにおいてネットワークか
らＬ２ステージへ転送するために、各スロットに対して
受信データを最大ｎビット格納し、各スロットに関係す
るチャネルにおいて該Ｌ２ステージからネットワークへ
転送するために、各スロットに対して送信データを最大
ｎビット格納するバッファ手段が、Ｌ１ステージに含ま
れ、ｎが、該チャネルにおいて、該チャネルに割り当て
られたスロットが連続して出現する間に該ネットワーク
から受信でき、該ネットワークに送信できる最大ビット
数をあらわす、 バースト時分割多重インタフェース。 - 【請求項２１】請求項２０に記載のバースト時分割イン
タフェースであって、第１及び第２のバーストのタイミ
ングが、各スロット内の短い時間枠において該バースト
が出現するように決定された、 バースト時分割インタフェース。 - 【請求項２２】請求項２０に記載のバースト時分割イン
タフェースであって、時間枠が各スロットの終わり近く
に固定された、 バースト時分割インタフェース。 - 【請求項２３】請求項２２に記載のインタフェースであ
って、Ｌ１ステージとネットワークとの間で、スロット
とフレームが、Ｌ１及びＬ２のステージ相互間のバース
ト・インタフェースにおけるスロットとフレームに対応
する時分割モードで動作し、Ｌ１とＬ２のインタフェー
ス側のフレームとスロットの反復周波数が、Ｌ１とネッ
トワークのインタフェース側よりもわずかに高いため、
Ｌ１とＬ２のインタフェースにおけるデータ転送が、常
に、Ｌ１とネットワークのインタフェースにおける各転
送を時間的にリードし、よって、リモート・ネットワー
ク・クロックのドリフトによってＬ１とネットワークの
インタフェースにかかる時間依存性にかかわらず、Ｌ１
とＬ２のインタフェースにおいて各スロットが出現する
１周期の間に、１つのチャネルに対してバッファ手段に
転送されたビット数が、ｎを超えることのない、 バースト時分割多重インタフェース。 - 【請求項２４】請求項２３に記載のインタフェースであ
って、該インタフェースにおいて異なるチャネルで転送
されたデータを、各種データ通信プロトコルに従って様
々に構成でき、Ｌ２デバイスに、該インタフェースのタ
イミング制御ラインに接続されて、該Ｌ２デバイスを再
構成し、該デバイスの処理状態をタイム・スロットと同
期して変更する手段が含まれ、バースト時間枠が短縮さ
れることにより、再構成と状態変更を行う該手段の動作
時間が、バーストの間に実行されるデータ転送に影響を
与えることなく最大になる、 バースト時分割多重インタフェース。 - 【請求項２５】請求項２４に記載のインタフェースであ
って、Ｌ２デバイスに、スロットに同期して動作するの
に必要な多段処理パイプラインが含まれ、該パイプライ
ンの各ステージを、再構成と状態変更を行う手段によっ
て操作する必要があり、バースト時間枠が短縮されるこ
とにより、バーストの間に、かかる操作とデータ転送プ
ロセスが干渉することなく、すべての該パイプライン・
ステージの状態を操作する時間が最大になる、 バースト時分割多重インタフェース。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US495012 | 1983-05-16 | ||
| US07/495,012 US5241541A (en) | 1990-03-15 | 1990-03-15 | Burst time division multiplex interface for integrated data link controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136847A JPH05136847A (ja) | 1993-06-01 |
| JPH0724412B2 true JPH0724412B2 (ja) | 1995-03-15 |
Family
ID=23966888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3044113A Expired - Lifetime JPH0724412B2 (ja) | 1990-03-15 | 1991-02-18 | バースト時分割多重インタフェース |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5241541A (ja) |
| EP (1) | EP0448232B1 (ja) |
| JP (1) | JPH0724412B2 (ja) |
| CA (1) | CA2034031C (ja) |
| DE (1) | DE69131584T2 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689535A (en) * | 1992-08-25 | 1997-11-18 | Dsc Communications Corporation | Method and apparatus for processing multiple facility datalinks |
| US5485487A (en) * | 1994-02-25 | 1996-01-16 | Motorola, Inc. | Reconfigurable counter and pulse width modulator (PWM) using same |
| US5533205A (en) * | 1994-03-30 | 1996-07-02 | International Business Machines Corporation | Method and system for efficient bus allocation in a multimedia computer system |
| US5546549A (en) * | 1994-06-01 | 1996-08-13 | International Business Machines Corporation | Multi-path channel (MPC) interface with user transparent, unbalanced, dynamically alterable computer input/output channels |
| US5590304A (en) * | 1994-06-13 | 1996-12-31 | Covex Computer Corporation | Circuits, systems and methods for preventing queue overflow in data processing systems |
| JPH086796A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | ダウンロード方法、そのネットワークシステム、及びデータファイル更新方法 |
| US5570356A (en) * | 1995-06-07 | 1996-10-29 | International Business Machines Corporation | High bandwidth communications system having multiple serial links |
| US5758089A (en) * | 1995-11-02 | 1998-05-26 | Sun Microsystems, Inc. | Method and apparatus for burst transferring ATM packet header and data to a host computer system |
| US6373848B1 (en) | 1998-07-28 | 2002-04-16 | International Business Machines Corporation | Architecture for a multi-port adapter with a single media access control (MAC) |
| US7233977B2 (en) * | 1998-12-18 | 2007-06-19 | Emc Corporation | Messaging mechanism employing mailboxes for inter processor communications |
| FR2796794B1 (fr) * | 1999-07-19 | 2001-09-21 | Matra Nortel Communications | Dispositif d'interface asynchrone, et systeme de communication ayant un equipement muni d'un tel dispositif |
| JP2001156733A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | 高速スロット割当方法及び方式 |
| US7187708B1 (en) * | 2000-10-03 | 2007-03-06 | Qualcomm Inc. | Data buffer structure for physical and transport channels in a CDMA system |
| US7411934B2 (en) * | 2002-02-12 | 2008-08-12 | Broadcom Corporation | Packetized audio data operations in a wireless local area network device |
| US7324496B1 (en) | 2002-05-01 | 2008-01-29 | Nxp B.V. | Highly integrated radio-frequency apparatus and associated methods |
| US7272672B1 (en) * | 2003-04-01 | 2007-09-18 | Extreme Networks, Inc. | High speed bus with flow control and extended burst enhancements between sender and receiver wherein counter is maintained at sender for free buffer space available |
| US7310364B2 (en) * | 2003-04-23 | 2007-12-18 | Northrop Grumman Corporation | Multirate, constant envelope, constant bandwidth, modulation, channelization and detection system based on orthogonal bipolar spreading vectors |
| US7131023B2 (en) * | 2003-05-30 | 2006-10-31 | Lucent Technologies Inc. | Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals |
| DE10339277A1 (de) * | 2003-08-26 | 2005-04-07 | Siemens Ag | Verfahren zur Übertragung von Datenbursts über optische Datenkanäle |
| US20050208949A1 (en) * | 2004-02-12 | 2005-09-22 | Chiueh Tzi-Cker | Centralized channel assignment and routing algorithms for multi-channel wireless mesh networks |
| US7486688B2 (en) * | 2004-03-29 | 2009-02-03 | Conexant Systems, Inc. | Compact packet switching node storage architecture employing Double Data Rate Synchronous Dynamic RAM |
| US8478921B2 (en) * | 2004-03-31 | 2013-07-02 | Silicon Laboratories, Inc. | Communication apparatus implementing time domain isolation with restricted bus access |
| GB0407587D0 (en) * | 2004-04-02 | 2004-05-05 | Univ Nottingham Trent | Cancer associated antigens |
| US8884791B2 (en) * | 2004-06-29 | 2014-11-11 | St-Ericsson Sa | Keypad scanning with radio event isolation |
| US7248848B2 (en) * | 2004-06-30 | 2007-07-24 | Matthews Phillip M | Communication apparatus including dual timer units |
| US7433393B2 (en) | 2004-07-23 | 2008-10-07 | Nxp B.V. | Apparatus for controlling a digital signal processor for radio isolation and associated methods |
| US7761056B2 (en) * | 2004-07-23 | 2010-07-20 | St-Ericsson Sa | Method of controlling a processor for radio isolation using a timer |
| US8472990B2 (en) * | 2004-07-23 | 2013-06-25 | St Ericsson Sa | Apparatus using interrupts for controlling a processor for radio isolation and associated method |
| US20050008095A1 (en) * | 2004-07-23 | 2005-01-13 | Rush Frederick A. | Apparatus using interrupts for controlling a processor for radio isolation and associated methods |
| US7593482B2 (en) * | 2004-09-30 | 2009-09-22 | St-Ericsson Sa | Wireless communication system with hardware-based frequency burst detection |
| US7567637B2 (en) | 2004-09-30 | 2009-07-28 | St-Ericsson Sa | Wireless communication system and method with frequency burst acquisition feature using autocorrelation and narrowband interference detection |
| US7778674B2 (en) * | 2004-12-29 | 2010-08-17 | St-Ericsson Sa | Communication apparatus having a SIM interface compatible with radio isolation |
| US8019382B2 (en) * | 2004-12-29 | 2011-09-13 | St-Ericsson Sa | Communication apparatus having a standard serial communication interface compatible with radio isolation |
| US7805170B2 (en) * | 2005-03-30 | 2010-09-28 | St-Ericsson Sa | System and method for efficient power supply regulation compatible with radio frequency operation |
| US7209061B2 (en) * | 2005-03-30 | 2007-04-24 | Silicon Laboratories, Inc. | Method and system for sampling a signal |
| US7283503B1 (en) | 2005-06-24 | 2007-10-16 | Silicon Laboratories, Inc. | Communication apparatus including a buffer circuit having first and second portions for alternately storing results |
| US7801207B2 (en) * | 2005-06-24 | 2010-09-21 | St-Ericsson Sa | Signal processing task scheduling in a communication apparatus |
| US7414560B2 (en) * | 2005-06-29 | 2008-08-19 | Shaojie Chen | Wireless communication system including an audio underflow protection mechanism operative with time domain isolation |
| FR2895200B1 (fr) * | 2005-12-20 | 2008-02-22 | Silicon Lab Inc | Procede d'acquisition d'un burst de correction de frequence par un dispositif de radiocommunication, et dispositif de radiocommunication correspondant. |
| US7958291B2 (en) * | 2006-10-10 | 2011-06-07 | Atmel Rousset S.A.S. | Supplemental communication interface |
| US7724767B2 (en) * | 2007-07-16 | 2010-05-25 | Lantiq Deutschland Gmbh | Adaptive network to dynamically account for hidden nodes |
| US8704743B2 (en) * | 2008-09-30 | 2014-04-22 | Apple Inc. | Power savings technique for LCD using increased frame inversion rate |
| US9626317B2 (en) | 2012-05-29 | 2017-04-18 | Infineon Technologies Austria Ag | Arbiter for asynchronous state machines |
| US8990466B2 (en) * | 2012-05-29 | 2015-03-24 | Infineon Technologies Austria Ag | Arbiter for asynchronous state machines |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3851104A (en) * | 1973-04-11 | 1974-11-26 | Mitre Corp | Digital communications system |
| US3928727A (en) * | 1974-12-23 | 1975-12-23 | Roche Alain | Synchronization device for time-multiplexed signal transmission and switching systems |
| US3975712A (en) * | 1975-02-18 | 1976-08-17 | Motorola, Inc. | Asynchronous communication interface adaptor |
| US4485470A (en) * | 1982-06-16 | 1984-11-27 | Rolm Corporation | Data line interface for a time-division multiplexing (TDM) bus |
| GB2125653B (en) * | 1982-08-04 | 1986-08-13 | Plessey Co Plc | Improved time slot arrangements for local area network systems |
| JPS6076845A (ja) * | 1983-09-19 | 1985-05-01 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ伝送装置 |
| US4627050A (en) * | 1984-05-22 | 1986-12-02 | Rolm Corporation | Time division multiplexed computerized branch exchange |
| US4642805A (en) * | 1984-06-25 | 1987-02-10 | Rolm Corporation | Digital link for telephone station sets |
| US4740962A (en) * | 1985-12-23 | 1988-04-26 | Motorola, Inc. | Synchronizer for time division multiplexed data |
| ES2030476T3 (es) * | 1987-07-31 | 1992-11-01 | Siemens Aktiengesellschaft | Instalacion de sincronizacion para un desmultiplexor de senales digitales. |
| US5121390A (en) * | 1990-03-15 | 1992-06-09 | International Business Machines Corporation | Integrated data link controller with synchronous link interface and asynchronous host processor interface |
-
1990
- 1990-03-15 US US07/495,012 patent/US5241541A/en not_active Expired - Fee Related
-
1991
- 1991-01-11 CA CA002034031A patent/CA2034031C/en not_active Expired - Fee Related
- 1991-02-18 JP JP3044113A patent/JPH0724412B2/ja not_active Expired - Lifetime
- 1991-02-25 EP EP91301475A patent/EP0448232B1/en not_active Expired - Lifetime
- 1991-02-25 DE DE69131584T patent/DE69131584T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0448232A2 (en) | 1991-09-25 |
| DE69131584T2 (de) | 2000-04-27 |
| US5241541A (en) | 1993-08-31 |
| CA2034031C (en) | 1994-04-05 |
| EP0448232B1 (en) | 1999-09-08 |
| CA2034031A1 (en) | 1991-09-16 |
| JPH05136847A (ja) | 1993-06-01 |
| DE69131584D1 (de) | 1999-10-14 |
| EP0448232A3 (en) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0724412B2 (ja) | バースト時分割多重インタフェース | |
| US5291482A (en) | High bandwidth packet switch | |
| US4821265A (en) | Node architecture for communication networks | |
| US4985889A (en) | Data packet switching | |
| US4907225A (en) | Data protocol controller | |
| EP0598052B1 (en) | Method and apparatus for dynamic bandwidth allocation in a digital communication session | |
| US5968158A (en) | Apparatus including a host processor and communications adapters interconnected with a bus, with improved transfer of interrupts between the adapters and host processor | |
| US5351043A (en) | Queueing protocol | |
| US5048012A (en) | Data link controller with flexible multiplexer | |
| US6631138B1 (en) | Reduced pin-count 10Base-T MAC to transceiver interface | |
| US4949338A (en) | Arbitration in multiprocessor communication node | |
| JPH0720148B2 (ja) | 同期リンク・インターフェースおよび非同期ホストプロセッサ・インターフェースを有する統合データリンク制御器 | |
| JPH04220844A (ja) | 自律論理要素による統合データリンク制御装置 | |
| JPH0779364B2 (ja) | 動的ハイパーチャンネル写像による統合データリンク制御装置 | |
| JP2719522B2 (ja) | データリンク制御器 | |
| HU180481B (en) | Digital switching network of distributed control | |
| JP2717112B2 (ja) | 二重ポートタイミング制御器 | |
| KR0156921B1 (ko) | 집적된 서비스 디지탈 네트워크의 스피드적용 처리 및 스피드 적용을 위한 모노리드식 집적장치 | |
| JP2724322B2 (ja) | 汎用非同期受信機−送信機 | |
| JPH11149444A (ja) | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 | |
| JPS63266564A (ja) | ビット向けプロトコルデータ制御器 | |
| US7042901B1 (en) | Method and system for processing data in a server | |
| Albertengo | On the performance of a packet switch with twin optical transmitters | |
| JPS63262941A (ja) | データリンク制御器 | |
| Kun | An ISDN network D-channel VLSI architecture |