JPH07245397A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07245397A JPH07245397A JP6035509A JP3550994A JPH07245397A JP H07245397 A JPH07245397 A JP H07245397A JP 6035509 A JP6035509 A JP 6035509A JP 3550994 A JP3550994 A JP 3550994A JP H07245397 A JPH07245397 A JP H07245397A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- forming
- silicon substrate
- gate electrode
- crystal orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
- H10D30/0229—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET forming drain regions and lightly-doped drain [LDD] simultaneously, e.g. using implantation through a T-shaped mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
- H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having significant overlap between the lightly-doped extensions and the gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
- H10P30/212—Through-implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 結晶格子欠陥のない高濃度不純物拡散層を形
成する。 【構成】 フィールド酸化膜、ゲート酸化膜２、ゲート
電極３を順次形成する。ゲート電極３をマスクとしてリ
ンを低濃度にイオン注入し、非酸化雰囲気中で熱処理を
行うことにより低濃度の拡散層を形成する。ゲート電極
の側壁にサイドウォール４を形成する。不純物をイオン
注入する際のマスクとなるサイドウォール４をシリコン
基板１の表面に対して54.7゜以下となるような形状とす
る。シリコン酸化膜５を形成した後に、例えばヒ素のよ
うな不純物を高濃度（＞１×１０15cm-2）にイオン注入
する。シリコン基板１表面にアモルファス層６が形成さ
れる。非酸化雰囲気中で熱処理を行うことにより不純物
の活性化と共に、アモルファス層６の再結晶化を行い結
晶格子欠陥の無い高濃度不純物拡散層７を形成する。
成する。 【構成】 フィールド酸化膜、ゲート酸化膜２、ゲート
電極３を順次形成する。ゲート電極３をマスクとしてリ
ンを低濃度にイオン注入し、非酸化雰囲気中で熱処理を
行うことにより低濃度の拡散層を形成する。ゲート電極
の側壁にサイドウォール４を形成する。不純物をイオン
注入する際のマスクとなるサイドウォール４をシリコン
基板１の表面に対して54.7゜以下となるような形状とす
る。シリコン酸化膜５を形成した後に、例えばヒ素のよ
うな不純物を高濃度（＞１×１０15cm-2）にイオン注入
する。シリコン基板１表面にアモルファス層６が形成さ
れる。非酸化雰囲気中で熱処理を行うことにより不純物
の活性化と共に、アモルファス層６の再結晶化を行い結
晶格子欠陥の無い高濃度不純物拡散層７を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、高濃度の不純物拡散層領域に発生する
結晶格子欠陥の除去方法に関するものである。
に係わり、特に、高濃度の不純物拡散層領域に発生する
結晶格子欠陥の除去方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１；J.Appl.Phys.、６５［７］、（１９８９−
３）、M.Horiuchi,M.Tamura,and S.Aoki "Three-diment
ional solid-phase-epitaxial regraowth from As+ -i
mplanted Si"Ｐ．２２３８−２０４２ 文献２；J.Appl.Phys.、６６［１０］、（１９８９−１
１）、H.Cerva andK.H.Kusters "Defect formation in
silicon at a mask edge duriing crystallization of
an amrphous implantaion layer" Ｐ．４７２３−２７
２８ 文献３；Journal of Crystal Growth ９９、（１９９
０）、M.Tamura and M.Horiuchi "TWO-DIMENTIONAL SOL
ID PHASE EPITAXIAL RECOVERY OF AMORPHOUS Si FORMED
BY ION IMPLANTATION " Ｐ．２４５−２５３ 文献４；J.Electrochem.Soc.、１４０、（１９９３−
３）、H.Cerva and W.Bergholz "Implantation Defects
Below Mask Edges in Silicon"Ｐ７８０−７８６ 従来、半導体装置の製造において、シリコン基板中に不
純物拡散層を形成する方法としてイオン注入法が主に用
いられている。しかし、上記文献１〜４に記載されてい
るように、高濃度のイオン注入を行うことにより形成さ
れたアモルファス層とシリコン結晶の界面に結晶格子欠
陥が形成される。欠陥が拡散層領域からシリコン基板内
にまで伸びている場合には、リーク電流が増大し電荷保
持時間の減少消費電力の増大など、素子の特性に致命的
な影響を与えることが知られている。以下、金属ゲート
型電界効果型トランジスタ（ＭＯＳＦＥＴ）を例にとっ
てこれを説明する。まず、シリコン基板上に選択酸化法
（ＬＯＣＯＳ法）等によりフィールド酸化膜を形成し、
更にゲート酸化を行ってゲート酸化膜を形成し、その後
ゲート電極となる多結晶シリコンを形成する。ゲート電
極をマスクとしてリンを低濃度にイオン注入し、非酸化
雰囲気中で熱処理を行うことにより低濃度の拡散層を形
成する。その後、シリコン酸化膜を全面に堆積し、異方
性エッチングによりゲート電極の側壁にサイドウォール
を形成する。熱酸化法により薄いシリコン酸化膜を形成
した後、サイドウォールをマスクとし、拡散抵抗を下げ
るためにヒ素を高濃度にイオン注入する。例えば、ヒ素
を室温中で１×１０15cm-2以上の濃度でイオン注入する
ことにより、シリコン基板表面に均一なアモルファス層
が形成される。これを非酸化雰囲気で熱処理を行うこと
により高濃度の拡散層 N+ のソース／ドレイン領域が形
成される。
例えば、次のような文献に記載されるものがあった。 文献１；J.Appl.Phys.、６５［７］、（１９８９−
３）、M.Horiuchi,M.Tamura,and S.Aoki "Three-diment
ional solid-phase-epitaxial regraowth from As+ -i
mplanted Si"Ｐ．２２３８−２０４２ 文献２；J.Appl.Phys.、６６［１０］、（１９８９−１
１）、H.Cerva andK.H.Kusters "Defect formation in
silicon at a mask edge duriing crystallization of
an amrphous implantaion layer" Ｐ．４７２３−２７
２８ 文献３；Journal of Crystal Growth ９９、（１９９
０）、M.Tamura and M.Horiuchi "TWO-DIMENTIONAL SOL
ID PHASE EPITAXIAL RECOVERY OF AMORPHOUS Si FORMED
BY ION IMPLANTATION " Ｐ．２４５−２５３ 文献４；J.Electrochem.Soc.、１４０、（１９９３−
３）、H.Cerva and W.Bergholz "Implantation Defects
Below Mask Edges in Silicon"Ｐ７８０−７８６ 従来、半導体装置の製造において、シリコン基板中に不
純物拡散層を形成する方法としてイオン注入法が主に用
いられている。しかし、上記文献１〜４に記載されてい
るように、高濃度のイオン注入を行うことにより形成さ
れたアモルファス層とシリコン結晶の界面に結晶格子欠
陥が形成される。欠陥が拡散層領域からシリコン基板内
にまで伸びている場合には、リーク電流が増大し電荷保
持時間の減少消費電力の増大など、素子の特性に致命的
な影響を与えることが知られている。以下、金属ゲート
型電界効果型トランジスタ（ＭＯＳＦＥＴ）を例にとっ
てこれを説明する。まず、シリコン基板上に選択酸化法
（ＬＯＣＯＳ法）等によりフィールド酸化膜を形成し、
更にゲート酸化を行ってゲート酸化膜を形成し、その後
ゲート電極となる多結晶シリコンを形成する。ゲート電
極をマスクとしてリンを低濃度にイオン注入し、非酸化
雰囲気中で熱処理を行うことにより低濃度の拡散層を形
成する。その後、シリコン酸化膜を全面に堆積し、異方
性エッチングによりゲート電極の側壁にサイドウォール
を形成する。熱酸化法により薄いシリコン酸化膜を形成
した後、サイドウォールをマスクとし、拡散抵抗を下げ
るためにヒ素を高濃度にイオン注入する。例えば、ヒ素
を室温中で１×１０15cm-2以上の濃度でイオン注入する
ことにより、シリコン基板表面に均一なアモルファス層
が形成される。これを非酸化雰囲気で熱処理を行うこと
により高濃度の拡散層 N+ のソース／ドレイン領域が形
成される。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、ソース／ドレイン領域を形
成するための熱処理の際に、アモルファス層とシリコン
基板の界面に、特にサイドウォールの端に結晶格子欠陥
が発生する。この欠陥の発生機構を説明する。高濃度に
不純物を注入することにより、シリコン基板中にアモル
ファス層が形成される。その後、非酸化雰囲気中で熱処
理を行うことにより、不純物の活性化と共に、アモルフ
ァス層の再結晶化を行う。この時、アモルファス層はシ
リコン基板の結晶構造に倣ってエピタキシャル成長する
が、サイドウォールの端で［１１１］方位より［１０
０］方位あるいは［１１０］方位でのエピタキシャル成
長が［１１１］方位よりも速く進行する。このため、サ
イドウォールの端に［１１１］方位に沿ったノッチが形
成され、最終的に結晶格子欠陥として残留する。つま
り、サイドウォールの端の結晶格子欠陥は［１１１］方
位に沿った再結晶速度が他の方位に比べて極端に遅いこ
とにより形成される。更に、フィールド酸化膜に上側に
形成されるゲート電極のサイドウォールの端が素子のア
クティブ領域内に存在する場合にはサイドウォール端に
形成された結晶格子欠陥がその後の熱処理の際にフィル
ド酸化膜の誘発するストレスにより、転位へと成長す
る。これらの欠陥は重金属等の捕獲サイトとして働くた
め、欠陥が拡散層領域から基板内部にまで伸びている場
合には、欠陥を経路とした電流リークが発生し、電荷保
持時間の減少、消費電力の増大を引き起こし、極端な場
合には歩留まりを低下させるという問題が生じる。
半導体装置の製造方法では、ソース／ドレイン領域を形
成するための熱処理の際に、アモルファス層とシリコン
基板の界面に、特にサイドウォールの端に結晶格子欠陥
が発生する。この欠陥の発生機構を説明する。高濃度に
不純物を注入することにより、シリコン基板中にアモル
ファス層が形成される。その後、非酸化雰囲気中で熱処
理を行うことにより、不純物の活性化と共に、アモルフ
ァス層の再結晶化を行う。この時、アモルファス層はシ
リコン基板の結晶構造に倣ってエピタキシャル成長する
が、サイドウォールの端で［１１１］方位より［１０
０］方位あるいは［１１０］方位でのエピタキシャル成
長が［１１１］方位よりも速く進行する。このため、サ
イドウォールの端に［１１１］方位に沿ったノッチが形
成され、最終的に結晶格子欠陥として残留する。つま
り、サイドウォールの端の結晶格子欠陥は［１１１］方
位に沿った再結晶速度が他の方位に比べて極端に遅いこ
とにより形成される。更に、フィールド酸化膜に上側に
形成されるゲート電極のサイドウォールの端が素子のア
クティブ領域内に存在する場合にはサイドウォール端に
形成された結晶格子欠陥がその後の熱処理の際にフィル
ド酸化膜の誘発するストレスにより、転位へと成長す
る。これらの欠陥は重金属等の捕獲サイトとして働くた
め、欠陥が拡散層領域から基板内部にまで伸びている場
合には、欠陥を経路とした電流リークが発生し、電荷保
持時間の減少、消費電力の増大を引き起こし、極端な場
合には歩留まりを低下させるという問題が生じる。
【０００４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、シリコン基板中に不純物を高濃度に
イオン注入しイオン注入層を形成する工程と、前記シリ
コン基板を熱処理することにより前記不純物を活性化し
高濃度の不純物拡散層を形成する工程とを、有する半導
体装置の製造方法において、以下のようにしている。即
ち、前記イオン注入層を形成する工程において、前記イ
オン注入層表面の端部の形状をシリコンの［１００］結
晶方位に対応する面に対して、シリコンの［１１１］結
晶方位に対応する面とシリコンの［１００］結晶方位に
対応する面との成す角度54.7゜以下となるように前記イ
オン注入層を形成する。第２の発明は、シリコン基板内
に高濃度の不純物拡散層を形成する工程を有する半導体
装置の製造方法において、以下の工程を順に施すように
している。即ち、マスク材の形状をシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
前記マスク材を形成する工程と、前記マスク材をマスク
とし前記シリコン基板中に不純物を高濃度にイオン注入
する工程と、前記シリコン基板を熱処理することにより
前記不純物を活性化し前記高濃度の不純物拡散層を形成
する工程とを、順に施す。第３の発明は、ゲート電極形
成工程と、シリコン基板内に高濃度の不純物拡散層を形
成する工程とを、有する半導体装置の製造方法におい
て、以下の工程を順に施すようにしている。即ち、前記
ゲート電極を形成した後、前記ゲート電極上に絶縁膜を
厚く堆積する工程と、サイドウォールの形状がシリコン
の［１００］結晶方位に対応する面に対して、シリコン
の［１１１］結晶方位に対応する面とシリコンの［１０
０］結晶方位に対応する面との成す角度54.7゜以下とな
るように、前記絶縁膜を等方性エッチングし前記ゲート
電極の側壁に前記サイドウォールを形成する工程と、前
記サイドウォールをマスクとし前記シリコン基板中に不
純物を高濃度にイオン注入する工程と、前記シリコン基
板を熱処理することにより前記不純物を活性化し前記高
濃度の不純物拡散層を形成する工程とを、順に施す。
を解決するために、シリコン基板中に不純物を高濃度に
イオン注入しイオン注入層を形成する工程と、前記シリ
コン基板を熱処理することにより前記不純物を活性化し
高濃度の不純物拡散層を形成する工程とを、有する半導
体装置の製造方法において、以下のようにしている。即
ち、前記イオン注入層を形成する工程において、前記イ
オン注入層表面の端部の形状をシリコンの［１００］結
晶方位に対応する面に対して、シリコンの［１１１］結
晶方位に対応する面とシリコンの［１００］結晶方位に
対応する面との成す角度54.7゜以下となるように前記イ
オン注入層を形成する。第２の発明は、シリコン基板内
に高濃度の不純物拡散層を形成する工程を有する半導体
装置の製造方法において、以下の工程を順に施すように
している。即ち、マスク材の形状をシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
前記マスク材を形成する工程と、前記マスク材をマスク
とし前記シリコン基板中に不純物を高濃度にイオン注入
する工程と、前記シリコン基板を熱処理することにより
前記不純物を活性化し前記高濃度の不純物拡散層を形成
する工程とを、順に施す。第３の発明は、ゲート電極形
成工程と、シリコン基板内に高濃度の不純物拡散層を形
成する工程とを、有する半導体装置の製造方法におい
て、以下の工程を順に施すようにしている。即ち、前記
ゲート電極を形成した後、前記ゲート電極上に絶縁膜を
厚く堆積する工程と、サイドウォールの形状がシリコン
の［１００］結晶方位に対応する面に対して、シリコン
の［１１１］結晶方位に対応する面とシリコンの［１０
０］結晶方位に対応する面との成す角度54.7゜以下とな
るように、前記絶縁膜を等方性エッチングし前記ゲート
電極の側壁に前記サイドウォールを形成する工程と、前
記サイドウォールをマスクとし前記シリコン基板中に不
純物を高濃度にイオン注入する工程と、前記シリコン基
板を熱処理することにより前記不純物を活性化し前記高
濃度の不純物拡散層を形成する工程とを、順に施す。
【０００５】第４の発明は、第３の発明と同様の半導体
装置の製造方法において、以下の工程を順に施すように
している。即ち、前記ゲート電極を形成した後、前記ゲ
ート電極上に熱流動性の高い絶縁膜を堆積する工程と、
前記絶縁膜を異方性エッチングし前記ゲート電極の側壁
にサイドウォールを形成する工程と、前記サイドウォー
ルの形状がシリコンの［１００］結晶方位に対応する面
に対して、シリコンの［１１１］結晶方位に対応する面
とシリコンの［１００］結晶方位に対応する面との成す
角度54.7゜以下となるように非酸化雰囲気中で熱処理を
行いリフローする工程と、前記サイドウォールをマスク
とし前記シリコン基板中に不純物を高濃度にイオン注入
する工程と、前記シリコン基板を熱処理することにより
前記不純物を活性化し前記高濃度の不純物拡散層を形成
する工程とを、順に施す。第５の発明は、第３の発明と
同様の半導体装置の製造方法において、以下の工程を順
に施すようにしている。即ち、前記ゲート電極を形成し
た後、前記ゲート電極上に第１の絶縁膜を厚く堆積する
工程と、前記第１の絶縁膜の異方性エッチングを行い前
記ゲート電極の側壁にサイドウォールを形成する工程
と、前記サイドウォール上の第２の絶縁膜の形状がシリ
コンの［１００］結晶方位に対応する面に対して、シリ
コンの［１１１］結晶方位に対応する面とシリコンの
［１００］結晶方位に対応する面との成す角度54.7゜以
下となるように前記サイドウォール上に堆積時に流動性
の高い前記第２の絶縁膜を薄く堆積する工程と、 前記
第２の絶縁膜をマスクとし前記シリコン基板中に不純物
を高濃度にイオン注入する工程と、前記シリコン基板を
熱処理することにより前記不純物を活性化し前記高濃度
の不純物拡散層を形成する工程とを、順に施す。第６の
発明は、第３の発明と同様の半導体装置の製造方法にお
いて、以下の工程を順に施すようにしている。即ち、ゲ
ート電極材を堆積した後、該ゲート電極材を等方性エッ
チングによりテーパ形状を有する前記ゲート電極を形成
する工程と、前記ゲート電極の側壁上の絶縁膜の形状が
シリコンの［１００］結晶方位に対応する面に対して、
シリコンの［１１１］結晶方位に対応する面とシリコン
の［１００］結晶方位に対応する面との成す角度54.7゜
以下となるように前記ゲート電極上に堆積時に流動性の
高い前記絶縁膜を薄く堆積する工程と、前記絶縁膜をマ
スクとし前記シリコン基板中に不純物を高濃度にイオン
注入する工程と、前記シリコン基板を熱処理することに
より前記不純物を活性化し前記高濃度の不純物拡散層を
形成する工程とを、順に施す。
装置の製造方法において、以下の工程を順に施すように
している。即ち、前記ゲート電極を形成した後、前記ゲ
ート電極上に熱流動性の高い絶縁膜を堆積する工程と、
前記絶縁膜を異方性エッチングし前記ゲート電極の側壁
にサイドウォールを形成する工程と、前記サイドウォー
ルの形状がシリコンの［１００］結晶方位に対応する面
に対して、シリコンの［１１１］結晶方位に対応する面
とシリコンの［１００］結晶方位に対応する面との成す
角度54.7゜以下となるように非酸化雰囲気中で熱処理を
行いリフローする工程と、前記サイドウォールをマスク
とし前記シリコン基板中に不純物を高濃度にイオン注入
する工程と、前記シリコン基板を熱処理することにより
前記不純物を活性化し前記高濃度の不純物拡散層を形成
する工程とを、順に施す。第５の発明は、第３の発明と
同様の半導体装置の製造方法において、以下の工程を順
に施すようにしている。即ち、前記ゲート電極を形成し
た後、前記ゲート電極上に第１の絶縁膜を厚く堆積する
工程と、前記第１の絶縁膜の異方性エッチングを行い前
記ゲート電極の側壁にサイドウォールを形成する工程
と、前記サイドウォール上の第２の絶縁膜の形状がシリ
コンの［１００］結晶方位に対応する面に対して、シリ
コンの［１１１］結晶方位に対応する面とシリコンの
［１００］結晶方位に対応する面との成す角度54.7゜以
下となるように前記サイドウォール上に堆積時に流動性
の高い前記第２の絶縁膜を薄く堆積する工程と、 前記
第２の絶縁膜をマスクとし前記シリコン基板中に不純物
を高濃度にイオン注入する工程と、前記シリコン基板を
熱処理することにより前記不純物を活性化し前記高濃度
の不純物拡散層を形成する工程とを、順に施す。第６の
発明は、第３の発明と同様の半導体装置の製造方法にお
いて、以下の工程を順に施すようにしている。即ち、ゲ
ート電極材を堆積した後、該ゲート電極材を等方性エッ
チングによりテーパ形状を有する前記ゲート電極を形成
する工程と、前記ゲート電極の側壁上の絶縁膜の形状が
シリコンの［１００］結晶方位に対応する面に対して、
シリコンの［１１１］結晶方位に対応する面とシリコン
の［１００］結晶方位に対応する面との成す角度54.7゜
以下となるように前記ゲート電極上に堆積時に流動性の
高い前記絶縁膜を薄く堆積する工程と、前記絶縁膜をマ
スクとし前記シリコン基板中に不純物を高濃度にイオン
注入する工程と、前記シリコン基板を熱処理することに
より前記不純物を活性化し前記高濃度の不純物拡散層を
形成する工程とを、順に施す。
【０００６】第７の発明は、第３の発明と同様の半導体
装置の製造方法において、以下の工程を順に施すように
している。即ち、前記フィールド酸化膜の端の形状がシ
リコンの［１００］結晶方位に対応する面に対して、シ
リコンの［１１１］結晶方位に対応する面とシリコンの
［１００］結晶方位に対応する面との成す角度54.7゜以
下となるように前記フィールド酸化膜を形成する工程
と、前記フィールド酸化膜上にゲート電極を形成する工
程と、サイドウォールの端が前記フィールド酸化膜の端
から40nm以上離れた位置となるように前記ゲート電極の
側壁にサイドウォールを形成する工程と、前記フィール
ド酸化膜をマスクとし前記シリコン基板中に不純物を高
濃度にイオン注入する工程と、前記シリコン基板を熱処
理することにより前記不純物を活性化し前記高濃度の不
純物拡散層を形成する工程とを、順に施す。第８の発明
は、アクティブ領域を分離するフィールド酸化膜を形成
する工程と、ゲート電極を形成する工程と、シリコン基
板内に高濃度の不純物拡散層を形成する工程とを、有す
る導体装置の製造方法において、以下の工程を順に施す
ようにしている。即ち、前記フィールド酸化膜の端の形
状がシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面とシリ
コンの［１００］結晶方位に対応する面との成す角度5
4.7゜以下となるように前記フィールド酸化膜を形成す
る工程と、前記フィールド酸化膜上にゲート電極を形成
する工程と、サイドウォールの端が前記フィールド酸化
膜の端から40nm以上離れた位置となるように前記ゲート
電極の側壁にサイドウォールを形成する工程と、前記フ
ィールド酸化膜をマスクとし前記シリコン基板中に不純
物を高濃度にイオン注入する工程と、前記シリコン基板
を熱処理することにより前記不純物を活性化し前記高濃
度の不純物拡散層を形成する工程とを、順に施す。第９
の発明は、第８の発明と同様の半導体装置の製造方法に
おいて、以下の工程を順に施すようにしている。即ち、
前記フィールド酸化膜の端の形状がシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面と前記シリコン基板表面との
成す角度54.7゜以下となるように前記フィールド酸化膜
を形成する工程と、ゲート電極材を堆積した後、該ゲー
ト電極材を等方性エッチングによりテーパ形状を有する
前記ゲート電極を形成する工程と、堆積時に流動性の高
い絶縁膜を前記ゲート電極及び前記フィールド酸化膜上
にに薄く堆積する工程と、前記フィールド酸化膜をマス
クとし前記シリコン基板中に不純物を高濃度にイオン注
入する工程と、前記シリコン基板を熱処理することによ
り前記不純物を活性化し前記高濃度の不純物拡散層を形
成する工程とを、順に施す。
装置の製造方法において、以下の工程を順に施すように
している。即ち、前記フィールド酸化膜の端の形状がシ
リコンの［１００］結晶方位に対応する面に対して、シ
リコンの［１１１］結晶方位に対応する面とシリコンの
［１００］結晶方位に対応する面との成す角度54.7゜以
下となるように前記フィールド酸化膜を形成する工程
と、前記フィールド酸化膜上にゲート電極を形成する工
程と、サイドウォールの端が前記フィールド酸化膜の端
から40nm以上離れた位置となるように前記ゲート電極の
側壁にサイドウォールを形成する工程と、前記フィール
ド酸化膜をマスクとし前記シリコン基板中に不純物を高
濃度にイオン注入する工程と、前記シリコン基板を熱処
理することにより前記不純物を活性化し前記高濃度の不
純物拡散層を形成する工程とを、順に施す。第８の発明
は、アクティブ領域を分離するフィールド酸化膜を形成
する工程と、ゲート電極を形成する工程と、シリコン基
板内に高濃度の不純物拡散層を形成する工程とを、有す
る導体装置の製造方法において、以下の工程を順に施す
ようにしている。即ち、前記フィールド酸化膜の端の形
状がシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面とシリ
コンの［１００］結晶方位に対応する面との成す角度5
4.7゜以下となるように前記フィールド酸化膜を形成す
る工程と、前記フィールド酸化膜上にゲート電極を形成
する工程と、サイドウォールの端が前記フィールド酸化
膜の端から40nm以上離れた位置となるように前記ゲート
電極の側壁にサイドウォールを形成する工程と、前記フ
ィールド酸化膜をマスクとし前記シリコン基板中に不純
物を高濃度にイオン注入する工程と、前記シリコン基板
を熱処理することにより前記不純物を活性化し前記高濃
度の不純物拡散層を形成する工程とを、順に施す。第９
の発明は、第８の発明と同様の半導体装置の製造方法に
おいて、以下の工程を順に施すようにしている。即ち、
前記フィールド酸化膜の端の形状がシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面と前記シリコン基板表面との
成す角度54.7゜以下となるように前記フィールド酸化膜
を形成する工程と、ゲート電極材を堆積した後、該ゲー
ト電極材を等方性エッチングによりテーパ形状を有する
前記ゲート電極を形成する工程と、堆積時に流動性の高
い絶縁膜を前記ゲート電極及び前記フィールド酸化膜上
にに薄く堆積する工程と、前記フィールド酸化膜をマス
クとし前記シリコン基板中に不純物を高濃度にイオン注
入する工程と、前記シリコン基板を熱処理することによ
り前記不純物を活性化し前記高濃度の不純物拡散層を形
成する工程とを、順に施す。
【０００７】第１０の発明は、第８の発明と同様の半導
体装置の製造方法において、以下の工程を順に施すよう
にしている。即ち、前記フィールド酸化膜の端の形状が
シリコンの［１００］結晶方位に対応する面に対して、
シリコンの［１１１］結晶方位に対応する面とシリコン
の［１００］結晶方位に対応する面との成す角度54.7゜
以下となるように前記フィールド酸化膜を形成する工程
と、前記シリコン基板上及び前記フィールド酸化膜上に
溝を形成し、該溝上に前記ゲート電極を形成する工程
と、前記ゲート電極上に絶縁膜を厚く堆積する工程と、
サイドウォールの端が前記フィールド酸化膜の端から40
nm以上離れた位置となるように前記絶縁膜を異方性エッ
チングし前記ゲート電極の側壁にサイドウォールを形成
する工程と、前記フィールド酸化膜をマスクとし前記シ
リコン基板中に不純物を高濃度にイオン注入する工程
と、前記シリコン基板を熱処理することにより前記不純
物を活性化し前記高濃度の不純物拡散層を形成する工程
とを、順に施す。第１１の発明は、第８の発明と同様の
半導体装置の製造方法において、以下の工程を順に施す
ようにしている。即ち、前記フィールド酸化膜の端の形
状がシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面とシリ
コンの［１００］結晶方位に対応する面との成す角度5
4.7゜以下となるように前記フィールド酸化膜を形成す
る工程と、シリコン基板上に低濃度の不純物をイオン注
入し、非酸化雰囲気で熱処理を行い低濃度の不純物拡散
層を形成する工程と、前記シリコン基板上及び前記フィ
ールド酸化膜上に溝を形成し、該溝内に埋設された前記
ゲート電極を形成する工程と、前記フィールド酸化膜を
マスクとし前記シリコン基板中に不純物を高濃度にイオ
ン注入する工程と、前記シリコン基板を熱処理すること
により前記不純物を活性化し前記高濃度の不純物拡散層
を形成する工程とを、順に施す。
体装置の製造方法において、以下の工程を順に施すよう
にしている。即ち、前記フィールド酸化膜の端の形状が
シリコンの［１００］結晶方位に対応する面に対して、
シリコンの［１１１］結晶方位に対応する面とシリコン
の［１００］結晶方位に対応する面との成す角度54.7゜
以下となるように前記フィールド酸化膜を形成する工程
と、前記シリコン基板上及び前記フィールド酸化膜上に
溝を形成し、該溝上に前記ゲート電極を形成する工程
と、前記ゲート電極上に絶縁膜を厚く堆積する工程と、
サイドウォールの端が前記フィールド酸化膜の端から40
nm以上離れた位置となるように前記絶縁膜を異方性エッ
チングし前記ゲート電極の側壁にサイドウォールを形成
する工程と、前記フィールド酸化膜をマスクとし前記シ
リコン基板中に不純物を高濃度にイオン注入する工程
と、前記シリコン基板を熱処理することにより前記不純
物を活性化し前記高濃度の不純物拡散層を形成する工程
とを、順に施す。第１１の発明は、第８の発明と同様の
半導体装置の製造方法において、以下の工程を順に施す
ようにしている。即ち、前記フィールド酸化膜の端の形
状がシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面とシリ
コンの［１００］結晶方位に対応する面との成す角度5
4.7゜以下となるように前記フィールド酸化膜を形成す
る工程と、シリコン基板上に低濃度の不純物をイオン注
入し、非酸化雰囲気で熱処理を行い低濃度の不純物拡散
層を形成する工程と、前記シリコン基板上及び前記フィ
ールド酸化膜上に溝を形成し、該溝内に埋設された前記
ゲート電極を形成する工程と、前記フィールド酸化膜を
マスクとし前記シリコン基板中に不純物を高濃度にイオ
ン注入する工程と、前記シリコン基板を熱処理すること
により前記不純物を活性化し前記高濃度の不純物拡散層
を形成する工程とを、順に施す。
【０００８】
【作用】第１の発明によれば、以上のように半導体装置
の製造方法を構成したので、高濃度にイオン注入しイオ
ン注入層を形成する際、アモルァス層が形成されるが、
イオン注入層表面の端部の形状がシリコンの［１００］
結晶方位に対応する面に対して、シリコンの［１１１］
結晶方位に対応する面とシリコンの［１００］結晶方位
に対応する面との成す角度54.7゜以下であるので、アモ
ルァス層にはシリコンの［１１１］結晶方位に対応する
面の出現を抑制する働きがある。よって、熱処理による
アモルァス層の活性化の際における再結晶時に結晶格子
欠陥の発生を抑制するという働きがある。第２の発明に
よれば、マスク材の形状をシリコンの［１００］結晶方
位に対応する面に対して、シリコンの［１１１］結晶方
位に対応する面とシリコンの［１００］結晶方位に対応
する面との成す角度54.7゜以下となるようにマスク材を
形成し、このマスク材をマスクとしシリコン基板中に不
純物を高濃度にイオン注入する。高濃度にイオン注入す
る際、アモルァス層が形成されるが、マスク材の形状を
反映してアモルァス層にはシリコンの［１１１］結晶方
位に対応する面の出現を抑制する働きがある。よって、
熱処理によるアモルァス層の活性化の際における再結晶
時に結晶格子欠陥の発生を抑制するという働きがある。
第３の発明によれば、ゲート電極及び前記シリコン基板
上に絶縁膜を堆積した後、絶縁膜を等方性エッチングす
る。この絶縁膜の等方性エッチングにより絶縁膜の形状
をシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面と前記
シリコンの［１００］結晶方位に対応する面との成す角
度54.7゜以下となるように、サイドウォールを形成す
る。このサイドウォールをマスクとして高濃度にイオン
注入するので、イオン注入時に形成されるアモルファス
層にはシリコンの［１１１］結晶方位に対応する面の出
現を抑制する働きがある。
の製造方法を構成したので、高濃度にイオン注入しイオ
ン注入層を形成する際、アモルァス層が形成されるが、
イオン注入層表面の端部の形状がシリコンの［１００］
結晶方位に対応する面に対して、シリコンの［１１１］
結晶方位に対応する面とシリコンの［１００］結晶方位
に対応する面との成す角度54.7゜以下であるので、アモ
ルァス層にはシリコンの［１１１］結晶方位に対応する
面の出現を抑制する働きがある。よって、熱処理による
アモルァス層の活性化の際における再結晶時に結晶格子
欠陥の発生を抑制するという働きがある。第２の発明に
よれば、マスク材の形状をシリコンの［１００］結晶方
位に対応する面に対して、シリコンの［１１１］結晶方
位に対応する面とシリコンの［１００］結晶方位に対応
する面との成す角度54.7゜以下となるようにマスク材を
形成し、このマスク材をマスクとしシリコン基板中に不
純物を高濃度にイオン注入する。高濃度にイオン注入す
る際、アモルァス層が形成されるが、マスク材の形状を
反映してアモルァス層にはシリコンの［１１１］結晶方
位に対応する面の出現を抑制する働きがある。よって、
熱処理によるアモルァス層の活性化の際における再結晶
時に結晶格子欠陥の発生を抑制するという働きがある。
第３の発明によれば、ゲート電極及び前記シリコン基板
上に絶縁膜を堆積した後、絶縁膜を等方性エッチングす
る。この絶縁膜の等方性エッチングにより絶縁膜の形状
をシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面と前記
シリコンの［１００］結晶方位に対応する面との成す角
度54.7゜以下となるように、サイドウォールを形成す
る。このサイドウォールをマスクとして高濃度にイオン
注入するので、イオン注入時に形成されるアモルファス
層にはシリコンの［１１１］結晶方位に対応する面の出
現を抑制する働きがある。
【０００９】第４の発明によれば、ゲート電極及びシリ
コン基板上に熱流動性の高い絶縁膜を堆積した後、この
絶縁膜をエッチングしゲート電極側壁にサイドウォール
を形成する。そして非酸化雰囲気中で熱処理を行う。こ
の時、絶縁膜が熱流動性によりリフローされて、この絶
縁膜の形状がシリコン基板に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
できる。この絶縁膜をマスクとして高濃度にイオン注入
するので、イオン注入時に形成されるアモルファス層に
はシリコンの［１１１］結晶方位に対応する面の出現を
抑制する働きがある。第５の発明によれば、ゲート電極
及び前記シリコン基板上に堆積時に流動性の高い第１の
絶縁膜を薄く堆積する。この時、第１の絶縁膜の流動性
によりゲート電極の側壁部に第１の絶縁膜が滑らかに形
成される。この第１の絶縁膜上に第１の絶縁膜とエッチ
ングレートの異なる第２の絶縁膜を厚く形成し、この第
２の絶縁膜を選択的に等方性エッチングにより、第２の
絶縁膜の形状がシリコン基板に対して、シリコンの［１
１１］結晶方位に対応する面とシリコンの［１００］結
晶方位に対応する面との成す角度54.7゜以下となるよう
にゲート電極側壁にスペーサを形成する。このスペーサ
をマスクとして高濃度にイオン注入するので、イオン注
入時に形成されるアモルファス層にはシリコンの［１１
１］結晶方位に対応する面の出現を抑制する働きがあ
る。第６の発明によれば、ゲート電極及び前記シリコン
基板上に第１の絶縁膜を厚く堆積し、この第１の絶縁膜
の異方性エッチングを行いゲート電極側壁にサイドウォ
ールを形成する。この第１の絶縁膜上に堆積時に流動性
の高い第２の絶縁膜を薄く堆積する。この時、第２の絶
縁膜が流動性の高いので、第２の絶縁膜の形状がシリコ
ン基板に対して、シリコンの［１１１］結晶方位に対応
する面とシリコンの［１００］結晶方位に対応する面と
の成す角度54.7゜以下となるようにできる。この第１の
絶縁膜及び第２の絶縁膜をマスクとして高濃度にイオン
注入するので、イオン注入時に形成されるアモルファス
層にはシリコンの［１１１］結晶方位に対応する面の出
現を抑制する働きがある。
コン基板上に熱流動性の高い絶縁膜を堆積した後、この
絶縁膜をエッチングしゲート電極側壁にサイドウォール
を形成する。そして非酸化雰囲気中で熱処理を行う。こ
の時、絶縁膜が熱流動性によりリフローされて、この絶
縁膜の形状がシリコン基板に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
できる。この絶縁膜をマスクとして高濃度にイオン注入
するので、イオン注入時に形成されるアモルファス層に
はシリコンの［１１１］結晶方位に対応する面の出現を
抑制する働きがある。第５の発明によれば、ゲート電極
及び前記シリコン基板上に堆積時に流動性の高い第１の
絶縁膜を薄く堆積する。この時、第１の絶縁膜の流動性
によりゲート電極の側壁部に第１の絶縁膜が滑らかに形
成される。この第１の絶縁膜上に第１の絶縁膜とエッチ
ングレートの異なる第２の絶縁膜を厚く形成し、この第
２の絶縁膜を選択的に等方性エッチングにより、第２の
絶縁膜の形状がシリコン基板に対して、シリコンの［１
１１］結晶方位に対応する面とシリコンの［１００］結
晶方位に対応する面との成す角度54.7゜以下となるよう
にゲート電極側壁にスペーサを形成する。このスペーサ
をマスクとして高濃度にイオン注入するので、イオン注
入時に形成されるアモルファス層にはシリコンの［１１
１］結晶方位に対応する面の出現を抑制する働きがあ
る。第６の発明によれば、ゲート電極及び前記シリコン
基板上に第１の絶縁膜を厚く堆積し、この第１の絶縁膜
の異方性エッチングを行いゲート電極側壁にサイドウォ
ールを形成する。この第１の絶縁膜上に堆積時に流動性
の高い第２の絶縁膜を薄く堆積する。この時、第２の絶
縁膜が流動性の高いので、第２の絶縁膜の形状がシリコ
ン基板に対して、シリコンの［１１１］結晶方位に対応
する面とシリコンの［１００］結晶方位に対応する面と
の成す角度54.7゜以下となるようにできる。この第１の
絶縁膜及び第２の絶縁膜をマスクとして高濃度にイオン
注入するので、イオン注入時に形成されるアモルファス
層にはシリコンの［１１１］結晶方位に対応する面の出
現を抑制する働きがある。
【００１０】第７の発明によれば、等方性のエッチング
によりテーパ形状を有するゲート電極を形成する。この
テーパ形状を有するゲート電極上に流動性の高い絶縁膜
を薄く堆積する。この時、絶縁膜の流動性に絶縁膜の形
状がシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面とシリ
コンの［１００］結晶方位に対応する面との成す角度5
4.7゜以下となるようにすることができる。この絶縁膜
をマスクとして高濃度にイオン注入するので、イオン注
入時に形成されるアモルファス層にはシリコンの［１１
１］結晶方位に対応する面の出現を抑制する働きがあ
る。第８の発明によれば、フィールド酸化膜の端の形状
が前記シリコン基板表面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
フィールド酸化膜を形成する。その後、フィールド酸化
膜上にゲート電極を形成し、ゲート電極の側壁にサイド
ウォールをその端がフィールド酸化膜の端から40nm以上
離間するように形成するので、フィールド酸化膜をマス
クとして高濃度にイオン注入する際、フィールド酸化膜
の端の形状を反映して、イオン注入時に形成されるアモ
ルファス層にシリコンの［１１１］結晶方位に対応する
面の出現を抑制する働きがある。第９の発明によれば、
フィールド酸化膜の端の形状がシリコンの［１００］結
晶方位に対応する面に対して、シリコンの［１１１］結
晶方位に対応する面とシリコンの［１００］結晶方位に
対応する面との成す角度54.7゜以下となるようにフィー
ルド酸化膜を形成する。その後、等方性のエッチングに
よりテーパ形状を有するゲート電極を形成し、ゲート電
極上にに堆積時に流動性の高い絶縁膜を薄く堆積する。
絶縁膜の流動性が高く且つフィールド酸化膜の端の形状
がシリコンの［１１１］結晶方位に対応する面とシリコ
ンの［１００］結晶方位に対応する面との成す角度54.7
゜以下となっているので、フィールド酸化膜の端上の絶
縁膜の形状が滑らかになる。この絶縁膜をマスクとして
高濃度にイオン注入するので、イオン注入時に形成され
るアモルファス層にシリコンの［１１１］結晶方位に対
応する面の出現を抑制する働きがある。
によりテーパ形状を有するゲート電極を形成する。この
テーパ形状を有するゲート電極上に流動性の高い絶縁膜
を薄く堆積する。この時、絶縁膜の流動性に絶縁膜の形
状がシリコンの［１００］結晶方位に対応する面に対し
て、シリコンの［１１１］結晶方位に対応する面とシリ
コンの［１００］結晶方位に対応する面との成す角度5
4.7゜以下となるようにすることができる。この絶縁膜
をマスクとして高濃度にイオン注入するので、イオン注
入時に形成されるアモルファス層にはシリコンの［１１
１］結晶方位に対応する面の出現を抑制する働きがあ
る。第８の発明によれば、フィールド酸化膜の端の形状
が前記シリコン基板表面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
フィールド酸化膜を形成する。その後、フィールド酸化
膜上にゲート電極を形成し、ゲート電極の側壁にサイド
ウォールをその端がフィールド酸化膜の端から40nm以上
離間するように形成するので、フィールド酸化膜をマス
クとして高濃度にイオン注入する際、フィールド酸化膜
の端の形状を反映して、イオン注入時に形成されるアモ
ルファス層にシリコンの［１１１］結晶方位に対応する
面の出現を抑制する働きがある。第９の発明によれば、
フィールド酸化膜の端の形状がシリコンの［１００］結
晶方位に対応する面に対して、シリコンの［１１１］結
晶方位に対応する面とシリコンの［１００］結晶方位に
対応する面との成す角度54.7゜以下となるようにフィー
ルド酸化膜を形成する。その後、等方性のエッチングに
よりテーパ形状を有するゲート電極を形成し、ゲート電
極上にに堆積時に流動性の高い絶縁膜を薄く堆積する。
絶縁膜の流動性が高く且つフィールド酸化膜の端の形状
がシリコンの［１１１］結晶方位に対応する面とシリコ
ンの［１００］結晶方位に対応する面との成す角度54.7
゜以下となっているので、フィールド酸化膜の端上の絶
縁膜の形状が滑らかになる。この絶縁膜をマスクとして
高濃度にイオン注入するので、イオン注入時に形成され
るアモルファス層にシリコンの［１１１］結晶方位に対
応する面の出現を抑制する働きがある。
【００１１】第１０の発明によれば、フィールド酸化膜
の端の形状がシリコンの［１００］結晶方位に対応する
面に対して、シリコンの［１１１］結晶方位に対応する
面と前記シリコン基板表面との成す角度54.7゜以下とな
るようにフィールド酸化膜を形成する。シリコン基板及
びフィールド酸化膜上に溝を形成し該溝上にゲート電極
を形成するので、ゲート電極の実効的な高さを低くす
る。ゲート電極上に絶縁膜を厚く堆積する工程し、この
絶縁膜を異方性エッチングし、サイドウォールを形成す
る。この時、サイドウォールの端がフィールド酸化膜の
端まで40nm以上離間させることができる。このフィール
ド酸化膜をマスクとして高濃度にイオン注入するので、
イオン注入時に形成されるアモルファス層にシリコンの
［１１１］結晶方位に対応する面の出現を抑制する働き
がある。第１１の発明によれば、フィールド酸化膜の端
の形状が前記シリコン基板表面に対して、シリコンの
［１１１］結晶方位に対応する面とシリコンの［１０
０］結晶方位に対応する面との成す角度54.7゜以下とな
るようにフィールド酸化膜を形成する。シリコン基板上
に低濃度の不純物をイオン注入し、非酸化雰囲気で熱処
理を行い低濃度の不純物拡散層を形成する。この低濃度
の不純物拡散層は短チャネル効果を抑制する働きがあ
る。シリコン基板上及びフィールド酸化膜上に溝を形成
し、ゲート電極を該溝内に埋設して形成する。このゲー
ト電極の側壁部が滑らかにかつその端がフィールド酸化
膜の端と40nm以上離間して形成される。フィールド酸化
膜及びゲート電極をマスクとしてのシリコン基板中に不
純物を高濃度にイオン注入するので、イオン注入時に形
成されるアモルファス層にシリコンの［１１１］結晶方
位に対応する面の出現を抑制する働きがある。従って、
前記課題を解決できるのである。
の端の形状がシリコンの［１００］結晶方位に対応する
面に対して、シリコンの［１１１］結晶方位に対応する
面と前記シリコン基板表面との成す角度54.7゜以下とな
るようにフィールド酸化膜を形成する。シリコン基板及
びフィールド酸化膜上に溝を形成し該溝上にゲート電極
を形成するので、ゲート電極の実効的な高さを低くす
る。ゲート電極上に絶縁膜を厚く堆積する工程し、この
絶縁膜を異方性エッチングし、サイドウォールを形成す
る。この時、サイドウォールの端がフィールド酸化膜の
端まで40nm以上離間させることができる。このフィール
ド酸化膜をマスクとして高濃度にイオン注入するので、
イオン注入時に形成されるアモルファス層にシリコンの
［１１１］結晶方位に対応する面の出現を抑制する働き
がある。第１１の発明によれば、フィールド酸化膜の端
の形状が前記シリコン基板表面に対して、シリコンの
［１１１］結晶方位に対応する面とシリコンの［１０
０］結晶方位に対応する面との成す角度54.7゜以下とな
るようにフィールド酸化膜を形成する。シリコン基板上
に低濃度の不純物をイオン注入し、非酸化雰囲気で熱処
理を行い低濃度の不純物拡散層を形成する。この低濃度
の不純物拡散層は短チャネル効果を抑制する働きがあ
る。シリコン基板上及びフィールド酸化膜上に溝を形成
し、ゲート電極を該溝内に埋設して形成する。このゲー
ト電極の側壁部が滑らかにかつその端がフィールド酸化
膜の端と40nm以上離間して形成される。フィールド酸化
膜及びゲート電極をマスクとしてのシリコン基板中に不
純物を高濃度にイオン注入するので、イオン注入時に形
成されるアモルファス層にシリコンの［１１１］結晶方
位に対応する面の出現を抑制する働きがある。従って、
前記課題を解決できるのである。
【００１２】
【実施例】第１の実施例 図１（ａ）〜（ｃ）は、本発明の第１の実施例を示す半
導体装置の製造方法を示す工程図である。この製造方法
では、不純物を高濃度にイオン注入する際のマスク材
（例えばＬＤＤ構造ではサイドウォール）が例えば（１
００）シリコン基板１表面に対して、［１１１］方位に
対応する結晶面と（１００）シリコン基板１表面となす
角度54.7゜以下になるように規定したものである。この
図１（ａ）〜（ｃ）の工程（１）〜（３）を以下に説明
する。 （１） 図１（ａ）の工程 例えば（１００）シリコン基板上１にＬＯＣＯＳ法等に
よりフィールド酸化膜を形成し、更にゲート酸化を行っ
てゲート酸化膜２を形成し、その後ゲート電極３となる
多結晶シリコンを形成する。ゲート電極３をマスクとし
てリンを低濃度にイオン注入し、非酸化雰囲気中で熱処
理を行うことにより低濃度の拡散層を形成する。その
後、シリコン酸化膜を全面に堆積し、異方性エッチング
によりゲート電極３の側壁にサイドウォール４を形成す
る。この時、不純物をイオン注入する際のマスクとなる
サイドウォール４の形状がシリコン基板１の表面に対し
て54.7゜以下となるようにする。
導体装置の製造方法を示す工程図である。この製造方法
では、不純物を高濃度にイオン注入する際のマスク材
（例えばＬＤＤ構造ではサイドウォール）が例えば（１
００）シリコン基板１表面に対して、［１１１］方位に
対応する結晶面と（１００）シリコン基板１表面となす
角度54.7゜以下になるように規定したものである。この
図１（ａ）〜（ｃ）の工程（１）〜（３）を以下に説明
する。 （１） 図１（ａ）の工程 例えば（１００）シリコン基板上１にＬＯＣＯＳ法等に
よりフィールド酸化膜を形成し、更にゲート酸化を行っ
てゲート酸化膜２を形成し、その後ゲート電極３となる
多結晶シリコンを形成する。ゲート電極３をマスクとし
てリンを低濃度にイオン注入し、非酸化雰囲気中で熱処
理を行うことにより低濃度の拡散層を形成する。その
後、シリコン酸化膜を全面に堆積し、異方性エッチング
によりゲート電極３の側壁にサイドウォール４を形成す
る。この時、不純物をイオン注入する際のマスクとなる
サイドウォール４の形状がシリコン基板１の表面に対し
て54.7゜以下となるようにする。
【００１３】（２） 図１（ｂ）の工程 熱酸化法により20nm程度のシリコン酸化膜５を形成した
後に、例えばヒ素のような不純物を高濃度（＞１×１０
15cm-2）にイオン注入する。この時、イオン注入のダメ
ージによりシリコン基板１表面にアモルファス層６が形
成される。このアモルファス層６の形状はサイドウォー
ル４を反映して形成されるため、シリコン基板１に対し
て54.7゜の面は現れない。 （３） 図１（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れて
いないことから、［１００］方位Ｖ1,0,0 へのエピタキ
シャル成長が優先的に起こり、結晶格子欠陥の無い高濃
度不純物拡散層７の形成が可能となる。以上説明したよ
うに、本第１の実施例では、不純物を高濃度にイオン注
入する際のマスク材がシリコン基板１表面に対して54.7
゜以下になるように規定したので、高濃度の不純物のイ
オン注入によるアモルファス層６の再結晶化の際に結晶
格子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の電流リークを低減することができ、電
荷保持時間の増大や消費電力の低減させることができる
（以下、半導体装置の特性劣化の抑制と呼ぶ）と共に、
歩留まりの低下を抑制することができるという利点があ
る。
後に、例えばヒ素のような不純物を高濃度（＞１×１０
15cm-2）にイオン注入する。この時、イオン注入のダメ
ージによりシリコン基板１表面にアモルファス層６が形
成される。このアモルファス層６の形状はサイドウォー
ル４を反映して形成されるため、シリコン基板１に対し
て54.7゜の面は現れない。 （３） 図１（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れて
いないことから、［１００］方位Ｖ1,0,0 へのエピタキ
シャル成長が優先的に起こり、結晶格子欠陥の無い高濃
度不純物拡散層７の形成が可能となる。以上説明したよ
うに、本第１の実施例では、不純物を高濃度にイオン注
入する際のマスク材がシリコン基板１表面に対して54.7
゜以下になるように規定したので、高濃度の不純物のイ
オン注入によるアモルファス層６の再結晶化の際に結晶
格子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の電流リークを低減することができ、電
荷保持時間の増大や消費電力の低減させることができる
（以下、半導体装置の特性劣化の抑制と呼ぶ）と共に、
歩留まりの低下を抑制することができるという利点があ
る。
【００１４】第２の実施例 図２（ａ）〜（ｃ）は、本発明の第２の実施例を示すサ
イドウォールの形成方法を含む半導体装置の製造方法を
示す工程図である。この図２（ａ）〜（ｃ）の工程
（１）〜（３）を以下に説明する。 （１） 図２（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上に熱酸化法によりゲート酸化を行ってゲート酸化膜２
を形成した後、化学的気相成長法（以下、ＣＶＤ法と呼
ぶ）によりゲート電極３となるポリシリコンを堆積す
る。ホトリソグラフィ工程を経た後に、異方性エッチン
グを行い、上記ポリシリコンをパターニングし、これを
マスクとし、例えば燐のような不純物を低濃度（＜１×
１０14cm-2）にイオン注入する。その後、非酸化雰囲気
中で熱処理を行い低濃度拡散層８を形成し、全面にシリ
コン酸化膜等の絶縁膜９を厚く堆積する。 （２） 図２（ｂ）の工程 堆積した絶縁膜９を数パーセントの濃度の弗酸あるいは
弗化アンモニウム等の溶液を用いて、ウェハ全面のウェ
ットエッチングによる等方性のエッチングを行なうこと
で、シリコン基板１表面に対して滑らかなサイドウォー
ル４を形成する。この時、絶縁膜９の等方性のエッチン
グによりサイドウォール４とシリコン基板１が成す角度
は54.7゜以下となるようにする。これは弗酸あるいは弗
化アンモニウム等のエッチング溶液の濃度等を調節する
ことにより実現できる。熱酸化法によりシリコン基板１
表面にシリコン酸化膜５を20nm程度に形成した後、例え
ばヒ素のような不純物を高濃度（＞１×１０15cm-2）に
イオン注入する。イオン注入のダメージにより、シリコ
ン基板１の表面にアモルファス層６が形成されるが、サ
イドウォール４の形状を反映してシリコン基板１表面に
対して54.7゜の結晶面Ｓ1,1,1 は現れない。
イドウォールの形成方法を含む半導体装置の製造方法を
示す工程図である。この図２（ａ）〜（ｃ）の工程
（１）〜（３）を以下に説明する。 （１） 図２（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上に熱酸化法によりゲート酸化を行ってゲート酸化膜２
を形成した後、化学的気相成長法（以下、ＣＶＤ法と呼
ぶ）によりゲート電極３となるポリシリコンを堆積す
る。ホトリソグラフィ工程を経た後に、異方性エッチン
グを行い、上記ポリシリコンをパターニングし、これを
マスクとし、例えば燐のような不純物を低濃度（＜１×
１０14cm-2）にイオン注入する。その後、非酸化雰囲気
中で熱処理を行い低濃度拡散層８を形成し、全面にシリ
コン酸化膜等の絶縁膜９を厚く堆積する。 （２） 図２（ｂ）の工程 堆積した絶縁膜９を数パーセントの濃度の弗酸あるいは
弗化アンモニウム等の溶液を用いて、ウェハ全面のウェ
ットエッチングによる等方性のエッチングを行なうこと
で、シリコン基板１表面に対して滑らかなサイドウォー
ル４を形成する。この時、絶縁膜９の等方性のエッチン
グによりサイドウォール４とシリコン基板１が成す角度
は54.7゜以下となるようにする。これは弗酸あるいは弗
化アンモニウム等のエッチング溶液の濃度等を調節する
ことにより実現できる。熱酸化法によりシリコン基板１
表面にシリコン酸化膜５を20nm程度に形成した後、例え
ばヒ素のような不純物を高濃度（＞１×１０15cm-2）に
イオン注入する。イオン注入のダメージにより、シリコ
ン基板１の表面にアモルファス層６が形成されるが、サ
イドウォール４の形状を反映してシリコン基板１表面に
対して54.7゜の結晶面Ｓ1,1,1 は現れない。
【００１５】（３） 図２（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第２の実施例では、不純物を高濃度にイオン注入
する際のマスク材としてのサイドウォール４を等方性エ
ッチングするだけで、その形状がシリコン基板１表面に
対して54.7゜以下になるように規定したので、従来のプ
ロセスと同様のプロセスにより、高濃度の不純物のイオ
ン注入によるアモルファス層６の再結晶化の際に結晶格
子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の特性の劣化及び歩留まりの低下を抑制
することができるという利点がある。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第２の実施例では、不純物を高濃度にイオン注入
する際のマスク材としてのサイドウォール４を等方性エ
ッチングするだけで、その形状がシリコン基板１表面に
対して54.7゜以下になるように規定したので、従来のプ
ロセスと同様のプロセスにより、高濃度の不純物のイオ
ン注入によるアモルファス層６の再結晶化の際に結晶格
子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の特性の劣化及び歩留まりの低下を抑制
することができるという利点がある。
【００１６】第３の実施例 図３（ａ）〜（ｄ）は本発明の第３の実施例を示すサイ
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図３（ａ）〜（ｄ）の工程（１）〜
（４）を以下に説明する。 （１） 図３（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上にゲート酸化を行ってゲート酸化膜２を形成した後、
ＣＶＤ法によりゲート電極３となるポリシリコンを堆積
する。ホトリソグラフィ工程を経た後に、異方性エッチ
ングを行い、上記ポリシリコンをパターニングし、これ
をマスクとし、例えば燐のような不純物を低濃度（＜１
×１０14cm-2）にイオン注入する。その後、非酸化雰囲
気中で熱処理を行い低濃度の拡散層８を形成し、全面に
シリコン酸化膜等の熱流動性の高い，絶縁膜１１を厚く
堆積する。 （２） 図３（ｂ）の工程 堆積した絶縁膜１１の異方性のエッチングを行い通常の
サイドウォール４を形成する。 （３） 図３（ｃ）の工程 850 ゜Ｃから900 ゜Ｃの温度、ドライ又はウェットの酸
化雰囲気で熱酸化処理し20nm程度のシリコン基板１に形
成する。この時、サイドウォール４を形成している絶縁
膜１１が熱流動を起こすことにより、サイドウォール４
の側面が滑らかになる。この時、サイドウウォール４と
シリコン基板１の表面とのなす角度は54.7゜以下にな
る。その後、例えばヒ素のような不純物を高濃度（＞１
×１０15cm-2）にイオン注入する。イオン注入のダメー
ジにより、シリコン基板１の表面にアモルファス層６が
形成されるが、サイドウォール４の形状を反映してシリ
コン基板１の表面に対して54.7゜の面は現れない。
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図３（ａ）〜（ｄ）の工程（１）〜
（４）を以下に説明する。 （１） 図３（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上にゲート酸化を行ってゲート酸化膜２を形成した後、
ＣＶＤ法によりゲート電極３となるポリシリコンを堆積
する。ホトリソグラフィ工程を経た後に、異方性エッチ
ングを行い、上記ポリシリコンをパターニングし、これ
をマスクとし、例えば燐のような不純物を低濃度（＜１
×１０14cm-2）にイオン注入する。その後、非酸化雰囲
気中で熱処理を行い低濃度の拡散層８を形成し、全面に
シリコン酸化膜等の熱流動性の高い，絶縁膜１１を厚く
堆積する。 （２） 図３（ｂ）の工程 堆積した絶縁膜１１の異方性のエッチングを行い通常の
サイドウォール４を形成する。 （３） 図３（ｃ）の工程 850 ゜Ｃから900 ゜Ｃの温度、ドライ又はウェットの酸
化雰囲気で熱酸化処理し20nm程度のシリコン基板１に形
成する。この時、サイドウォール４を形成している絶縁
膜１１が熱流動を起こすことにより、サイドウォール４
の側面が滑らかになる。この時、サイドウウォール４と
シリコン基板１の表面とのなす角度は54.7゜以下にな
る。その後、例えばヒ素のような不純物を高濃度（＞１
×１０15cm-2）にイオン注入する。イオン注入のダメー
ジにより、シリコン基板１の表面にアモルファス層６が
形成されるが、サイドウォール４の形状を反映してシリ
コン基板１の表面に対して54.7゜の面は現れない。
【００１７】（４） 図３（ｄ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第３の実施例では、不純物を高濃度にイオン注入
する際のマスク材としてのサイドウォール４を熱流動性
の高いシリコン酸化膜等を用いて通常の方法で形成した
後、熱酸化してサイドウォール４の形状がシリコン基板
１表面に対して54.7゜以下になるように規定したので、
容易に実現できると共に、ウェハー面内でのばらつきを
小さくすることができる。そして高濃度の不純物のイオ
ン注入によるアモルファス層６の再結晶化の際に結晶格
子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の特性の劣化及び歩留まりの低下を抑制
することができるという利点がある。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第３の実施例では、不純物を高濃度にイオン注入
する際のマスク材としてのサイドウォール４を熱流動性
の高いシリコン酸化膜等を用いて通常の方法で形成した
後、熱酸化してサイドウォール４の形状がシリコン基板
１表面に対して54.7゜以下になるように規定したので、
容易に実現できると共に、ウェハー面内でのばらつきを
小さくすることができる。そして高濃度の不純物のイオ
ン注入によるアモルファス層６の再結晶化の際に結晶格
子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の特性の劣化及び歩留まりの低下を抑制
することができるという利点がある。
【００１８】第４の実施例 図４（ａ）〜（ｃ）は本発明の第４の実施例を示すサイ
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図４（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図４（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上に熱酸化法によりゲート酸化を行ってゲート酸化膜２
を形成した後、ＣＶＤ法によりゲート電極３となるポリ
シリコンを堆積する。ホトリソグラフィ工程を経た後
に、異方性エッチングを行い、上記ポリシリコンをパタ
ーニングし、これをマスクとし、例えば燐のような不純
物を低濃度（＜１×１０14cm-2）にイオン注入する。そ
の後、非酸化雰囲気中で熱処理を行い低濃度拡散層８を
形成し、常圧あるいは減圧ＣＶＤ法等により全面に流動
性の高いＮＳＧ等の絶縁膜１０を第１の絶縁膜として20
nm程度に堆積し、さらに全面にアモルファスシリコン又
はシリコン窒化膜等の絶縁膜１０とエッチングレートの
異なる絶縁膜１２を第２の絶縁膜として厚く堆積する。 （２） 図４（ｂ）の工程 堆積した絶縁膜１２を選択的に等方性エッチングを行い
ゲート電極３の両サイドにスペーサー１３を滑らかに形
成する。この時、スペーサ１３はシリコン基板１の表面
が成す角度が54.7゜以下となるようにする。これは、エ
ッチングガス等のエッチング材料の圧力等を調節するこ
とによって実現できる。エッチングレートの異なる２つ
の絶縁膜を用いるので、プロセス上のマージンを広くと
ることができる。その後、例えばヒ素のような不純物を
高濃度（＞１×１０15cm-2）にイオン注入する。イオン
注入のダメージにより、シリコン基板１の表面にアモル
ファス層６が形成されるが、スペーサ１３の形状を反映
してシリコン基板１の表面に対して54.7゜の面は現れな
い。
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図４（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図４（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上に熱酸化法によりゲート酸化を行ってゲート酸化膜２
を形成した後、ＣＶＤ法によりゲート電極３となるポリ
シリコンを堆積する。ホトリソグラフィ工程を経た後
に、異方性エッチングを行い、上記ポリシリコンをパタ
ーニングし、これをマスクとし、例えば燐のような不純
物を低濃度（＜１×１０14cm-2）にイオン注入する。そ
の後、非酸化雰囲気中で熱処理を行い低濃度拡散層８を
形成し、常圧あるいは減圧ＣＶＤ法等により全面に流動
性の高いＮＳＧ等の絶縁膜１０を第１の絶縁膜として20
nm程度に堆積し、さらに全面にアモルファスシリコン又
はシリコン窒化膜等の絶縁膜１０とエッチングレートの
異なる絶縁膜１２を第２の絶縁膜として厚く堆積する。 （２） 図４（ｂ）の工程 堆積した絶縁膜１２を選択的に等方性エッチングを行い
ゲート電極３の両サイドにスペーサー１３を滑らかに形
成する。この時、スペーサ１３はシリコン基板１の表面
が成す角度が54.7゜以下となるようにする。これは、エ
ッチングガス等のエッチング材料の圧力等を調節するこ
とによって実現できる。エッチングレートの異なる２つ
の絶縁膜を用いるので、プロセス上のマージンを広くと
ることができる。その後、例えばヒ素のような不純物を
高濃度（＞１×１０15cm-2）にイオン注入する。イオン
注入のダメージにより、シリコン基板１の表面にアモル
ファス層６が形成されるが、スペーサ１３の形状を反映
してシリコン基板１の表面に対して54.7゜の面は現れな
い。
【００１９】（３） 図４（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1,が現れな
いことから、［１００］方位Ｖ1,0.0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度不
純物拡散層７の形成が可能となる。以上説明したよう
に、この第４の実施例では、第１の絶縁膜としての絶縁
膜１０を流動性の高い材料を用いてゲート電極１０の側
壁において滑らかになるように形成し、この第１の絶縁
膜１０の上にエッチングレートの異なる第２の絶縁膜と
してのスペーサ１３をゲート電極３の側壁に等方性エッ
チングによりその形状がシリコン基板１表面に対して5
4.7゜以下になるように規定し、不純物の高濃度にイオ
ン注入する際に絶縁膜１０及びスペーサ１３をマスク材
として用いたので、プロセス上のマージンを広くとるこ
とができる。そして高濃度の不純物のイオン注入による
アモルファス層６の再結晶化の際に結晶格子欠陥の無い
高濃度不純物拡散層７の形成が可能となり、半導体装置
の特性の劣化及び歩留まりの低下を抑制することができ
るという利点がある。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1,が現れな
いことから、［１００］方位Ｖ1,0.0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度不
純物拡散層７の形成が可能となる。以上説明したよう
に、この第４の実施例では、第１の絶縁膜としての絶縁
膜１０を流動性の高い材料を用いてゲート電極１０の側
壁において滑らかになるように形成し、この第１の絶縁
膜１０の上にエッチングレートの異なる第２の絶縁膜と
してのスペーサ１３をゲート電極３の側壁に等方性エッ
チングによりその形状がシリコン基板１表面に対して5
4.7゜以下になるように規定し、不純物の高濃度にイオ
ン注入する際に絶縁膜１０及びスペーサ１３をマスク材
として用いたので、プロセス上のマージンを広くとるこ
とができる。そして高濃度の不純物のイオン注入による
アモルファス層６の再結晶化の際に結晶格子欠陥の無い
高濃度不純物拡散層７の形成が可能となり、半導体装置
の特性の劣化及び歩留まりの低下を抑制することができ
るという利点がある。
【００２０】第５の実施例 図５（ａ）〜（ｃ）は本発明の第５の実施例を示すサイ
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図５（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図５（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上にゲート酸化を行ってゲート酸化膜２を形成した後、
ＣＶＤ法によりゲート電極３となるポリシリコンを堆積
する。ホトリソグラフィ工程を経た後に、異方性エッチ
ングを行い、上記ポリシリコンをパターニングし、これ
をマスクとし、例えば燐のような不純物を低濃度（＜１
×１０14cm-2）にイオン注入する。その後、非酸化雰囲
気中で熱処理を行い低濃度の拡散層８を形成し、全面に
シリコン酸化膜等の絶縁膜９を第１の絶縁膜として厚く
堆積する。 （２） 図５（ｂ）の工程 堆積した絶縁膜９を異方性のエッチングを行い通常のサ
イドウォール４を形成した後、常圧あるいは減圧ＣＶＤ
法等により全面にＮＳＧ等の流動性の高い絶縁膜１０を
第２の絶縁膜として20nm程度に堆積する。絶縁膜１０の
流動性により、サイドウォール４上の絶縁膜１０の端を
滑らかにすることができる。この時、サイドウォール４
の端とシリコン基板１の表面が成す角度が54となるよう
にする。。絶縁膜１０の膜厚を制御することによってサ
イドウォール４の形状を精度良く形成することができ
る。その後、例えばヒ素のような不純物を高濃度（＞１
×１０15cm-2）にイオン注入する。イオン注入のダメー
ジにより、シリコン基板１の表面にアモルファス層６が
形成されるが、サイドウォール４の形状を反映してシリ
コン基板１の表面に対して54.7゜の面は現れない。
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図５（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図５（ａ）の工程 通常のＭＯＳＦＥＴの製造工程と同様にシリコン基板１
上にゲート酸化を行ってゲート酸化膜２を形成した後、
ＣＶＤ法によりゲート電極３となるポリシリコンを堆積
する。ホトリソグラフィ工程を経た後に、異方性エッチ
ングを行い、上記ポリシリコンをパターニングし、これ
をマスクとし、例えば燐のような不純物を低濃度（＜１
×１０14cm-2）にイオン注入する。その後、非酸化雰囲
気中で熱処理を行い低濃度の拡散層８を形成し、全面に
シリコン酸化膜等の絶縁膜９を第１の絶縁膜として厚く
堆積する。 （２） 図５（ｂ）の工程 堆積した絶縁膜９を異方性のエッチングを行い通常のサ
イドウォール４を形成した後、常圧あるいは減圧ＣＶＤ
法等により全面にＮＳＧ等の流動性の高い絶縁膜１０を
第２の絶縁膜として20nm程度に堆積する。絶縁膜１０の
流動性により、サイドウォール４上の絶縁膜１０の端を
滑らかにすることができる。この時、サイドウォール４
の端とシリコン基板１の表面が成す角度が54となるよう
にする。。絶縁膜１０の膜厚を制御することによってサ
イドウォール４の形状を精度良く形成することができ
る。その後、例えばヒ素のような不純物を高濃度（＞１
×１０15cm-2）にイオン注入する。イオン注入のダメー
ジにより、シリコン基板１の表面にアモルファス層６が
形成されるが、サイドウォール４の形状を反映してシリ
コン基板１の表面に対して54.7゜の面は現れない。
【００２１】（３） 図５（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第５の実施例では、不純物を高濃度にイオン注入
する際のマスク材としてのサイドウォール４を通常の方
法により形成した後、流動性の高い材料を用いてサイド
ウォール４上に絶縁膜１０を形成し、その絶縁膜１０の
形状がシリコン基板１表面に対して54.7゜以下になるよ
うに規定したので、絶縁膜１０の膜厚を制御すること
で、その形状を精度良く形成することができる。そして
高濃度の不純物のイオン注入によるアモルファス層６の
再結晶化の際に結晶格子欠陥の無い高濃度不純物拡散層
７の形成が可能となり、半導体装置の特性の劣化及び歩
留まりの低下を抑制することができるという利点があ
る。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第５の実施例では、不純物を高濃度にイオン注入
する際のマスク材としてのサイドウォール４を通常の方
法により形成した後、流動性の高い材料を用いてサイド
ウォール４上に絶縁膜１０を形成し、その絶縁膜１０の
形状がシリコン基板１表面に対して54.7゜以下になるよ
うに規定したので、絶縁膜１０の膜厚を制御すること
で、その形状を精度良く形成することができる。そして
高濃度の不純物のイオン注入によるアモルファス層６の
再結晶化の際に結晶格子欠陥の無い高濃度不純物拡散層
７の形成が可能となり、半導体装置の特性の劣化及び歩
留まりの低下を抑制することができるという利点があ
る。
【００２２】第６の実施例 図６（ａ）〜（ｃ）は本発明の第６の実施例を示すサイ
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図６（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図６（ａ）の工程 シリコン基板１上に熱酸化法によりゲート酸化を行って
ゲート酸化膜２を形成した後、ＣＶＤ法によりゲート酸
化膜２上にゲート電極３となるポリシリコンを堆積す
る。ホトリソグラフィ工程を経た後に、等方性エッチン
グを行い、上記ポリシリコンをパターニングする。この
時、ポリシリコンの等方性エッチングによりゲート電極
３がテーパ形状となる。次に、ゲート電極３をマスクと
し、例えば燐のような不純物を低濃度（＜１×１０14cm
-2）にイオン注入する。その後、非酸化雰囲気中で熱処
理を行い低濃度拡散層８を形成する。 （２） 図６（ｂ）の工程 ゲート酸化膜２を弗酸等でエッチングした後、全面に常
圧あるいは減圧ＣＶＤ法等により全面にＮＳＧ等の流動
性の高い絶縁膜１０を20nm程度に堆積する。この時、ゲ
ート電極３の端での絶縁膜１０の形状は滑らかとなる。
ゲート電極３の側壁の形状は滑らかであり、流動性の高
い絶縁膜１０がその上に堆積されるので、ゲート電極３
の側壁上の絶縁膜１０の形状が滑らかになる。絶縁膜１
０の膜厚を制御することにより、ゲート電極３の側壁上
の絶縁膜の形状を精度良く形成することができ、さらに
サイドウォール幅を微細化することができ、ウェハー面
内でのばらつきを小さくすることができる。この時、ゲ
ート電極３の側壁上の絶縁膜１０とシリコン基板１の表
面が成す角度が54.7゜以下になるようにする。その後、
例えばヒ素のような不純物を高濃度（＞１×１０15c
m-2）にイオン注入する。イオン注入のダメージによ
り、シリコン基板１の表面にアモルファス層６が形成さ
れるが、サイドウォール４の形状を反映してシリコン基
板１の表面に対して54.7゜の面は現れない。
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図６（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図６（ａ）の工程 シリコン基板１上に熱酸化法によりゲート酸化を行って
ゲート酸化膜２を形成した後、ＣＶＤ法によりゲート酸
化膜２上にゲート電極３となるポリシリコンを堆積す
る。ホトリソグラフィ工程を経た後に、等方性エッチン
グを行い、上記ポリシリコンをパターニングする。この
時、ポリシリコンの等方性エッチングによりゲート電極
３がテーパ形状となる。次に、ゲート電極３をマスクと
し、例えば燐のような不純物を低濃度（＜１×１０14cm
-2）にイオン注入する。その後、非酸化雰囲気中で熱処
理を行い低濃度拡散層８を形成する。 （２） 図６（ｂ）の工程 ゲート酸化膜２を弗酸等でエッチングした後、全面に常
圧あるいは減圧ＣＶＤ法等により全面にＮＳＧ等の流動
性の高い絶縁膜１０を20nm程度に堆積する。この時、ゲ
ート電極３の端での絶縁膜１０の形状は滑らかとなる。
ゲート電極３の側壁の形状は滑らかであり、流動性の高
い絶縁膜１０がその上に堆積されるので、ゲート電極３
の側壁上の絶縁膜１０の形状が滑らかになる。絶縁膜１
０の膜厚を制御することにより、ゲート電極３の側壁上
の絶縁膜の形状を精度良く形成することができ、さらに
サイドウォール幅を微細化することができ、ウェハー面
内でのばらつきを小さくすることができる。この時、ゲ
ート電極３の側壁上の絶縁膜１０とシリコン基板１の表
面が成す角度が54.7゜以下になるようにする。その後、
例えばヒ素のような不純物を高濃度（＞１×１０15c
m-2）にイオン注入する。イオン注入のダメージによ
り、シリコン基板１の表面にアモルファス層６が形成さ
れるが、サイドウォール４の形状を反映してシリコン基
板１の表面に対して54.7゜の面は現れない。
【００２３】（３） 図６（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第６の実施例では、ゲート電極３を等方性エッチ
ングにより滑らかに形成し、このゲート電極３上に流動
性の高い絶縁膜１０を形成し、絶縁膜１０の形状がシリ
コン基板１表面に対して54.7゜以下になるように規定し
たので、絶縁膜１０の形状を精度良く形成することがで
き、さらにサイドウォール幅を微細化することができ、
ウェハー面内でのばらつきを小さくすることができる。
そして高濃度の不純物のイオン注入によるアモルファス
層６の再結晶化の際に結晶格子欠陥の無い高濃度不純物
拡散層７の形成が可能となり、半導体装置の特性の劣化
及び歩留まりの低下を抑制することができるという利点
がある。第７の実施例 図７（ａ）〜（ｃ）は本発明の第７の実施例を示す半導
体装置の製造方法を示す工程図である。この製造方法で
は、サイドウォール４の幅ｔに対して，フィールド酸化
膜１４上のゲート電極３の端からフィールド酸化膜１４
の端までの距離ＴがＴ＞ｔ（Ｔ−ｔ≧４０nm) となるよ
うにサイドウォール４がアクティブ領域内にかからない
ように規定したものである。この図７（ａ）〜（ｃ）の
工程（１）〜（３）を以下説明する。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1が現れな
いことから、［１００］方位Ｖ1,0,0 へのエピタキシャ
ル成長が優先的に起こり、結晶格子欠陥のない高濃度の
不純物拡散層７の形成が可能となる。以上説明したよう
に、本第６の実施例では、ゲート電極３を等方性エッチ
ングにより滑らかに形成し、このゲート電極３上に流動
性の高い絶縁膜１０を形成し、絶縁膜１０の形状がシリ
コン基板１表面に対して54.7゜以下になるように規定し
たので、絶縁膜１０の形状を精度良く形成することがで
き、さらにサイドウォール幅を微細化することができ、
ウェハー面内でのばらつきを小さくすることができる。
そして高濃度の不純物のイオン注入によるアモルファス
層６の再結晶化の際に結晶格子欠陥の無い高濃度不純物
拡散層７の形成が可能となり、半導体装置の特性の劣化
及び歩留まりの低下を抑制することができるという利点
がある。第７の実施例 図７（ａ）〜（ｃ）は本発明の第７の実施例を示す半導
体装置の製造方法を示す工程図である。この製造方法で
は、サイドウォール４の幅ｔに対して，フィールド酸化
膜１４上のゲート電極３の端からフィールド酸化膜１４
の端までの距離ＴがＴ＞ｔ（Ｔ−ｔ≧４０nm) となるよ
うにサイドウォール４がアクティブ領域内にかからない
ように規定したものである。この図７（ａ）〜（ｃ）の
工程（１）〜（３）を以下説明する。
【００２４】（１） 図７（ａ）の工程図 フィールド酸化膜１４側の素子の構造において、サイド
ウォール４がアクティブ領域内にかからないように、サ
イドウォール４の幅ｔに対して、フィールド酸化膜１４
上のゲート電極３の端からフィールド酸化膜１４の端ま
での距離Ｔが長くなる（Ｔ−ｔ≧40nm) ようにゲート電
極３及びサイドウォール４を形成する。 （２） 図７（ｂ）の工程図 熱酸化法により20nm程度のシリコン酸化膜５を形成した
後、例えばヒ素のような不純物を高濃度（＞１×１０15
cm-2）にイオン注入する。イオン注入のダメージによ
り、シリコン基板１の表面にアモルファス層６が形成さ
れる。この時、フィールド酸化膜１４そのものがイオン
注入のマスクとなる。イオン注入のダメージにより、シ
リコン基板１の表面にアモルファス層６が形成される
が、フィールド酸化膜１４上のゲート電極３の端からフ
ィールド酸化膜１４の端までの距離Ｔがサイドウォール
４の幅ｔに対してＴ−ｔ≧40nmであるので、フィールド
酸化膜１４の端の形状を反映して、シリコン基板１の表
面に対して54.7゜の面が現れない。
ウォール４がアクティブ領域内にかからないように、サ
イドウォール４の幅ｔに対して、フィールド酸化膜１４
上のゲート電極３の端からフィールド酸化膜１４の端ま
での距離Ｔが長くなる（Ｔ−ｔ≧40nm) ようにゲート電
極３及びサイドウォール４を形成する。 （２） 図７（ｂ）の工程図 熱酸化法により20nm程度のシリコン酸化膜５を形成した
後、例えばヒ素のような不純物を高濃度（＞１×１０15
cm-2）にイオン注入する。イオン注入のダメージによ
り、シリコン基板１の表面にアモルファス層６が形成さ
れる。この時、フィールド酸化膜１４そのものがイオン
注入のマスクとなる。イオン注入のダメージにより、シ
リコン基板１の表面にアモルファス層６が形成される
が、フィールド酸化膜１４上のゲート電極３の端からフ
ィールド酸化膜１４の端までの距離Ｔがサイドウォール
４の幅ｔに対してＴ−ｔ≧40nmであるので、フィールド
酸化膜１４の端の形状を反映して、シリコン基板１の表
面に対して54.7゜の面が現れない。
【００２５】（３） 図７（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位に対応する面が現れないことから、［１
００］方位へのエピタキシャル成長が優先的に起こり、
結晶格子欠陥のない高濃度の不純物拡散層７の形成が可
能となる。さらに、その後の熱処理においても、結晶格
子欠陥が存在しないことから、フィールド酸化膜１４の
ストレスによる転位や積層欠陥の発生を抑制することが
できる。以上説明したように、本第７の実施例では、フ
ィールド酸化膜１４上のゲート電極３の端からフィール
ド酸化膜１４の端までの距離ＴがＴ＞ｔ（Ｔ−ｔ≧40n
m) となるようにサイドウォール４がアクティブ領域内
にかからないように規定したので、高濃度の不純物のイ
オン注入によるアモルファス層６の再結晶化の際に結晶
格子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の特性の劣化及び歩留まりの低下を抑制
することができるという利点がある。以下、図７の構造
を用いた半導体装置子の製造方法を詳細に説明する。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位に対応する面が現れないことから、［１
００］方位へのエピタキシャル成長が優先的に起こり、
結晶格子欠陥のない高濃度の不純物拡散層７の形成が可
能となる。さらに、その後の熱処理においても、結晶格
子欠陥が存在しないことから、フィールド酸化膜１４の
ストレスによる転位や積層欠陥の発生を抑制することが
できる。以上説明したように、本第７の実施例では、フ
ィールド酸化膜１４上のゲート電極３の端からフィール
ド酸化膜１４の端までの距離ＴがＴ＞ｔ（Ｔ−ｔ≧40n
m) となるようにサイドウォール４がアクティブ領域内
にかからないように規定したので、高濃度の不純物のイ
オン注入によるアモルファス層６の再結晶化の際に結晶
格子欠陥の無い高濃度不純物拡散層７の形成が可能とな
り、半導体装置の特性の劣化及び歩留まりの低下を抑制
することができるという利点がある。以下、図７の構造
を用いた半導体装置子の製造方法を詳細に説明する。
【００２６】第８の実施例 図８（ａ）〜（ｃ）は本発明の第８の実施例を示すサイ
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図８（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図８（ａ）の工程 ＬＯＣＯＳ法により、シリコン基板１上にパッド酸化膜
を熱酸化法により20nm程度形成し、さらにその上にマス
ク窒化膜を150nm 程度形成し、このマスク窒化膜をパタ
ーニング後、熱酸化処理（1000゜Ｃ、ウェット雰囲気）
により、400nm程度のフィールド酸化膜１４を形成す
る。フィールド酸化膜１４はバーズビークによりその端
部の形状が滑らかになり、バーズビークの形状がシリコ
ン基板１に対して52.7゜以下となる。その後、シリコン
酸化膜１上にゲート酸化を行ってゲート酸化膜２を形成
し、ＣＶＤ法によりゲート酸化膜２上にゲート電極３な
るポリシリコンを堆積する。ホトリソグラフィ工程を経
た後に、等方性エッチングを行い、上記ポリシリコンを
パターニングする。この時、ポリシリコンの等方性エッ
チングによりゲート電極３がテーパ形状となる。次に、
ゲート電極３をマスクとし、例えば燐のような不純物を
低濃度（＜１×１０14cm-2）にイオン注入する。その
後、非酸化雰囲気中で熱処理を行い低濃度拡散層８を形
成する。 （２） 図８（ｂ）の工程 ゲート酸化膜２を弗酸等でエッチングした後、常圧ある
いは減圧ＣＶＤ法により全面にＮＳＧ等の流動性の高い
絶縁膜１０を20nm程度に堆積する。この時、ゲート電極
３のテーパー形状であり、ゲート電極３上に流動性に高
い絶縁膜１０が堆積されるので、絶縁膜１０の形状は滑
らかとなり、ゲート電極３の側壁上及びフィールド酸化
膜１４のバーズビーク上の絶縁膜１０の形状はシリコン
基板１表面に対して、52.7゜以下となる。この構造では
サイドウォールの役割を絶縁膜１０が果たす。その後、
例えばヒ素のような不純物を高濃度（＞１×１０15c
m-2）にイオン注入する。イオン注入のダメージによ
り、シリコン基板１の表面にアモルファス層６が形成さ
れるが、サイドウォールとしての絶縁膜１０の形状を反
映してシリコン基板１の表面に対して54.7゜の面は現れ
ない。
ドウォール形成方法を含む半導体装置の製造方法を示す
工程図である。この図８（ａ）〜（ｃ）の工程（１）〜
（３）を以下説明する。 （１） 図８（ａ）の工程 ＬＯＣＯＳ法により、シリコン基板１上にパッド酸化膜
を熱酸化法により20nm程度形成し、さらにその上にマス
ク窒化膜を150nm 程度形成し、このマスク窒化膜をパタ
ーニング後、熱酸化処理（1000゜Ｃ、ウェット雰囲気）
により、400nm程度のフィールド酸化膜１４を形成す
る。フィールド酸化膜１４はバーズビークによりその端
部の形状が滑らかになり、バーズビークの形状がシリコ
ン基板１に対して52.7゜以下となる。その後、シリコン
酸化膜１上にゲート酸化を行ってゲート酸化膜２を形成
し、ＣＶＤ法によりゲート酸化膜２上にゲート電極３な
るポリシリコンを堆積する。ホトリソグラフィ工程を経
た後に、等方性エッチングを行い、上記ポリシリコンを
パターニングする。この時、ポリシリコンの等方性エッ
チングによりゲート電極３がテーパ形状となる。次に、
ゲート電極３をマスクとし、例えば燐のような不純物を
低濃度（＜１×１０14cm-2）にイオン注入する。その
後、非酸化雰囲気中で熱処理を行い低濃度拡散層８を形
成する。 （２） 図８（ｂ）の工程 ゲート酸化膜２を弗酸等でエッチングした後、常圧ある
いは減圧ＣＶＤ法により全面にＮＳＧ等の流動性の高い
絶縁膜１０を20nm程度に堆積する。この時、ゲート電極
３のテーパー形状であり、ゲート電極３上に流動性に高
い絶縁膜１０が堆積されるので、絶縁膜１０の形状は滑
らかとなり、ゲート電極３の側壁上及びフィールド酸化
膜１４のバーズビーク上の絶縁膜１０の形状はシリコン
基板１表面に対して、52.7゜以下となる。この構造では
サイドウォールの役割を絶縁膜１０が果たす。その後、
例えばヒ素のような不純物を高濃度（＞１×１０15c
m-2）にイオン注入する。イオン注入のダメージによ
り、シリコン基板１の表面にアモルファス層６が形成さ
れるが、サイドウォールとしての絶縁膜１０の形状を反
映してシリコン基板１の表面に対して54.7゜の面は現れ
ない。
【００２７】（３） 図８（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1，が現れ
ないことから、［１００］方位Ｖ1,0.0 へのエピタキシ
ャル成長が優先的に起こり、結晶格子欠陥のない高濃度
の不純物拡散層７の形成が可能となる。以上説明したよ
うに、本第８の実施例では、フィールド酸化膜１４上の
ゲート電極３を等方性エッチングにより滑らかに形成
し、ゲート電極３上に流動性の高い絶縁膜１０を形成し
フィールド酸化膜１４上の絶縁膜１０の形状がシリコン
基板１表面に対して54.7゜以下になるように規定するの
で、絶縁膜１０の形状を精度良く形成することができ、
不純物の高濃度にイオン注入する際に絶縁膜１０及びフ
ィールド酸化膜１４をマスク材として用いたので、高濃
度の不純物のイオン注入によるアモルファス層６の再結
晶化の際に結晶格子欠陥の無い高濃度不純物拡散層７の
形成が可能となり、半導体装置の特性の劣化及び歩留ま
りの低下を抑制することができるという利点がある。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位Ｖ1,1,1 に対応する面Ｓ1,1,1，が現れ
ないことから、［１００］方位Ｖ1,0.0 へのエピタキシ
ャル成長が優先的に起こり、結晶格子欠陥のない高濃度
の不純物拡散層７の形成が可能となる。以上説明したよ
うに、本第８の実施例では、フィールド酸化膜１４上の
ゲート電極３を等方性エッチングにより滑らかに形成
し、ゲート電極３上に流動性の高い絶縁膜１０を形成し
フィールド酸化膜１４上の絶縁膜１０の形状がシリコン
基板１表面に対して54.7゜以下になるように規定するの
で、絶縁膜１０の形状を精度良く形成することができ、
不純物の高濃度にイオン注入する際に絶縁膜１０及びフ
ィールド酸化膜１４をマスク材として用いたので、高濃
度の不純物のイオン注入によるアモルファス層６の再結
晶化の際に結晶格子欠陥の無い高濃度不純物拡散層７の
形成が可能となり、半導体装置の特性の劣化及び歩留ま
りの低下を抑制することができるという利点がある。
【００２８】第９の実施例 図９（ａ）〜（ｄ）は本発明の第９の実施例を示す埋め
込み型ゲート電極構造を含む半導体装置の製造方法を示
す工程図である。この図９（ａ）〜（ｄ）の工程（１）
〜（４）を以下説明する。 （１） 図９（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
ホトリソグラフィ工程によりゲート電極３となる領域以
外の領域にレジストパターンを形成し、このレジストパ
ターンをマスクとして異方性のエッチングを行い、シリ
コン基板１及びフィールド酸化膜１４中に150nm 程度の
深さの溝を形成する。ゲート酸化によりゲート酸化膜２
を形成した後、ＣＶＤ法によりゲート酸化膜２上にゲー
ト電極３となるポリシリコン１５を200nm 程度の膜厚に
堆積する。 （２） 図９（ｂ）の工程 ホトリソグラフィ工程を経た後に、ポリシリコン１５を
異方性エッチングによりパターニングしてゲート電極３
を形成する。ゲート電極３をマスクとし、例えば燐のよ
うな不純物を低濃度（＜１×１０14cm-2）にイオン注入
し、非酸化雰囲気中で熱処理を行い低濃度の拡散層８を
形成する。その後、シリコン酸化膜等の絶縁膜９を厚く
形成する。
込み型ゲート電極構造を含む半導体装置の製造方法を示
す工程図である。この図９（ａ）〜（ｄ）の工程（１）
〜（４）を以下説明する。 （１） 図９（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
ホトリソグラフィ工程によりゲート電極３となる領域以
外の領域にレジストパターンを形成し、このレジストパ
ターンをマスクとして異方性のエッチングを行い、シリ
コン基板１及びフィールド酸化膜１４中に150nm 程度の
深さの溝を形成する。ゲート酸化によりゲート酸化膜２
を形成した後、ＣＶＤ法によりゲート酸化膜２上にゲー
ト電極３となるポリシリコン１５を200nm 程度の膜厚に
堆積する。 （２） 図９（ｂ）の工程 ホトリソグラフィ工程を経た後に、ポリシリコン１５を
異方性エッチングによりパターニングしてゲート電極３
を形成する。ゲート電極３をマスクとし、例えば燐のよ
うな不純物を低濃度（＜１×１０14cm-2）にイオン注入
し、非酸化雰囲気中で熱処理を行い低濃度の拡散層８を
形成する。その後、シリコン酸化膜等の絶縁膜９を厚く
形成する。
【００２９】（３） 図９（ｃ）の工程 堆積した絶縁膜９を全面エッチバックすることにより、
サイドウォール４を形成する。この時、ゲート電極３が
溝の中に埋め込んでいるので、実効的なゲート電極３の
高さが低くなり、サイドウォール４の幅を短くすること
ができる。これにより、フィールド酸化膜１４上のゲー
ト電極３の端からフィールド酸化膜１４の端までの距離
Ｔがサイドウォール４の幅ｔに対してＴ−ｔ≧40nmとな
るようにできる。その後、例えばヒ素のような不純物を
高濃度（＞１×１０15cm-2）にイオン注入する。イオン
注入のダメージにより、シリコン基板１の表面にアモル
ファス層６が形成されるが、サイドウォール４の形状及
びフィールド酸化膜１４のバーズビークの形状を反映し
てシリコン基板１の表面に対して54.7゜の面は現れな
い。 （４） 図９（ｄ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位に対応する面が現れないことから、［１
００］方位へのエピタキシャル成長が優先的に起こり、
結晶格子欠陥のない高濃度の不純物拡散層７の形成が可
能となる。以上説明したように、本第９の実施例では、
フィールド酸化膜１４上のゲート電極３を埋め込み型に
することによりゲート電極３による段差を小さくし、ゲ
ート電極３の側壁部にサイドウォール４がアクティブ領
域内にかからないように規定したので、高濃度の不純物
のイオン注入によるアモルファス層６の再結晶化の際に
結晶格子欠陥の無い高濃度不純物拡散層７の形成が可能
となり、半導体装置の特性の劣化及び歩留まりの低下を
抑制することができるという利点がある。
サイドウォール４を形成する。この時、ゲート電極３が
溝の中に埋め込んでいるので、実効的なゲート電極３の
高さが低くなり、サイドウォール４の幅を短くすること
ができる。これにより、フィールド酸化膜１４上のゲー
ト電極３の端からフィールド酸化膜１４の端までの距離
Ｔがサイドウォール４の幅ｔに対してＴ−ｔ≧40nmとな
るようにできる。その後、例えばヒ素のような不純物を
高濃度（＞１×１０15cm-2）にイオン注入する。イオン
注入のダメージにより、シリコン基板１の表面にアモル
ファス層６が形成されるが、サイドウォール４の形状及
びフィールド酸化膜１４のバーズビークの形状を反映し
てシリコン基板１の表面に対して54.7゜の面は現れな
い。 （４） 図９（ｄ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位に対応する面が現れないことから、［１
００］方位へのエピタキシャル成長が優先的に起こり、
結晶格子欠陥のない高濃度の不純物拡散層７の形成が可
能となる。以上説明したように、本第９の実施例では、
フィールド酸化膜１４上のゲート電極３を埋め込み型に
することによりゲート電極３による段差を小さくし、ゲ
ート電極３の側壁部にサイドウォール４がアクティブ領
域内にかからないように規定したので、高濃度の不純物
のイオン注入によるアモルファス層６の再結晶化の際に
結晶格子欠陥の無い高濃度不純物拡散層７の形成が可能
となり、半導体装置の特性の劣化及び歩留まりの低下を
抑制することができるという利点がある。
【００３０】第１０の実施例 図１０（ａ）〜（ｃ）は本発明の第１０の実施例を示す
完全埋め込み型ゲート電極構造を含む半導体装置の製造
方法を示す工程図である。この図１０（ａ）〜（ｃ）の
工程（１）〜（３）を以下説明する。 （１） 図１０（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
例えば、燐のよう不純物を低濃度にイオン注入し、非酸
化雰囲気中で熱処理を行うことにより、低濃度の不純物
拡散層８形成する。ホトリソグラフィ工程によりゲート
電極３となる領域以外の領域にレジストパターンを形成
し、このレジストパターンをマスクとして異方性のエッ
チングを行い、シリコン基板１及びフィールド酸化膜１
４中に150nm 程度の深さの溝を形成する。ゲート酸化に
よりゲート酸化膜２を形成した後、ＣＶＤ法によりゲー
ト酸化膜２上にゲート電極３となるポリシリコン１５を
200nm の膜厚に堆積する。 （２） 図１０（ｂ）の工程 ポリシリコン１５をエッチバックすることにより、完全
埋め込み型のゲート電極３を形成する。その後、例えば
燐のような不純物を高濃度（＞１×１０15cm-2）にイオ
ン注入する。イオン注入のダメージにより、シリコン基
板１の表面にアモルファス層６が形成されるが、サイド
ウォール４及びフィールド酸化膜１４のバーズビークの
形状を反映してシリコン基板１の表面に対して54.7゜の
面は現れない。
完全埋め込み型ゲート電極構造を含む半導体装置の製造
方法を示す工程図である。この図１０（ａ）〜（ｃ）の
工程（１）〜（３）を以下説明する。 （１） 図１０（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
例えば、燐のよう不純物を低濃度にイオン注入し、非酸
化雰囲気中で熱処理を行うことにより、低濃度の不純物
拡散層８形成する。ホトリソグラフィ工程によりゲート
電極３となる領域以外の領域にレジストパターンを形成
し、このレジストパターンをマスクとして異方性のエッ
チングを行い、シリコン基板１及びフィールド酸化膜１
４中に150nm 程度の深さの溝を形成する。ゲート酸化に
よりゲート酸化膜２を形成した後、ＣＶＤ法によりゲー
ト酸化膜２上にゲート電極３となるポリシリコン１５を
200nm の膜厚に堆積する。 （２） 図１０（ｂ）の工程 ポリシリコン１５をエッチバックすることにより、完全
埋め込み型のゲート電極３を形成する。その後、例えば
燐のような不純物を高濃度（＞１×１０15cm-2）にイオ
ン注入する。イオン注入のダメージにより、シリコン基
板１の表面にアモルファス層６が形成されるが、サイド
ウォール４及びフィールド酸化膜１４のバーズビークの
形状を反映してシリコン基板１の表面に対して54.7゜の
面は現れない。
【００３１】（３） 図１０（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより不純物の活性
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位に対応する面が現れないことから、［１
００］方位へのエピタキシャル成長が優先的に起こり、
結晶格子欠陥のない高濃度の不純物拡散層７の形成が可
能となる。以上説明したように、本第１０の実施例で
は、フィールド酸化膜１４上のゲート電極３を完全埋め
込み型にしたので、ゲート電極３がアクティブ領域内に
かからないように規定することができ、ゲート電極３の
側壁部にサイドウォールを形成する工程を省くことがで
きる。そして、高濃度の不純物のイオン注入によるアモ
ルファス層６の再結晶化の際に結晶格子欠陥の無い高濃
度不純物拡散層７の形成が可能となり、半導体装置の特
性の劣化及び歩留まりの低下を抑制することができると
いう利点がある。
化と共に、アモルファス層６の再結晶化が行われるが、
［１１１］方位に対応する面が現れないことから、［１
００］方位へのエピタキシャル成長が優先的に起こり、
結晶格子欠陥のない高濃度の不純物拡散層７の形成が可
能となる。以上説明したように、本第１０の実施例で
は、フィールド酸化膜１４上のゲート電極３を完全埋め
込み型にしたので、ゲート電極３がアクティブ領域内に
かからないように規定することができ、ゲート電極３の
側壁部にサイドウォールを形成する工程を省くことがで
きる。そして、高濃度の不純物のイオン注入によるアモ
ルファス層６の再結晶化の際に結晶格子欠陥の無い高濃
度不純物拡散層７の形成が可能となり、半導体装置の特
性の劣化及び歩留まりの低下を抑制することができると
いう利点がある。
【００３２】第１１の実施例 結晶格子欠陥のない高濃度の不純物拡散層は通常のサイ
ドウォール形状においても、不純物の注入方法を変える
ことによっても達成することができる。図１１（ａ）〜
（ｃ）は本発明の第１１の実施例を示す半導体装置の製
造方法を示す工程図である。この図１０（ａ）〜（ｃ）
の工程（１）〜（３）を以下説明する。 （１） 図１１（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、ゲ
ート酸化膜２上にゲート電極３となるポリシリコンを堆
積する。ホトリソグラフィ工程を経た後に、上記ポリシ
リコンを異方性エッチングによりパターニングする。こ
れをマスクとして、例えば、燐のような不純物を低濃度
（＜１×１０14cm-2）にイオン注入し、非酸化雰囲気中
で熱処理を行うことにより、低濃度の不純物拡散層８形
成する。その後、シリコン酸化膜等の絶縁膜を厚く堆積
し、この絶縁膜を異方性のエッチングを行うことによ
り、通常のサイドウォール４を形成する。 （２） 図１１（ｂ）の工程 熱酸化処理によりシリコン基板１の表面に20nm程度のシ
リコン酸化膜５を形成した後、例えばヒ素のような不純
物を１×１０15cm-2以下の濃度でイオン注入する。アモ
ルファス層の再結晶の際に結晶格子欠陥が形成される臨
界濃度はヒ素の場合で１×１０15cm-2程度であり、燐の
場合で４×１０15cm-2程度であるので注入するイオンの
濃度はこれらの臨界濃度以下とする。その後、非酸化雰
囲気中で熱処理を行うことにより不純物をシリコン基板
１中に拡散させると同時に、イオン注入により形成され
たアモルファス層６の再結晶化を行う。この時、不純物
の濃度が臨界値を越えていないため、結晶格子欠陥は形
成されない。 （３） 図１１（ｃ）の工程 イオン注入、熱処理の工程を多数繰り返して行うことに
より結晶格子欠陥のない高濃度の不純物拡散層７を形成
することができる。以上説明したように、本第１１の実
施例では、高濃度の不純物イオン注入の濃度をアモルフ
ァス層が発生する臨界濃度以下の濃度で不純物イオン注
入を繰り返して行うようにしたので、結晶格子欠陥の無
い高濃度不純物拡散層７の形成が可能となり、半導体装
置の特性の劣化及び歩留まりの低下を抑制することがで
きるという利点がある。
ドウォール形状においても、不純物の注入方法を変える
ことによっても達成することができる。図１１（ａ）〜
（ｃ）は本発明の第１１の実施例を示す半導体装置の製
造方法を示す工程図である。この図１０（ａ）〜（ｃ）
の工程（１）〜（３）を以下説明する。 （１） 図１１（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、ゲ
ート酸化膜２上にゲート電極３となるポリシリコンを堆
積する。ホトリソグラフィ工程を経た後に、上記ポリシ
リコンを異方性エッチングによりパターニングする。こ
れをマスクとして、例えば、燐のような不純物を低濃度
（＜１×１０14cm-2）にイオン注入し、非酸化雰囲気中
で熱処理を行うことにより、低濃度の不純物拡散層８形
成する。その後、シリコン酸化膜等の絶縁膜を厚く堆積
し、この絶縁膜を異方性のエッチングを行うことによ
り、通常のサイドウォール４を形成する。 （２） 図１１（ｂ）の工程 熱酸化処理によりシリコン基板１の表面に20nm程度のシ
リコン酸化膜５を形成した後、例えばヒ素のような不純
物を１×１０15cm-2以下の濃度でイオン注入する。アモ
ルファス層の再結晶の際に結晶格子欠陥が形成される臨
界濃度はヒ素の場合で１×１０15cm-2程度であり、燐の
場合で４×１０15cm-2程度であるので注入するイオンの
濃度はこれらの臨界濃度以下とする。その後、非酸化雰
囲気中で熱処理を行うことにより不純物をシリコン基板
１中に拡散させると同時に、イオン注入により形成され
たアモルファス層６の再結晶化を行う。この時、不純物
の濃度が臨界値を越えていないため、結晶格子欠陥は形
成されない。 （３） 図１１（ｃ）の工程 イオン注入、熱処理の工程を多数繰り返して行うことに
より結晶格子欠陥のない高濃度の不純物拡散層７を形成
することができる。以上説明したように、本第１１の実
施例では、高濃度の不純物イオン注入の濃度をアモルフ
ァス層が発生する臨界濃度以下の濃度で不純物イオン注
入を繰り返して行うようにしたので、結晶格子欠陥の無
い高濃度不純物拡散層７の形成が可能となり、半導体装
置の特性の劣化及び歩留まりの低下を抑制することがで
きるという利点がある。
【００３３】第１２の実施例 図１２（ａ）〜（ｃ）は本発明の第１２の実施例を示
す、不純物の高濃度拡散層の形成方法を含む半導体装置
の製造方法を示す工程図である。この図１２（ａ）〜
（ｃ）の工程（１）〜（３）を以下説明する。 （１） 図１２（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、Ｃ
ＶＤ法によりゲート酸化膜２上にゲート電極３となるポ
リシリコンを堆積する。ホトリソグラフィ工程を経た後
に、上記ポリシリコンを異方性エッチングによりパター
ニングする。これをマスクとして、例えば、燐のような
不純物を低濃度（＜１×１０14cm-2）にイオン注入し、
非酸化雰囲気中で熱処理を行うことにより、低濃度の不
純物拡散層８形成する。その後、シリコン酸化膜等の絶
縁膜を厚く堆積し、この絶縁膜を異方性のエッチングを
行うことにより、通常のサイドウォール４を形成し、熱
酸化処理によりシリコン基板１の表面に20nm程度のシリ
コン酸化膜５を形成する。 （２） 図１２（ｂ）の工程 ウェハー１７をランプアニール等の熱処理により、３０
０゜Ｃ〜４００゜Ｃ程度の温度に高温に保持した状態
で、例えばヒ素のような不純物を高濃度（＞１×１０15
cm-2）にイオン注入する。ウェハー１７を高温に保持し
ていることから、イオン注入によるダメージはプロセス
の最中に回復され、シリコン基板１中にアモルファス層
は形成されない。なお、３００゜Ｃ〜４００゜Ｃ程度の
温度ではシリコン基板１に注入された不純物の拡散はほ
とんどおこらない。 （３） 図１２（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより高濃度の不純
物拡散層７を形成する。この製造方法では、シリコン基
板１中にアモルファス層が形成されないので、結晶格子
欠陥のない不純物の高濃度拡散層７を形成することがで
きる。以上説明したように、本第１２の実施例では、ウ
ェハー１７をランプアニール等の熱処理により、３００
゜Ｃ〜４００゜Ｃ程度の温度に高温に保持した状態で、
不純物を高濃度にイオン注入することにより、ダメージ
をプロセスの最中に回復することができ、アモルファス
層７が形成されないので、結晶格子欠陥の無い高濃度不
純物拡散層７の形成が可能となり、半導体装置の特性の
劣化及び歩留まりの低下を抑制することができるという
利点がある。
す、不純物の高濃度拡散層の形成方法を含む半導体装置
の製造方法を示す工程図である。この図１２（ａ）〜
（ｃ）の工程（１）〜（３）を以下説明する。 （１） 図１２（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、Ｃ
ＶＤ法によりゲート酸化膜２上にゲート電極３となるポ
リシリコンを堆積する。ホトリソグラフィ工程を経た後
に、上記ポリシリコンを異方性エッチングによりパター
ニングする。これをマスクとして、例えば、燐のような
不純物を低濃度（＜１×１０14cm-2）にイオン注入し、
非酸化雰囲気中で熱処理を行うことにより、低濃度の不
純物拡散層８形成する。その後、シリコン酸化膜等の絶
縁膜を厚く堆積し、この絶縁膜を異方性のエッチングを
行うことにより、通常のサイドウォール４を形成し、熱
酸化処理によりシリコン基板１の表面に20nm程度のシリ
コン酸化膜５を形成する。 （２） 図１２（ｂ）の工程 ウェハー１７をランプアニール等の熱処理により、３０
０゜Ｃ〜４００゜Ｃ程度の温度に高温に保持した状態
で、例えばヒ素のような不純物を高濃度（＞１×１０15
cm-2）にイオン注入する。ウェハー１７を高温に保持し
ていることから、イオン注入によるダメージはプロセス
の最中に回復され、シリコン基板１中にアモルファス層
は形成されない。なお、３００゜Ｃ〜４００゜Ｃ程度の
温度ではシリコン基板１に注入された不純物の拡散はほ
とんどおこらない。 （３） 図１２（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより高濃度の不純
物拡散層７を形成する。この製造方法では、シリコン基
板１中にアモルファス層が形成されないので、結晶格子
欠陥のない不純物の高濃度拡散層７を形成することがで
きる。以上説明したように、本第１２の実施例では、ウ
ェハー１７をランプアニール等の熱処理により、３００
゜Ｃ〜４００゜Ｃ程度の温度に高温に保持した状態で、
不純物を高濃度にイオン注入することにより、ダメージ
をプロセスの最中に回復することができ、アモルファス
層７が形成されないので、結晶格子欠陥の無い高濃度不
純物拡散層７の形成が可能となり、半導体装置の特性の
劣化及び歩留まりの低下を抑制することができるという
利点がある。
【００３４】第１３の実施例 図１３（ａ）〜（ｃ）は本発明の第１３の実施例を示
す、不純物の高濃度拡散層の形成方法を含む半導体装置
の製造方法を示す工程図である。この図１３（ａ）〜
（ｃ）の工程（１）〜（３）を以下説明する。 （１） 図１３（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、Ｃ
ＶＤ法によりゲート酸化膜２上にゲート電極３となるポ
リシリコンを堆積する。ホトリソグラフィ工程を経た後
に、上記ポリシリコンを異方性エッチングによりパター
ニングする。これをマスクとして、例えば、燐のような
不純物を低濃度（＜１×１０14cm-2）にイオン注入し、
非酸化雰囲気中で熱処理を行うことにより、低濃度の不
純物拡散層８形成する。その後、シリコン酸化膜等の絶
縁膜を厚く堆積し、この絶縁膜を異方性のエッチングを
行うことにより、通常のサイドウォール４を形成する。 （２） 図１３（ｂ）の工程 熱酸化処理によりシリコン基板１の表面に20nm程度のシ
リコン酸化膜５を形成した後、例えばヒ素のような不純
物をシリコン基板１に対して、斜め方向から高濃度（＞
１×１０15cm-2）にイオン注入する。イオン注入のダメ
ージにより、シリコン基板１中にアモルファス層６が形
成されるが、アモルファス層６とシリコン結晶の界面が
なす角度はシリコン基板１の表面に対して、54.7゜以下
となるようにイオン注入の角度を調整する。 （３） 図１３（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより高濃度の不純
物拡散層７を形成する。この製造方法では、アモルファ
ス層７とシリコン結晶の界面に［１１１］方位Ｖ1,1,1
に対応する面Ｓ1,1,1 が現れないことから、結晶格子欠
陥の無い不純物の高濃度拡散層７を形成することができ
る。以上説明したように、本第１３の実施例では、高濃
度不純物を斜めイオン注入する際、アモルファス層６と
シリコン結晶の界面がなす角度はシリコン基板１の表面
に対して、54.7゜以下となるようにイオン注入の角度を
調整するので、結晶格子欠陥の無い高濃度不純物拡散層
７の形成が可能となり、半導体装置の特性の劣化及び歩
留まりの低下を抑制することができるという利点があ
る。
す、不純物の高濃度拡散層の形成方法を含む半導体装置
の製造方法を示す工程図である。この図１３（ａ）〜
（ｃ）の工程（１）〜（３）を以下説明する。 （１） 図１３（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、Ｃ
ＶＤ法によりゲート酸化膜２上にゲート電極３となるポ
リシリコンを堆積する。ホトリソグラフィ工程を経た後
に、上記ポリシリコンを異方性エッチングによりパター
ニングする。これをマスクとして、例えば、燐のような
不純物を低濃度（＜１×１０14cm-2）にイオン注入し、
非酸化雰囲気中で熱処理を行うことにより、低濃度の不
純物拡散層８形成する。その後、シリコン酸化膜等の絶
縁膜を厚く堆積し、この絶縁膜を異方性のエッチングを
行うことにより、通常のサイドウォール４を形成する。 （２） 図１３（ｂ）の工程 熱酸化処理によりシリコン基板１の表面に20nm程度のシ
リコン酸化膜５を形成した後、例えばヒ素のような不純
物をシリコン基板１に対して、斜め方向から高濃度（＞
１×１０15cm-2）にイオン注入する。イオン注入のダメ
ージにより、シリコン基板１中にアモルファス層６が形
成されるが、アモルファス層６とシリコン結晶の界面が
なす角度はシリコン基板１の表面に対して、54.7゜以下
となるようにイオン注入の角度を調整する。 （３） 図１３（ｃ）の工程 非酸化雰囲気中で熱処理を行うことにより高濃度の不純
物拡散層７を形成する。この製造方法では、アモルファ
ス層７とシリコン結晶の界面に［１１１］方位Ｖ1,1,1
に対応する面Ｓ1,1,1 が現れないことから、結晶格子欠
陥の無い不純物の高濃度拡散層７を形成することができ
る。以上説明したように、本第１３の実施例では、高濃
度不純物を斜めイオン注入する際、アモルファス層６と
シリコン結晶の界面がなす角度はシリコン基板１の表面
に対して、54.7゜以下となるようにイオン注入の角度を
調整するので、結晶格子欠陥の無い高濃度不純物拡散層
７の形成が可能となり、半導体装置の特性の劣化及び歩
留まりの低下を抑制することができるという利点があ
る。
【００３５】第１４の実施例 図１４（ａ）〜（ｃ）は本発明の第１４の実施例を示
す、不純物の高濃度拡散層の形成方法を含む半導体装置
の製造方法を示す工程図である。この図１４（ａ）〜
（ｃ）の工程（１）〜（３）を以下説明する。 （１） 図１４（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、Ｃ
ＶＤ法によりゲート酸化膜２上にゲート電極３となるポ
リシリコンを堆積する。ホトリソグラフィ工程を経た後
に、上記ポリシリコンを異方性エッチングによりパター
ニングする。これをマスクとして、例えば、燐のような
不純物を低濃度（＜１×１０14cm-2）にイオン注入し、
非酸化雰囲気中で熱処理を行うことにより、低濃度の不
純物拡散層８形成する。その後、シリコン酸化膜等の絶
縁膜を厚く堆積し、この絶縁膜を異方性のエッチングを
行うことにより、通常のサイドウォール４を形成する。 （２） 図１４（ｂ）の工程 弗酸等により、アクティブ領域のシリコ基板１の表面上
のシリコン酸化膜を完全に除去した後、例えばヒ素のよ
うな不純物を高濃度（＞１×１０15cm-2）にドープした
シリコン酸化膜等の絶縁膜１６を全面に堆積する。この
絶縁膜１６は例えば、常圧あるいは減圧ＣＶＤ法によ
り、ソースガス中にヒ素のような不純物を添加すること
によって形成される。 （３） 図１４（ｃ）の工程 非酸化雰囲気中で800 ゜Ｃ程度の温度で熱処理を行うこ
とにより不純物をシリコン基板１中に固層拡散させるこ
とで、高濃度の不純物拡散層７を形成する。この製造方
法では、シリコン基板１中にアモルファス層が形成され
ないので、結晶格子欠陥の無い不純物の高濃度拡散層７
を形成することができる。以上説明したように、本第１
４の実施例では、熱処理を行うことにより不純物をシリ
コン基板１中に固層拡散させることで、高濃度の不純物
拡散層７を形成するので、結晶格子欠陥の無い高濃度不
純物拡散層７の形成が可能となり、半導体装置の特性の
劣化及び歩留まりの低下を抑制することができるという
利点がある。なお、本発明は、上記実施例に限定されず
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１）シリコン基板は（１００）基板でなくても（１０
０）から若干傾斜した基板であってもよい。 （２）不純物を高濃度にイオン注入して形成されるイオ
ン注入層としてのアモルファス層６表面の端部に形状が
シリコンの［１００］結晶方位に対応する面と54.7 度
以下であれば、上記第１〜１０の実施例に限定されな
い。
す、不純物の高濃度拡散層の形成方法を含む半導体装置
の製造方法を示す工程図である。この図１４（ａ）〜
（ｃ）の工程（１）〜（３）を以下説明する。 （１） 図１４（ａ）の工程 ＬＯＣＯＳ法によりフィールド酸化膜１４を形成する。
その後、ゲート酸化によりゲート酸化膜２を形成し、Ｃ
ＶＤ法によりゲート酸化膜２上にゲート電極３となるポ
リシリコンを堆積する。ホトリソグラフィ工程を経た後
に、上記ポリシリコンを異方性エッチングによりパター
ニングする。これをマスクとして、例えば、燐のような
不純物を低濃度（＜１×１０14cm-2）にイオン注入し、
非酸化雰囲気中で熱処理を行うことにより、低濃度の不
純物拡散層８形成する。その後、シリコン酸化膜等の絶
縁膜を厚く堆積し、この絶縁膜を異方性のエッチングを
行うことにより、通常のサイドウォール４を形成する。 （２） 図１４（ｂ）の工程 弗酸等により、アクティブ領域のシリコ基板１の表面上
のシリコン酸化膜を完全に除去した後、例えばヒ素のよ
うな不純物を高濃度（＞１×１０15cm-2）にドープした
シリコン酸化膜等の絶縁膜１６を全面に堆積する。この
絶縁膜１６は例えば、常圧あるいは減圧ＣＶＤ法によ
り、ソースガス中にヒ素のような不純物を添加すること
によって形成される。 （３） 図１４（ｃ）の工程 非酸化雰囲気中で800 ゜Ｃ程度の温度で熱処理を行うこ
とにより不純物をシリコン基板１中に固層拡散させるこ
とで、高濃度の不純物拡散層７を形成する。この製造方
法では、シリコン基板１中にアモルファス層が形成され
ないので、結晶格子欠陥の無い不純物の高濃度拡散層７
を形成することができる。以上説明したように、本第１
４の実施例では、熱処理を行うことにより不純物をシリ
コン基板１中に固層拡散させることで、高濃度の不純物
拡散層７を形成するので、結晶格子欠陥の無い高濃度不
純物拡散層７の形成が可能となり、半導体装置の特性の
劣化及び歩留まりの低下を抑制することができるという
利点がある。なお、本発明は、上記実施例に限定されず
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１）シリコン基板は（１００）基板でなくても（１０
０）から若干傾斜した基板であってもよい。 （２）不純物を高濃度にイオン注入して形成されるイオ
ン注入層としてのアモルファス層６表面の端部に形状が
シリコンの［１００］結晶方位に対応する面と54.7 度
以下であれば、上記第１〜１０の実施例に限定されな
い。
【００３６】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、シリコン基板中に不純物を高濃度にイオン注
入しイオン注入層を形成する工程において、イオン注入
層表面の端部の形状をシリコンの［１００］結晶方位に
対応する面に対して、シリコンの［１１１］結晶方位に
対応する面とシリコンの［１００］結晶方位に対応する
面との成す角度54.7゜以下となるように前記イオン注入
層を形成する。そのためアモルファス層の再結晶化を行
う際に、［１１１］結晶方位に沿った面での再結晶化が
起こらないため、シリコン基板に結晶格子欠陥の発生を
防ぐことができる。第２〜７の発明によれば、マスク材
の形状を前記シリコン基板表面に対して、シリコンの
［１１１］結晶方位に対応する面とシリコン基板表面と
の成す角度54.7゜以下となるようにすることにより、ア
モルファス層とシリコン結晶との界面に［１１１］結晶
方位に対応する面の出現を抑制することができる。その
ためアモルファス層の再結晶化を行う際に、［１１１］
結晶方位に沿った面での再結晶化が起こらないため、シ
リコン基板に結晶格子欠陥の発生を防ぐことができる。
第８〜１１の本発明によれば、フィールド酸化膜の端の
形状がシリコン基板表面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコン基板表面との成す
ように形成し、このフィールド酸化膜をマスクするの
で、高濃度のイオン注入の際の発生するアモルファス層
がシリコン結晶との界面に［１１１］結晶方位に対応す
る面の出現を抑制することができる。そのためアモルフ
ァス層の再結晶化を行う際に、［１１１］結晶方位に沿
った面での再結晶化が起こらないため、シリコン基板に
結晶格子欠陥の発生を防ぐことができ、結晶格子欠陥が
転位や積層欠陥へと成長することを防ぐことができる。
によれば、シリコン基板中に不純物を高濃度にイオン注
入しイオン注入層を形成する工程において、イオン注入
層表面の端部の形状をシリコンの［１００］結晶方位に
対応する面に対して、シリコンの［１１１］結晶方位に
対応する面とシリコンの［１００］結晶方位に対応する
面との成す角度54.7゜以下となるように前記イオン注入
層を形成する。そのためアモルファス層の再結晶化を行
う際に、［１１１］結晶方位に沿った面での再結晶化が
起こらないため、シリコン基板に結晶格子欠陥の発生を
防ぐことができる。第２〜７の発明によれば、マスク材
の形状を前記シリコン基板表面に対して、シリコンの
［１１１］結晶方位に対応する面とシリコン基板表面と
の成す角度54.7゜以下となるようにすることにより、ア
モルファス層とシリコン結晶との界面に［１１１］結晶
方位に対応する面の出現を抑制することができる。その
ためアモルファス層の再結晶化を行う際に、［１１１］
結晶方位に沿った面での再結晶化が起こらないため、シ
リコン基板に結晶格子欠陥の発生を防ぐことができる。
第８〜１１の本発明によれば、フィールド酸化膜の端の
形状がシリコン基板表面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコン基板表面との成す
ように形成し、このフィールド酸化膜をマスクするの
で、高濃度のイオン注入の際の発生するアモルファス層
がシリコン結晶との界面に［１１１］結晶方位に対応す
る面の出現を抑制することができる。そのためアモルフ
ァス層の再結晶化を行う際に、［１１１］結晶方位に沿
った面での再結晶化が起こらないため、シリコン基板に
結晶格子欠陥の発生を防ぐことができ、結晶格子欠陥が
転位や積層欠陥へと成長することを防ぐことができる。
【図１】本発明の第１の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図２】本発明の第２の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図３】本発明の第３の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図４】本発明の第４の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図５】本発明の第５の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図６】本発明の第６の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図７】本発明の第７の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図８】本発明の第８の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図９】本発明の第９の実施例による半導体装置の製造
方法を示す製造工程図である。
方法を示す製造工程図である。
【図１０】本発明の第１０の実施例による半導体装置の
製造方法を示す製造工程図である。
製造方法を示す製造工程図である。
【図１１】本発明の第１１の実施例による半導体装置の
製造方法を示す製造工程図である。
製造方法を示す製造工程図である。
【図１２】本発明の第１２の実施例による半導体装置の
製造方法を示す製造工程図である。
製造方法を示す製造工程図である。
【図１３】本発明の第１３の実施例による半導体装置の
製造方法を示す製造工程図である。
製造方法を示す製造工程図である。
【図１４】本発明の第１４の実施例による半導体装置の
製造方法を示す製造工程図である。
製造方法を示す製造工程図である。
１ シリコン基板 ３ ゲート電極 ４ サイドウォール ７ 高濃度拡散層 ９，１０，１１，１２ 絶縁膜 １３ スペーサ １４ フィールド酸化膜 Ｖ1,1,1 ［１１１］方位 Ｓ1,1,1 ［１１１］方位に対応する
面
面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/266 Ｈ０１Ｌ 21/265 Ｍ
Claims (11)
- 【請求項１】 シリコン基板中に不純物を高濃度にイオ
ン注入しイオン注入層を形成する工程と、前記シリコン
基板を熱処理することにより前記不純物を活性化し高濃
度の不純物拡散層を形成する工程とを、有する半導体装
置の製造方法において、 前記イオン注入層を形成する工程において、前記イオン
注入層表面の端部の形状をシリコンの［１００］結晶方
位に対応する面に対して、シリコンの［１１１］結晶方
位に対応する面とシリコンの［１００］結晶方位に対応
する面との成す角度54.7゜以下となるように前記イオン
注入層を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】 シリコン基板内に高濃度の不純物拡散層
を形成する工程を有する半導体装置の製造方法におい
て、 マスク材の形状をシリコンの［１００］結晶方位に対応
する面に対して、シリコンの［１１１］結晶方位に対応
する面とシリコンの［１００］結晶方位に対応する面と
の成す角度54.7゜以下となるように前記マスク材を形成
する工程と、 前記マスク材をマスクとし前記シリコン基板中に不純物
を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項３】 ゲート電極形成工程と、シリコン基板内
に高濃度の不純物拡散層を形成する工程とを、有する半
導体装置の製造方法において、 前記ゲート電極を形成した後、前記ゲート電極上に絶縁
膜を厚く堆積する工程と、 サイドウォールの形状がシリコンの［１００］結晶方位
に対応する面に対して、シリコンの［１１１］結晶方位
に対応する面とシリコンの［１００］結晶方位に対応す
る面との成す角度54.7゜以下となるように、前記絶縁膜
を等方性エッチングし前記ゲート電極の側壁に前記サイ
ドウォールを形成する工程と、 前記サイドウォールをマスクとし前記シリコン基板中に
不純物を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項４】 ゲート電極を形成する工程と、シリコン
基板内に高濃度の不純物拡散層を形成する工程とを、有
する半導体装置の製造方法において、 前記ゲート電極を形成した後、前記ゲート電極上に熱流
動性の高い絶縁膜を堆積する工程と、 前記絶縁膜を異方性エッチングし前記ゲート電極の側壁
にサイドウォールを形成する工程と、 前記サイドウォールの形状がシリコンの［１００］結晶
方位に対応する面に対して、シリコンの［１１１］結晶
方位に対応する面とシリコンの［１００］結晶方位に対
応する面との成す角度54.7゜以下となるように非酸化雰
囲気中で熱処理を行いリフローする工程と、 前記サイドウォールをマスクとし前記シリコン基板中に
不純物を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項５】 ゲート電極を形成する工程と、シリコン
基板内に高濃度の不純物拡散層を形成する工程とを、有
する半導体装置の製造方法において、 前記ゲート電極を形成した後、前記ゲート電極上に堆積
時に流動性の高い第１の絶縁膜を薄く堆積する工程と、 前記第１の絶縁膜とエッチングレートの異なる第２の絶
縁膜を厚く形成する工程と、 スペーサの形状が前記シリコンの［１００］結晶方位に
対応する面に対して、シリコンの［１１１］結晶方位に
対応する面とシリコンの［１００］結晶方位に対応する
面との成す角度54.7゜以下となるように前記第２の絶縁
膜を選択的に等方性エッチングし前記ゲート電極の側壁
にスペーサを形成する工程と、 前記スペーサをマスクとし前記シリコン基板中に不純物
を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項６】 ゲート電極を形成する工程と、シリコン
基板内に高濃度の不純物拡散層を形成する工程とを、有
する半導体装置の製造方法において、 前記ゲート電極を形成した後、前記ゲート電極上に第１
の絶縁膜を厚く堆積する工程と、 前記第１の絶縁膜の異方性エッチングを行い前記ゲート
電極の側壁にサイドウォールを形成する工程と、 前記サイドウォール上の第２の絶縁膜の形状がシリコン
の［１００］結晶方位に対応する面に対して、シリコン
の［１１１］結晶方位に対応する面とシリコンの［１０
０］結晶方位に対応する面との成す角度54.7゜以下とな
るように前記サイドウォール上に堆積時に流動性の高い
前記第２の絶縁膜を薄く堆積する工程と、 前記第２の絶縁膜をマスクとし前記シリコン基板中に不
純物を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項７】 ゲート電極を形成する工程と、シリコン
基板内に高濃度の不純物拡散層を形成する工程とを、有
する半導体装置の製造方法において、 ゲート電極材を堆積した後、該ゲート電極材を等方性エ
ッチングによりテーパ形状を有する前記ゲート電極を形
成する工程と、 前記ゲート電極の側壁上の絶縁膜の形状がシリコンの
［１００］結晶方位に対応する面に対して、シリコンの
［１１１］結晶方位に対応する面とシリコンの［１０
０］結晶方位に対応する面との成す角度54.7゜以下とな
るように前記ゲート電極上に堆積時に流動性の高い前記
絶縁膜を薄く堆積する工程と、 前記絶縁膜をマスクとし前記シリコン基板中に不純物を
高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項８】 アクティブ領域を分離するフィールド酸
化膜を形成する工程と、ゲート電極を形成する工程と、
シリコン基板内に高濃度の不純物拡散層を形成する工程
とを、有する半導体装置の製造方法において、 前記フィールド酸化膜の端の形状がシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
前記フィールド酸化膜を形成する工程と、 前記フィールド酸化膜上にゲート電極を形成する工程
と、 サイドウォールの端が前記フィールド酸化膜の端から40
nm以上離れた位置となるように前記ゲート電極の側壁に
サイドウォールを形成する工程と、 前記フィールド酸化膜をマスクとし前記シリコン基板中
に不純物を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項９】 アクティブ領域を分離するフィールド酸
化膜を形成する工程と、ゲート電極を形成する工程と、
シリコン基板内に高濃度の不純物拡散層を形成する工程
とを、有する半導体装置の製造方法において、 前記フィールド酸化膜の端の形状がシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面と前記シリコンの［１００］
方位に対応する面との成す角度54.7゜以下となるように
前記フィールド酸化膜を形成する工程と、 ゲート電極材を堆積した後、該ゲート電極材を等方性エ
ッチングによりテーパ形状を有する前記ゲート電極を形
成する工程と、 堆積時に流動性の高い絶縁膜を前記ゲート電極及び前記
フィールド酸化膜上にに薄く堆積する工程と、 前記フィールド酸化膜をマスクとし前記シリコン基板中
に不純物を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項１０】 アクティブ領域を分離するフィールド
酸化膜を形成する工程と、ゲート電極を形成する工程
と、シリコン基板内に高濃度の不純物拡散層を形成する
工程とを、有する半導体装置の製造方法において、 前記フィールド酸化膜の端の形状がシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
前記フィールド酸化膜を形成する工程と、 前記シリコン基板上及び前記フィールド酸化膜上に溝を
形成し、該溝上に前記ゲート電極を形成する工程と、 前記ゲート電極上に絶縁膜を厚く堆積する工程と、 サイドウォールの端が前記フィールド酸化膜の端から40
nm以上離れた位置となるように前記絶縁膜を異方性エッ
チングし前記ゲート電極の側壁にサイドウォールを形成
する工程と、 前記フィールド酸化膜をマスクとし前記シリコン基板中
に不純物を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。 - 【請求項１１】 アクティブ領域を分離するフィールド
酸化膜を形成する工程と、ゲート電極を形成する工程
と、シリコン基板内に高濃度の不純物拡散層を形成する
工程とを、有する半導体装置の製造方法において、 前記フィールド酸化膜の端の形状がシリコンの［１０
０］結晶方位に対応する面に対して、シリコンの［１１
１］結晶方位に対応する面とシリコンの［１００］結晶
方位に対応する面との成す角度54.7゜以下となるように
前記フィールド酸化膜を形成する工程と、 シリコン基板上に低濃度の不純物をイオン注入し、非酸
化雰囲気で熱処理を行い低濃度の不純物拡散層を形成す
る工程と、 前記シリコン基板上及び前記フィールド酸化膜上に溝を
形成し、該溝内に埋設された前記ゲート電極を形成する
工程と、 前記フィールド酸化膜をマスクとし前記シリコン基板中
に不純物を高濃度にイオン注入する工程と、 前記シリコン基板を熱処理することにより前記不純物を
活性化し前記高濃度の不純物拡散層を形成する工程と
を、 順に施すことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035509A JPH07245397A (ja) | 1994-03-07 | 1994-03-07 | 半導体装置の製造方法 |
| KR1019940036870A KR950027916A (ko) | 1994-03-07 | 1994-12-26 | 반도체장치의 제조방법 |
| EP95301417A EP0671760A3 (en) | 1994-03-07 | 1995-03-06 | A method of fabricating a semiconductor device using high dose implantation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035509A JPH07245397A (ja) | 1994-03-07 | 1994-03-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245397A true JPH07245397A (ja) | 1995-09-19 |
Family
ID=12443738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6035509A Withdrawn JPH07245397A (ja) | 1994-03-07 | 1994-03-07 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0671760A3 (ja) |
| JP (1) | JPH07245397A (ja) |
| KR (1) | KR950027916A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787705B2 (en) | 2001-02-14 | 2004-09-07 | Oki Electric Industry Co., Ltd. | Interconnection structure of semiconductor element |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0851469A3 (en) * | 1996-12-31 | 1999-12-22 | Texas Instruments Incorporated | Semiconductor device having a tapered implanted region and method of fabrication using spin-on glass |
| NL1010154C2 (nl) * | 1997-03-13 | 1999-09-24 | United Microelectronics Corp | Werkwijze voor het verhinderen van de vorming van ionenimplantatie-geïnduceerde randdefecten. |
| GB2323706B (en) * | 1997-03-13 | 2002-02-13 | United Microelectronics Corp | Method to inhibit the formation of ion implantation induced edge defects |
| JP3385981B2 (ja) * | 1998-06-01 | 2003-03-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| DE10146933B4 (de) * | 2001-09-24 | 2007-07-19 | Infineon Technologies Ag | Integrierte Halbleiteranordnung mit Abstandselement und Verfahren zu ihrer Herstellung |
| US20100200897A1 (en) * | 2007-09-05 | 2010-08-12 | Nxp B.V. | Transistor and method of manufacturing the same |
| WO2009031085A1 (en) | 2007-09-05 | 2009-03-12 | Nxp B.V. | A transistor and a method of manufacturing the same |
| JP7055087B2 (ja) * | 2018-11-07 | 2022-04-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP7424141B2 (ja) * | 2020-03-19 | 2024-01-30 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7513161A (nl) * | 1975-11-11 | 1977-05-13 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze. |
| JPH0626219B2 (ja) * | 1987-11-05 | 1994-04-06 | シャープ株式会社 | イオン注入方法 |
| US5223445A (en) * | 1990-05-30 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Large angle ion implantation method |
-
1994
- 1994-03-07 JP JP6035509A patent/JPH07245397A/ja not_active Withdrawn
- 1994-12-26 KR KR1019940036870A patent/KR950027916A/ko not_active Withdrawn
-
1995
- 1995-03-06 EP EP95301417A patent/EP0671760A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787705B2 (en) | 2001-02-14 | 2004-09-07 | Oki Electric Industry Co., Ltd. | Interconnection structure of semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0671760A2 (en) | 1995-09-13 |
| EP0671760A3 (en) | 1998-08-26 |
| KR950027916A (ko) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4104541B2 (ja) | ショットキー障壁トランジスタ及びその製造方法 | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6051473A (en) | Fabrication of raised source-drain transistor devices | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPS625350B2 (ja) | ||
| TW200411928A (en) | Vertical transistor and method of manufacturing thereof | |
| WO2012055143A1 (zh) | 晶体管及其制造方法 | |
| JPH0923010A (ja) | 半導体素子及びその製造方法 | |
| JP2001284598A (ja) | 半導体装置及びその製造方法 | |
| EP0671760A2 (en) | A method of fabricating a semiconductor device using high dose implantation | |
| JPH0722338A (ja) | 半導体装置及びその製造方法 | |
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| EP0762490A2 (en) | Method of manufacturing a LDD-MOSFET | |
| JP3240174B2 (ja) | 半導体装置の製造方法 | |
| JPH10321860A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
| JPH10135453A (ja) | 半導体装置及びその製造方法 | |
| JPH05343666A (ja) | 集積回路トランジスタ | |
| JP3818452B2 (ja) | 半導体素子の製造方法 | |
| TW200411778A (en) | Short channel transistor fabrication method for semiconductor device | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JP3307362B2 (ja) | 半導体装置の製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JP2001237428A (ja) | 半導体電子デバイスの構造及び製造方法 | |
| KR0161384B1 (ko) | 얇은 접합을 갖는 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |