JPH07262364A - 画像処理装置およびその方法 - Google Patents

Abstract

(57)【要約】 【目的】 通常のフォントデータを回転処理した場合で
も、スループットを低下させない画像処理装置およびそ
の方法を提供する。 【構成】 回転角度を表すモード信号１１９に応じて、
演算器１０２はアドレス信号１１２からシフト回路１０
３のシフト量を設定し、演算器１０４はアドレス信号１
１２からメモリ１０６の入出力アドレスを演算する。デ
ータバス１１４を介して入力された画像データは、所定
量シフトされてメモリ１０６へ書込まれ、回転角度に応
じたアドレスによってメモリ１０６から読出される。読
出された画像データは、回転角度に応じて、シフト回路
１０３でシフトされ、ビットアライン変換器１０７によ
ってMSBとLSBが変換される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置およびその
方法に関し、例えば、画像の回転処理を行なう画像処理
装置およびその方法に関するものである。

【０００２】

【従来の技術】従来の画像処理装置は、画像データを展
開してビットマップデータを作成する前に、回転処理が
必要か否かを判定する。そして、回転処理が必要であれ
ば、予め回転されたフォントデータを使用することによ
って、回転されたビットマップデータを作成する。

【０００３】

【問題を解決しようとする課題】しかし、上記従来例に
おいては、次のような問題点があった。すなわち、一度
作成したビットマップデータに、再び回転処理を施すこ
とができない問題がある。さらに、予め回転されたフォ
ントデータを必要とするために、少なくとも二倍量のフ
ォントデータを用意するか、通常のフォントデータを回
転する特別な処理を必要とする。この回転処理を伴う場
合は、画像処理装置のスループットが著しく低下した。

【０００４】本発明は、上述の問題を解決するためのも
のであり、その目的は次のようなものである。本発明の
目的は、通常のフォントデータを回転処理した場合で
も、スループットを低下させないことにある。

【０００５】

【課題を解決するための手段および作用】本発明は、前
記の目的を達成する一手段として、以下の構成を備え
る。画像を回転処理する画像処理方法であって、画像デ
ータを所定単位で記憶する複数のメモリからなる記憶手
段へ所定量シフトした画像データを記憶させる記憶行程
と、前記回転処理に応じた前記記憶手段の各メモリに共
通な第１のアドレスと各メモリ間で異なる第２のアドレ
スとによって、該記憶手段から画像データを読出す読出
行程と、前記記憶手段から読出された画像データを前記
回転処理に応じた所定単位でシフトするシフト行程と、
前記回転処理に応じて前記シフトされた画像データのデ
ータ順を変換する変換行程とを有することを特徴とす
る。

【０００６】画像を回転処理する画像処理装置であっ
て、画像データを所定単位で記憶する複数のメモリから
なる記憶手段と、前記記憶手段に入出力される画像デー
タを前記回転処理に応じた所定単位でシフトするシフト
手段と、前記回転処理に応じた前記記憶手段の各メモリ
に共通な第１のアドレスと各メモリ間で異なる第２のア
ドレスとによって、該記憶手段の入出力アドレスを制御
する制御手段と、前記回転処理に応じて前記記憶手段か
ら読出され前記シフト手段でシフトされた画像データの
データ順を変換する変換手段とを有することを特徴とす
る。

【０００７】

【実施例】以下、本発明にかかる一実施例の画像処理装
置を図面を参照して詳細に説明する。

【０００８】

【第１実施例】図１は本発明にかかる一実施例の画像処
理装置に使用するビットマップメモリの構成例を示すブ
ロック図である。なお、このビットマップメモリは例え
ば、16ビット幅のデータバスで制御される16ビット×16
ビットサイズである。図１において、１０１はラッチ
で、アドレスバス１１０上のアドレスデータを、不図示
のCPUからのタイミング信号ASB１１１でラッチし、メモ
リ１０６に対する4ビットのアドレス信号１１２を出力
する。

【０００９】１０２は演算器で、モード信号１１９に応
じて、入力されたアドレス信号１１２を演算して、その
結果得られたシフト値をシフト回路１０３へ出力する。
なお、シフト回路１０３は、例えば16ビットのデータブ
ロックを単位として、シフト値に基づいて、入力された
データをシフトするものである。１０４も演算器で、モ
ード信号１１９に応じて、入力されたアドレス信号１１
２を演算して、その結果得られたアドレス信号をメモリ
１０６へ出力する。なお、図２に演算器１０４およびメ
モリ１０６の詳細な構成例を示す。すなわち、メモリ１
０６は、16ビットのメモリデバイス16個からなり、その
メモリデバイス２０３はドット0を、メモリデバイス２
０４はドット1をそれぞれ16ビット記憶する。

【００１０】１０５はセレクタで、CPUからのリードラ
イト信号R/W１１３により、書込時はデータバス１１４
を経て送られてきた信号を選択し、読出時はメモリ１０
６から出力された信号を選択する。１０７はビットアラ
イン変換器で、モード信号１１９によって制御され、入
力されたデータの出力順を制御する。

【００１１】次に、図１のビットマップメモリの動作を
説明する。まず、ビットマップデータを作成するため
に、CPUはデータバス１１４を介してメモリ１０６へデ
ータを書込む。この場合は書込動作なので、信号R/W１
１３により、セレクタ１０５はデータバス１１４上のデ
ータを選択し、シフト回路１０３を介して、メモリ１０
６へCPUからのデータが入力される。また、ラッチ１０
１は、アドレスバス１１０上のアドレスデータをラッチ
して、アドレス信号１１２を出力する。

【００１２】そして、演算器１０２と演算器１０４によ
りシフト値とアドレス値が決定されるが、書込動作にお
いて各演算器はモード信号１１９の影響を受けず、ラッ
チ１０１から出力されたアドレス信号がそのままシフト
値とアドレス値になる。つまり、メモリ１０６へ任意の
データを書込んだ場合、アドレス0にはデータがそのま
ま書込まれ、アドレス1から15までにはそれぞれのアド
レス値分シフトされたデータが書込まれる。図３と図４
はこの様子を示す図である。

【００１３】つまり、図３は、アドレス値0とともに16
ビットデータ‘00,10,20,30,…,F0’を、アドレス値1と
ともに16ビットデータ‘01,11,21,31,…,F1’を、…、
アドレス値15とともに16ビットデータ‘0F,1F,2F,3F,
…,FF’を、CPUが出力した例である。なお、ここで‘0
0’や‘F0’などはデータの値を意味するものではな
く、各ビットを表すためのラベルである。

【００１４】また、図４は図３のデータをメモリ１０６
へ書込んだ状態例を示し、アドレス0にはそのまま‘00,
10,20,30,…,F0’が、アドレス1にはアドレス値分シフ
トされた‘F1,01,11,21,…,E1’が、…、アドレス15に
は同様にシフトされた‘1F,2F,3F,4F,…,0F’が書込ま
れている。次に、読出動作を回転角度毎に順に説明す
る。

【００１５】●零度の場合 この場合は、図４に示したメモリ内容を図５に示す状態
にフォーマットする必要がある。つまり、メモリ１０６
から読出したデータを、そのアドレスが0の場合はその
まま、アドレスが1の場合はそのデータを15シフトし
て、アドレスが2の場合はそのデータを14シフトして、
…、アドレスが15の場合はそのデータを1シフトして、
それぞれ読出せばよい。

【００１６】CPUは、モード信号１１９を零度回転読出
に設定した後、メモリ１０６から順次データを読出すた
めに、アドレスバス１１０へ書込時と同様のアドレス信
号を出力する。演算器１０２は、モード信号１１９が零
度回転読出に設定されているので、入力されたアドレス
ADDからシフト量Sを次式のように設定する。 S=0-ADD …(1) また、演算器１０４は、モード信号１１９が零度回転読
出に設定されているので、入力されたアドレスADDをそ
のまま出力する。

【００１７】ADD1=ADD …(2) さらに、ビットアライン変換器１０７も、モード信号１
１９が零度回転読出に設定されているので、シフト回路
１０３から入力されたデータをそのまま出力する。そし
て、CPUのリードサイクルに応じた不図示の制御信号に
より、メモリ１０６からデータがセレクタ１０５へ出力
される。このデータはシフト回路１０３へ入力されて、
式(1)で演算されたシフト値S分シフトされた後、ビット
アライン変換器１０７を介して出力される。

【００１８】●90度の場合 この場合は、図４に示したメモリ内容を図６に示す状態
にフォーマットする必要がある。図６に示すように、例
えば、アドレス0のデータは‘F0,F1,F2,F3,…,FF’であ
り、アドレス1のデータは‘E0,E1,E2,E3,…,EF’であ
る。

【００１９】これをメモリ１０６から読出すためには、
まず、アドレス0のドットD0でアドレス1のビットである
F1を読み、ドットD1でアドレス2のビットF2を読み、
…、ドットD15でアドレス0のビットF0を読む。次に、ア
ドレス1のドットD0でアドレス2のビットE2を読み、ドッ
トD1でアドレス3のビットE3を読み、…、ドットD15でア
ドレス1のビットE1を読む。さらに、このようにして読
出したデータは、例えばアドレス0の場合‘F1,F2,F3,F
4,…,F0’の順になっているので、これをシフトするこ
とで図６に示すようなデータが得られる。

【００２０】この場合は、各ドット毎に割当てられたメ
モリに対して異なったアドレスを供給する必要があり、
これを実現するために演算器１０４によってアドレスを
変換する必要がある。つまり、演算器１０４は、次式に
示すように、入力されたアドレス信号１１２の表すアド
レスADDに1を加えた第一のアドレスADD1と、ADD1にドッ
ト位置に相当する値分を加えるためのアドレスADD2とを
生成する。

【００２１】ADD1=ADD+1 …(3) ADD2=+DOT …(4) 動作を具体的に説明すると、CPUは、モード信号１１９
を90度回転読出に設定した後、メモリ１０６から順次デ
ータを読出すために、アドレスバス１１０へ書込時と同
様のアドレス信号を出力する。演算器１０２は、モード
信号１１９が90度回転読出に設定されているので、入力
されたアドレスADDからシフト量Sを次式のように設定す
る。

【００２２】S=ADD+1 …(5) また、演算器１０４は、モード信号１１９が90度回転読
出に設定されているので、入力されたアドレスADDを次
式のように変換し、第二のアドレスもオンする。メモリ
１０６は、第一のアドレスにドット位置に対応した値分
を加算したアドレスのデータを出力する。

【００２３】ADD1=ADD+1 …(6) さらに、ビットアライン変換器１０７は、モード信号１
１９が90度回転読出に設定されているが、このモードの
場合は入力データをそのまま出力する。 ●180度の場合 この場合は、図４に示したメモリ内容を図７に示す状態
にフォーマットする必要がある。

【００２４】図７に示すように、例えば、アドレス0の
データは‘FF,EF,DF,CF,…,0F’であり、アドレス1のデ
ータは‘FE,EE,DE,CE,…,0E’である。これをメモリ１
０６から読出すためには、まず、アドレス0ではアドレ
ス15の各ビットを読み、次に、アドレス1ではアドレス1
4の各ビットを読む。さらに、このようにして読出した
データは、例えばアドレス0の場合、‘1F,2F,3F,4F,…,
0F’の順になっているのでこれをシフトした後、そのMS
BとLSBを逆転することによって図７に示すようなデータ
が得られる。

【００２５】動作を具体的に説明すると、CPUは、モー
ド信号１１９を180度回転読出に設定した後、メモリ１
０６から順次データを読出すために、アドレスバス１１
０へ書込時と同様のアドレス信号を出力する。演算器１
０２は、モード信号１１９が180度回転読出に設定され
ているので、入力されたアドレスADDからシフト量Sを次
式のように設定する。

【００２６】S=1+ADD …(7) また、演算器１０４は、モード信号１１９が180度回転
読出に設定されているので、入力されたアドレスADDを
次式のように変換する。 ADD1=F-ADD …(8) さらに、ビットアライン変換器１０７は、モード信号１
１９が180度回転読出に設定されているので、MSBとLSB
を逆転して出力する。

【００２７】●270度の場合 この場合は、図４に示したメモリ内容を図８に示す状態
にフォーマットする必要がある。図８に示すように、例
えば、アドレス0のデータは‘0F,0E,0D,0C,…,00’であ
り、アドレス1のデータは‘1F,1E,1D,1C,…,10’であ
る。

【００２８】これをメモリ１０６から読出すためには、
まず、アドレス0のドットD0でそのビットである00を読
み、ドットD1でアドレス1のビット01を読み、…、ドッ
トD15でアドレス15のビット0Fを読む。次に、アドレス1
のドットD0でアドレス15のビット1Fを読み、ドットD1で
アドレス0のビット10を読み、…、ドットD15でアドレス
14のビット1Eを読む。さらに、このようにして読出した
データは、例えばアドレス1の場合、‘1F,10,11,12,…,
1E’の順になっているので、15シフトした後、データ順
を逆転することで図９に示すようなデータが得られる。

【００２９】この場合は、各ドット毎に割当てられたメ
モリに対して異なったアドレスを供給する必要があり、
これを実現するために演算器１０４によってアドレスを
変換する必要がある。つまり、演算器１０４は、次式に
示すように、入力されたアドレス信号１１２の表すアド
レスADDに1を加えた第一のアドレスADD1と、ADD1にドッ
ト位置に相当する値分を加えるためのアドレスADD2とを
生成する。

【００３０】ADD1=0-ADD …(9) ADD2=+DOT …(10) 動作を具体的に説明すると、CPUは、モード信号１１９
を270度回転読出に設定した後、メモリ１０６から順次
データを読出すために、アドレスバス１１０へ書込時と
同様のアドレス信号を出力する。演算器１０２は、モー
ド信号１１９が270度回転読出に設定されているので、
入力されたアドレスADDからシフト量Sを次式のように設
定する。

【００３１】S=0-ADD …(11) また、演算器１０４は、モード信号１１９が270度回転
読出に設定されているので、入力されたアドレスADDを
次式のように変換し、第二のアドレスもオンする。メモ
リ１０６は、第一のアドレスにドット位置に対応した値
分を加算したアドレスのデータを出力する。

【００３２】ADD1=0-ADD …(12) さらに、ビットアライン変換器１０７は、モード信号１
１９が270度回転読出に設定されているので、データが
入力された順番とは逆の順番で出力する。以上、零度か
ら270度までの四つのモードの動作を説明したが、これ
らのモードにおけるシフト量、第一のアドレスと第二の
アドレスおよびビットアライン変換の関係を、図９にま
とめておく。

【００３３】以上説明したように、本実施例によれば、
入力されたデータをメモリに書込む際にそのアドレスに
応じてシフトして書込み、画像の回転角度に応じた順番
とシフト量を設定してメモリからデータを読出すことに
より、ビットマップデータに高速の回転処理を施すこと
ができる。

【００３４】

【第２実施例】以下、本発明にかかる第２実施例の画像
処理装置を説明する。なお、第２実施例において、第１
実施例と略同様の構成については、同一符号を付して、
その詳細説明を省略する。図１０は本発明にかかる一実
施例の画像処理装置に使用するビットマップメモリの構
成例を示すブロック図である。

【００３５】また、図１１は本実施例におけるビットマ
ップメモリの詳細な構成例を示す図で、X方向に16ドッ
ト×1000Hの幅をもち、Y方向にはYライン分の幅をも
つ。同図において、ブロックA,B,C,…などの各ブロック
は、16×16ドットのマトリクスを示していて、このブロ
ックそれぞれは第１実施例で説明したものと同じであ
る。次に、第１実施例で説明した画像の回転方法を本実
施例に適用する例を説明する。

【００３６】図１０において、１００１はアドレス変換
器で、X方向レジスタ信号１１１１に基づいて、アドレ
スバス１１０から入力されたアドレスを演算して、ビッ
トマップメモリ空間に対してY方向の下位4ビットをライ
ンアドレス１１２として出力する。図示しないCPUから
アドレスバス１１０を介してアドレスが供給されると、
アドレス変換器１００１は、供給されるX方向レジスタ
信号１１１１に基づいて、入力されたアドレス値を、ビ
ットマップメモリ空間を16×16ドットで分割したブロッ
クの何ライン目かを演算して、その結果をラインアドレ
スと１１２として出力する。

【００３７】この場合、X方向レジスタ値が1000Hである
ので、アドレス中のビット12から15の4ビットを抜き出
して、そのまま１０１２として出力する。また、アドレ
ス変換器１００１は、入力されたアドレスのうち、ライ
ンアドレスとして抜き出さなかったビット0から11の12
ビットを上位アドレスとしてメモリ１０６へ供給する。

【００３８】このようにすれば、第１実施例で説明した
画像の回転方法を本実施例に適用することができる。な
お、本発明は、複数の機器から構成されるシステムに適
用しても、一つの機器からなる装置に適用してもよい。
また、本発明は、システムあるいは装置にプログラムを
供給することによって達成される場合にも適用できるこ
とはいうまでもない。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
通常のフォントデータを回転処理した場合でも、スルー
プットを低下させないことができる。

【図面の簡単な説明】

【図１】本発明にかかる一実施例の画像処理装置に使用
するビットマップメモリの構成例を示すブロック図であ
る。

【図２】図１の演算器１０４およびメモリ１０６の詳細
な構成例を示すブロック図である。

【図３】ビットマップメモリに書込まれるデータを説明
する図である。

【図４】図３のデータをメモリ１０６へ書込んだ様子を
示す図である。

【図５】零度回転モードの場合にメモリ１０６から読出
した状態例を示す図である。

【図６】90度回転モードの場合にメモリ１０６から読出
した状態例を示す図である。

【図７】180度回転モードの場合にメモリ１０６から読
出した状態例を示す図である。

【図８】270度回転モードの場合にメモリ１０６から読
出した状態例を示す図である。

【図９】各モードにおけるシフト量、第一のアドレスと
第二のアドレスおよびビットアライン変換の関係を示す
図である。

【図１０】本発明にかかる第２実施例の画像処理装置に
使用するビットマップメモリの構成例を示すブロック図
である。

【図１１】第２実施例におけるビットマップメモリの詳
細な構成例を示す図である。

【符号の説明】

１０１ ラッチ １０２ 演算器 １０３ シフト回路 １０４ 演算器 １０５ セレクタ １０６ メモリ １０７ ビットアライン変換器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画像を回転処理する画像処理方法であっ
   て、 画像データを所定単位で記憶する複数のメモリからなる
   記憶手段へ所定量シフトした画像データを記憶させる記
   憶行程と、 前記回転処理に応じた前記記憶手段の各メモリに共通な
   第１のアドレスと各メモリ間で異なる第２のアドレスと
   によって、該記憶手段から画像データを読出す読出行程
   と、 前記記憶手段から読出された画像データを前記回転処理
   に応じた所定単位でシフトするシフト行程と、 前記回転処理に応じて前記シフトされた画像データのデ
   ータ順を変換する変換行程とを有することを特徴とする
   画像処理方法。
2. 【請求項２】 画像を回転処理する画像処理装置であっ
   て、 画像データを所定単位で記憶する複数のメモリからなる
   記憶手段と、 前記記憶手段に入出力される画像データを前記回転処理
   に応じた所定単位でシフトするシフト手段と、 前記回転処理に応じた前記記憶手段の各メモリに共通な
   第１のアドレスと各メモリ間で異なる第２のアドレスと
   によって、該記憶手段の入出力アドレスを制御する制御
   手段と、 前記回転処理に応じて前記記憶手段から読出され前記シ
   フト手段でシフトされた画像データのデータ順を変換す
   る変換手段とを有することを特徴とする画像処理装置。