JPH07122899B2

JPH07122899B2 - 高速回転回路

Info

Publication number: JPH07122899B2
Application number: JP61284518A
Authority: JP
Inventors: 茂弘梶原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-11-29
Filing date: 1986-11-29
Publication date: 1995-12-25
Anticipated expiration: 2010-12-25
Also published as: JPS63137376A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はイメージ処理システムに採用して好適な高速回
転回路に関する。

（従来の技術）オフィスオートメーションが進む中でイメージ処理シス
テムの開発がピークを向え、より高速で安価なイメージ
処理システムの開発を目標に専用ICが多数出現するに至
った。ところでイメージの回転を行なうためには従来第
５図に示す回路構成で実現していた。図において、51は
ページメモリであり、元のイメージや回転後のイメージ
データが格納される。52,53はアドレス発生回路であ
り、前者はページメモリ51の読み出しアドレス、後者は
書き込みアドレスを発生し、セレクタ54により選択され
た側のアドレス（ADR）がページメモリ51に与えられ
る。また、RDはページメモリ51の読み出しデータ、WDは
書き込みデータである。RDはレジスタ55に一旦ラッチさ
れたあと、ページメモリ51に書き込まれる。例としてア
ドレス発生回路52の読み出しアドレスを第６図（ａ）に
示した向きに発生させ、アドレス発生回路53の書き込み
アドレスを第６図（ｂ）の向きに発生させるとイメージ
は左90度回転する。

（発明が解決しようとする問題点）ところがページメモリとして用いられるメモリ回路は通
常１語を横方向に並べて構成するため、横方向には１語
単位で読み書きできるが横方向には１ビット単位でしか
読み書きできない。そのため、０度、180度回転は１語
単位で処理が行なえるのに対し、±90度回転は１ビット
単位の処理となり著しく処理速度が低下してしまうとい
う欠点があった。

また、この方式ではメモリ・ツー・メモリのオペレーシ
ョンしかできないため、イメージ処理装置に応用する場
合、他の構成要素、例えばイメージデータの圧縮・伸張
回路や拡大・縮小回路とは直接接続することができず、
一担ページメモリを介してデータのやりとりをする必要
があった。そのために圧縮・伸張や拡大・縮小等の処理
を逐次的に行われるため、必要以上に処理時間を要する
という欠点があった。

本発明は上記欠点に鑑みてなされたものであり、他の処
理回路とのパイプライン接続を可とし、且つ±90度回転
処理においてもワード単位の処理を実現して高速化をは
かったパイプライン高速回転回路を提供することを目的
とする。

［発明の構成］（問題点を解決するための手段） MH−MR−M²R等の方式で圧縮されたイメージデータを伸
張する場合、その出力データは原理的に第６図（ａ）の
順番で得られる。本発明はそのデータがビット単位では
なく語単位で得られる場合、回転回路はそのデータを直
接受け、±90度回転においてもあくまで語単位で処理を
行なえるようにするのが主目的である。更に、ページメ
モリから第６図（ａ）〜（ｄ）の種々の順番で送られて
くるデータを回転させ（ａ）の順番で送り出して直接圧
縮を行うことも可能とする。

このため、回転回路を入力データビットの正順／逆順の
入れ替えを行なうデータセレクタと、入力データの縦横
変換を行なう縦横変換回路と、１語のビット幅と同数ラ
イン分の容量を持つバッファと、上記縦横変換回路によ
る処理を有効とするか否かを決定するセレクタで構成し
た。

（作用）上記構成において、転送モードが入力ラスタスキャンモ
ードの場合第１のデータセレクタを介して得られるデー
タが８ライン（１語８ビットを想定）分揃う迄そのデー
タを直接バッファRAMへ順次書込む。８ライン分揃った
ところで続く入力データを他方のRAMへ書込み、既に書
込みが終了した他方のバッファRAMからそのデータを読
出す。読出されたデータは第２の縦横変換回路へ入力さ
れ、ここで１語単位で縦横変換された内容をページメモ
リへ書込む。このことにより90度回転がなされる。出力
ラスタスキャンモードの場合、ページメモリから得られ
る入力データは第１の縦横変換回路へ供給され、ここで
１語単位の縦横変換処理がなされる。ここで変換された
データをバッファRAMの対応する行列位置に書込み、こ
れを読出しに用い、他方のバッファRAMには続く縦横変
換処理データが書込まれる。このバッファRAMからラス
タスキャンデータが得られる。

このことにより、圧縮・伸張・拡大・縮小等他の処理回
路とのパイプライン接続を実現出来、高速化がはかれ
る。

（実施例）以下、本発明実施例について詳細に説明する。第１図は
本発明の実施例を示すブロック図である。図において、
11,12はデータセレクタである。データセレクタ11,12は
入力データを正順（そのまま）又は逆順（MSB側とLSB側
のデータビットの入れ替え）にて出力するもので市販の
LSIで構成される。13,14は語単位で縦横変換処理を行な
う縦横変換回路である。縦横変換回路として８×８のレ
ジスタマトリクスが２個使用され、書込みと読出しの交
互に用いることにより語単位の処理を実現出来る。詳細
は後述する。15はバッファRAMである。バッファRAM15
は、１語Ｎビット、扱うイメージの横方向の総ドット数
がＭドットのとき、Ｍ×Ｎビット（Ｍ語）の容量を持つ
メモリを２個用いる。16,17はセレクタである。セレク
タ16はデータセレクタ11出力ならびに縦横変換回路13出
力を入力として得、後述するデータ転送モードに従い、
いずれか一方をバッファRAM15へ選択出力する。セレク
タ17はバッファRAM15出力ならびに縦横変換回路14出力
を入力として得、後述するデータ転送モードに従がいい
ずれか一方をデータセレクタ12に対し選択出力する。

第２図〜第４図は本発明実施例の動作を説明するために
引用した図であり、それぞれ、入力ラスタスキャンモー
ドでの90度回転の例をメモリ展開して示した図、出力ラ
スタスキャンモードでの90度回転の例を示す図、データ
転送モードに従がうデータパスの例を表で示す図であ
る。第２図において、（ａ）は入力データ、（ｂ）は縦
横変換回路14への入力データ、（ｃ）は縦横変換回路14
からの出力データ、（ｄ）はページメモリへの書込みデ
ータである。第３図において、（ａ）は入力データ（ペ
ージメモリからの読出しデータ）、（ｂ）は縦横変換回
路13に対する入力データ、（ｃ）は縦横変換回路13から
の出力データ、（ｄ）は外部に対する出力データであ
る。

以下、第２図〜第４図を参照しながら第１図に示した本
発明実施例の動作について詳細に説明する。

実施例の動作説明に先立ち、以下に示す前提条件につき
簡単に説明する。即ち、「イメージデータの圧縮・伸張
を行う回路、伸張されたデータの拡大・縮小・空間フィ
ルタリングを実行する回路、回転回路、ページメモリ又
はその代替品としてCPUの主記憶や表示用のビットマッ
プメモリ等のイメージデータを格納するメモリの４者を
パイプライン接続して動作させることができる。」こと
である。この場合、データの流れは以下に示す２つが考
えられる。

（１）圧縮データ→伸張回路→拡大・縮小・空間フィル
タ→回転回路→ページメモリ（２）ページメモリ→回転回路→拡大・縮小・空間フィ
ルタ→圧縮回路→圧縮データ（１）の場合、回転回路に入力されるデータは第６図
（ａ）の順番で送られてくるため、これを入力ラスタス
キャンモードと呼ぶことにする。（２）の場合、通常圧
縮回路や拡大・縮小・空間フィルタ回転は（ａ）の順番
でしかデータを受けつけないことから回転回路の出力が
（ａ）の順番になるよう動作させる。これを出力ラスタ
スキャンモードと呼ぶことにする。

以下、動作例として、入力ラスタスキャンモードと出力
ラスタスキャンモードの各々について90度回転の場合を
例にとって説明する。

まず入力ラスタスキャンモードの場合入力データは第２
図（ａ）に示すようにH0,,H1,H2,H3,…,H31の順番で送
られてくる。ここで１語のビット幅が８ビットであると
仮定すると、入力データが８ライン分揃うまでバッファ
RAM15へ順次書き込んでゆく。即ち、H0,H1,H2,…H15の
データを書き込む。バッファRAM15は２個あるが、書き
込みは片側のみに行い、８ライン分揃ったところで続く
入力データH16,H17,…,H31は他方のバッファRAM15に書
き込み、H0,H1,…,H15のデータを書き込んだバッファRA
M15からはそのデータの読み出しを行う。この例の場
合、入力データは16ラインだが、これ以上のデータがあ
る場合８ラインずつ交互に書き込みを行うRAMと読み出
しを行うRAMを入れ換えれば良い。

読み出しは第２図（ｂ）のようにH0,H2,H4,…,H14,H1,H
3,H5,…,H15の順に行い、それを縦横変換回路14に入力
する。ここでは、例えば８×８のレジスタマトリクスを
用い、まずH0,H2,H4,…,H14の８語を横８ビットずつ書
き込み、それを縦８ビットずつ８語第２図（ｃ）のよう
にV0,V1,V2,…,V7を出力する。マトリクスを２個用いて
書き込み、読み出しに交互に用いることによりV0,V1,
…,V7の出力中に他方のマトリクスへH1,H3,…H14を書き
込めば縦横変換回路14は入出力の速度差無しで１語単位
に処理することができる。即ち、８×８のレジスタマト
リクスに８ライン分のデータを用意し、各８ビットのう
ちMSBから１ビットずつ順次選択していくことにより、
１語単位の縦横変換を実現できる。続く８ラインの入力
データH16,H17,…,H31についても同様に処理を行ってV1
6,V17,…,V31を得、それをページメモリに（ｄ）に示す
順序で書き込むことにより90度回転が達成される。

出力ラスタスキャンモードの場合、その入力データは第
３図（ａ）の順序でページメモリより８ビット単位で読
み出され、縦横変換回路13に入力される。（第３図
（ｂ）V0,V1,…,V15）縦横変換回路13も上記同様、８×
８のレジスタマトリクス２枚で構成され、V0,V1,…,V15
の入力に対しH0,H2,H4,…,H14,H1,H3,H5,…,H15の順で
出力を得る。このデータをバッファRAM15の対応する行
列に書き込めば、そのバッファRAM15のデータは読み出
しに用い、他方のRAMに続くV16,V17,…,V31の変換デー
タH16,H18,…,H31を書き込む。バッファRAM15からはH0,
H1,H2,…,H31の順に読み出せばラスタスキャンされたデ
ータが得られる。

入力データのビット正順／逆順を選択出力する回路、い
わゆるデータセレクタ11,12は回転角やMSB,LSBの位置に
より使い方が変わるが、例として水平方向の１語はMSB
を左側、垂直方向の１語はMSBを上側とするとモード及
び回転角によるビットの順序、データパスは第４図に示
した（表１）のようになる。尚、縦横変換回路13,14を
構成するレジスタマトリクスについては（表１）でわか
るように同時に用いることはないため、２組用意する必
要はない。１組だけ用意し、必要に応じて縦横変換回路
13又は14の位置に入れられるようにすれば良い。

［発明の効果］以上説明の様に本発明に従えば、以下に列挙する効果が
得られる。

（１）本発明は入力データを与えると出力データが出て
くる形式のため、他の処理（圧縮・伸張・拡大・縮小
等）回路とパイプライン接続ができる。従って中間作業
用のページメモリは不用であり、結果を格納するメモリ
があれば良い。

（２）語単位で処理を行うため高速化が実現出来る。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図〜第
４図は本発明実施例の動作を説明するために引用した図
であり、それぞれ、入力ラスタスキャンモードでの90度
回転の例をメモリ展開して示した図、出力ラスタスキャ
ンモードでの90度回転の例をメモリ展開して示した図、
データ転送モードに従がうデータパスの例を表で示した
図である。第５図は従来例のブロック図、第６図はスキ
ャン方向を示す図である。 11,12……データセレクタ、13,14……縦横変換回路、15
……バッファRAM、16,17……セレクタ。

Claims

【特許請求の範囲】

【請求項１】入力データのビットの正順・逆順の入れ替
えを転送モード及び回転モードに応じて行なう第１のデ
ータセレクタと、この第１のデータセレクタを介して供
給される入力データに対して語単位の縦横変換処理を行
なう第１の縦横変換回路と、上記第１のデータセレクタ
の出力データもしくは第１の縦横変換回路の出力データ
を転送モード及び回転モードに従って選択的に出力する
第１のセレクタと、この第１のセレクタにより選択され
たデータが供給され、１語のデータビット幅と同数ライ
ン分の容量を持ち、転送モード及び回転モードに応じて
書き込み及び読み出しのアクセスの順序制御が行なわれ
るバッファRAM、このバッファRAMの出力データに対して
語単位の縦横変換処理を行なう第２の縦横変換回路と、
上記バッファRAMの出力データもしくは第２の縦横変換
回路の出力データを転送モード及び回転モードに従って
選択的に出力する第２のセレクタと、この第２のセレク
タにより選択されたデータのビットの正順・逆順の入れ
替えを転送モード及び回転モードに応じて行なう第２の
データセレクタとを具備したことを特徴とする高速回転
回路。