JPH07263545A - 多層配線の接続方法 - Google Patents
多層配線の接続方法Info
- Publication number
- JPH07263545A JPH07263545A JP4906694A JP4906694A JPH07263545A JP H07263545 A JPH07263545 A JP H07263545A JP 4906694 A JP4906694 A JP 4906694A JP 4906694 A JP4906694 A JP 4906694A JP H07263545 A JPH07263545 A JP H07263545A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- connection hole
- wiring
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】接続孔の面積を小さくすることが可能な多層配
線の接続方法を提供する。 【構成】絶縁層を介在させた第１導電層２２と該第１導
電層２２の上方の第２導電層２４とを接続する多層配線
の接続方法において、上記接続孔形成の際、予め上記第
２導電層２４の上面と側面のそれぞれ一部を露出させた
後、該第２導電層２４における露出部及びその近傍をエ
ッチングすることによって絶縁層２５下に上記第２導電
層２４の側壁孔２８ａを形成した後、上記第１導電層２
２と第２導電層２４上に連通する接続孔２８を形成す
る。
線の接続方法を提供する。 【構成】絶縁層を介在させた第１導電層２２と該第１導
電層２２の上方の第２導電層２４とを接続する多層配線
の接続方法において、上記接続孔形成の際、予め上記第
２導電層２４の上面と側面のそれぞれ一部を露出させた
後、該第２導電層２４における露出部及びその近傍をエ
ッチングすることによって絶縁層２５下に上記第２導電
層２４の側壁孔２８ａを形成した後、上記第１導電層２
２と第２導電層２４上に連通する接続孔２８を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線の接続方法に
係り、特に半導体装置の製造において、複数の配線層を
接続するために使用する接続孔のサイズを縮小すること
が可能な多層配線の接続方法に関するものである。
係り、特に半導体装置の製造において、複数の配線層を
接続するために使用する接続孔のサイズを縮小すること
が可能な多層配線の接続方法に関するものである。
【０００２】
【従来の技術】従来、多層配線の接続方法としては、ま
ず図３（ａ）に示すように、第１絶縁層としてのＳｉＯ
2層１上に第１導電層としてのポリシリコン膜２を形成
し、所定のパターニングを行う。次に図３（ｂ）に示す
ように、ポリシリコン膜２上に第２絶縁層としてのＳｉ
Ｏ2膜３を形成し、その上に第２導電層としてのポリシ
リコン膜４を形成し、そのポリシリコン膜４をパターニ
ングする。
ず図３（ａ）に示すように、第１絶縁層としてのＳｉＯ
2層１上に第１導電層としてのポリシリコン膜２を形成
し、所定のパターニングを行う。次に図３（ｂ）に示す
ように、ポリシリコン膜２上に第２絶縁層としてのＳｉ
Ｏ2膜３を形成し、その上に第２導電層としてのポリシ
リコン膜４を形成し、そのポリシリコン膜４をパターニ
ングする。
【０００３】次に、図３（ｃ）に示すように、ＳｉＯ2
膜３とポリシリコン膜４上方に第３絶縁層としてのＳｉ
Ｏ2膜５をほぼ平坦に形成した後、フォトレジスト６を
塗布し、フォトリソグラフィー技術を用い接続孔８を形
成する。その接続孔８をポリシリコン膜４にｘ、ポリシ
リコン膜２にｙだけオーバーラップするように形成す
る。
膜３とポリシリコン膜４上方に第３絶縁層としてのＳｉ
Ｏ2膜５をほぼ平坦に形成した後、フォトレジスト６を
塗布し、フォトリソグラフィー技術を用い接続孔８を形
成する。その接続孔８をポリシリコン膜４にｘ、ポリシ
リコン膜２にｙだけオーバーラップするように形成す
る。
【０００４】次に図３（ｄ）に示すように、フォトレジ
スト６をマスクとてＳｉＯ2膜５をまずＲＩＥ（反応性
イオンエッチング）によりエッチングし、その後図４
（ａ）、図４（ｂ）に順次示すように、露出したＳｉＯ
2膜３のみを選択的にエッチングし、全面にＣＶＤ法に
よりポリシリコン膜を形成しパターニングすることによ
り接続配線層としてのポリシリコン膜９を得る。上述し
た各導電層は多層配線構造をとる。
スト６をマスクとてＳｉＯ2膜５をまずＲＩＥ（反応性
イオンエッチング）によりエッチングし、その後図４
（ａ）、図４（ｂ）に順次示すように、露出したＳｉＯ
2膜３のみを選択的にエッチングし、全面にＣＶＤ法に
よりポリシリコン膜を形成しパターニングすることによ
り接続配線層としてのポリシリコン膜９を得る。上述し
た各導電層は多層配線構造をとる。
【０００５】
【発明が解決しようとする課題】上述した２つの配線層
（ポリシリコン膜２、ポリシリコン膜４）を接続する接
続孔８の面積は、第２配線層としてのポリシリコン膜４
とのオーバーラップ部ｘ、第１配線層としてのポリシリ
コン膜２とのオーバーラップ部ｙによって決定される。
このオーバーラップ部ｘ，ｙの値は、ポリシリコン膜２
とポリシリコン膜４や接続孔８のそれぞれの加工寸法の
ばらつきおよび合わせ精度で決まり、０．３５μｍルー
ルのデバイスではそれぞれ０．２５〜０．３μｍ程度と
なる。従って、接続孔８のサイズ（ｘ＋ｙ）は０．５〜
０．６μｍ以上を必要とする。
（ポリシリコン膜２、ポリシリコン膜４）を接続する接
続孔８の面積は、第２配線層としてのポリシリコン膜４
とのオーバーラップ部ｘ、第１配線層としてのポリシリ
コン膜２とのオーバーラップ部ｙによって決定される。
このオーバーラップ部ｘ，ｙの値は、ポリシリコン膜２
とポリシリコン膜４や接続孔８のそれぞれの加工寸法の
ばらつきおよび合わせ精度で決まり、０．３５μｍルー
ルのデバイスではそれぞれ０．２５〜０．３μｍ程度と
なる。従って、接続孔８のサイズ（ｘ＋ｙ）は０．５〜
０．６μｍ以上を必要とする。
【０００６】０．３５μｍルールのデバイスでは接続孔
は０．４μｍ程度に形成するのが普通である。しかしな
がら、２つの配線層との接続を考慮する必要から上述の
ように従来の多層配線の接続方法に使用する接続孔８の
大きさは通常よりも大きくならざるを得ず、チップ面積
の増大を招く。
は０．４μｍ程度に形成するのが普通である。しかしな
がら、２つの配線層との接続を考慮する必要から上述の
ように従来の多層配線の接続方法に使用する接続孔８の
大きさは通常よりも大きくならざるを得ず、チップ面積
の増大を招く。
【０００７】上記課題を考慮して本発明は、接続孔の面
積（サイズ）を小さくすることが可能な多層配線の接続
方法を提供することを目的とする。
積（サイズ）を小さくすることが可能な多層配線の接続
方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項１に係る多層配線の接続方法は、第１絶
縁層上に、第１導電層を積層しパターニングし、全面に
第２絶縁層を積層し、上記第１の導電層端部から所定距
離だけ離れた位置に端部を有するパターニングされた第
２導電層を上記第２絶縁層上で且つ上記第１導電層上方
に形成し、全面に第３絶縁層を積層し、上記第１導電層
と第２導電層を接続するための該第１導電層と第２導電
層上に連通する接続孔を形成し、上記接続孔内を含む全
面に第３導電層を形成する多層配線の接続方法におい
て、上記接続孔形成の際、予め上記第２導電層の上面と
側面のそれぞれ一部を露出させた後、該第２導電層にお
ける露出部およびその近傍をエッチングすることによっ
て上記第３絶縁層下に上記第２導電層の側壁孔を形成し
た後、上記第１導電層と第２導電層上に連通する接続孔
を形成することを特徴とする。
本発明の請求項１に係る多層配線の接続方法は、第１絶
縁層上に、第１導電層を積層しパターニングし、全面に
第２絶縁層を積層し、上記第１の導電層端部から所定距
離だけ離れた位置に端部を有するパターニングされた第
２導電層を上記第２絶縁層上で且つ上記第１導電層上方
に形成し、全面に第３絶縁層を積層し、上記第１導電層
と第２導電層を接続するための該第１導電層と第２導電
層上に連通する接続孔を形成し、上記接続孔内を含む全
面に第３導電層を形成する多層配線の接続方法におい
て、上記接続孔形成の際、予め上記第２導電層の上面と
側面のそれぞれ一部を露出させた後、該第２導電層にお
ける露出部およびその近傍をエッチングすることによっ
て上記第３絶縁層下に上記第２導電層の側壁孔を形成し
た後、上記第１導電層と第２導電層上に連通する接続孔
を形成することを特徴とする。
【０００９】本発明の請求項２に係る多層配線の接続方
法は、上記第２導電層の上面と側面のそれぞれ一部を露
出させた後の該第２導電層のエッチングを等方エッチン
グによって行うことを特徴とする。
法は、上記第２導電層の上面と側面のそれぞれ一部を露
出させた後の該第２導電層のエッチングを等方エッチン
グによって行うことを特徴とする。
【００１０】
【作用】請求項１に係る本発明によれば、第２導電層
（第２配線層）２４と第１導電層（第１配線層）２２上
方に形成した第３絶縁層に、その第１導電層２２と第２
導電層２４を接続するための接続孔２８を形成する際、
第２導電層２４の上面と側面の一部を露出させた後、第
２導電層の露出部およびその近傍をエッチングして第３
絶縁層２５下に第２導電層の側壁孔２８ａを形成する。
（第２配線層）２４と第１導電層（第１配線層）２２上
方に形成した第３絶縁層に、その第１導電層２２と第２
導電層２４を接続するための接続孔２８を形成する際、
第２導電層２４の上面と側面の一部を露出させた後、第
２導電層の露出部およびその近傍をエッチングして第３
絶縁層２５下に第２導電層の側壁孔２８ａを形成する。
【００１１】このような側壁孔２８ａを形成することに
よって、第２導電層２４との接続面積を変えずに接続孔
８の大きさを縮小することができる。
よって、第２導電層２４との接続面積を変えずに接続孔
８の大きさを縮小することができる。
【００１２】請求項２に係る本発明によれば、第２導電
層２４の上面と側面のそれぞれ一部を露出させた後の第
２導電層のエッチングを等方エッチングにより行うた
め、第３絶縁層２５下に良好な側壁孔２８ａを得て接続
配線用の表面とすることができる。
層２４の上面と側面のそれぞれ一部を露出させた後の第
２導電層のエッチングを等方エッチングにより行うた
め、第３絶縁層２５下に良好な側壁孔２８ａを得て接続
配線用の表面とすることができる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１および図２は本発明に係る多層配線の接続方
法の一実施例を示す工程断面図である。
する。図１および図２は本発明に係る多層配線の接続方
法の一実施例を示す工程断面図である。
【００１４】まず、図１（ａ）に示すように、第１絶縁
層２１上に第１導電層としてのポリシリコン膜２２を形
成し、リソブラフィー技術を用いて所定のパターニング
を行う。第１導電層としてはシリコン、ポリサイド等で
も可能である。
層２１上に第１導電層としてのポリシリコン膜２２を形
成し、リソブラフィー技術を用いて所定のパターニング
を行う。第１導電層としてはシリコン、ポリサイド等で
も可能である。
【００１５】次に、図１（ｂ）に示すように、第１配線
層のポリシリコン膜２２上に第２絶縁層であるＳｉＯ2
膜２３を約１００ｎｍの厚さに形成する。材質的にはＳ
ｉＯ2の他にＳｉＮ等も可能で厚さは数十ｎｍから数百
ｎｍでよい。その後、ＳｉＯ2膜２３上に第２導電層と
してのポリシリコン膜２４を約２００ｎｍの厚さ（ｔ）
に形成し、リソグラフィー技術やＲＩＥを用いて所定の
パターニングを行う。材質的にはポリシリコンの他にポ
リサイド等も可能で厚さは数十ｎｍから数百ｎｍでよ
い。
層のポリシリコン膜２２上に第２絶縁層であるＳｉＯ2
膜２３を約１００ｎｍの厚さに形成する。材質的にはＳ
ｉＯ2の他にＳｉＮ等も可能で厚さは数十ｎｍから数百
ｎｍでよい。その後、ＳｉＯ2膜２３上に第２導電層と
してのポリシリコン膜２４を約２００ｎｍの厚さ（ｔ）
に形成し、リソグラフィー技術やＲＩＥを用いて所定の
パターニングを行う。材質的にはポリシリコンの他にポ
リサイド等も可能で厚さは数十ｎｍから数百ｎｍでよ
い。
【００１６】次に、図１（ｃ）に示すように、ＳｉＯ2
膜２３とポリシリコン膜２４上に第３絶縁層としてのＳ
ｉＯ2膜２５を膜厚ａの部分が約１００ｎｍになるよう
に、しかも全体的に平坦になるようにＣＶＤ法により形
成する。その後、ＳｉＯ2膜２５上にフォトレジスト２
６を全面に塗布し、フォトリソグラフィー技術を用いて
接続孔２８を形成する。接続孔２８の形成では接続孔２
８が第２配線層としてのポリシリコン膜２４に対して
ｘ′、第１導電層としてのポリシリコン膜２２に対して
ｙだけオーバーラップするように形成する。
膜２３とポリシリコン膜２４上に第３絶縁層としてのＳ
ｉＯ2膜２５を膜厚ａの部分が約１００ｎｍになるよう
に、しかも全体的に平坦になるようにＣＶＤ法により形
成する。その後、ＳｉＯ2膜２５上にフォトレジスト２
６を全面に塗布し、フォトリソグラフィー技術を用いて
接続孔２８を形成する。接続孔２８の形成では接続孔２
８が第２配線層としてのポリシリコン膜２４に対して
ｘ′、第１導電層としてのポリシリコン膜２２に対して
ｙだけオーバーラップするように形成する。
【００１７】次に、図１（ｄ）に示すように、フォトレ
ジスト２６をマスクとして第３絶縁層としてのＳｉＯ2
膜２５をＲＩＥにより、第２導電層２４上の厚さ分ａ
（約１００ｎｍ）と、第２導電層２４の上部厚さに対応
するＳｉＯ2膜２５の厚さ分ｂ（約３０ｎｍ）、合計膜
厚ａ＋ｂ（約１３０ｎｍ）分のエッチングを行う。本実
施例ではｂの厚さとしては０〜ｔ／２（但しｔは第２導
電層の厚さ）であることが、後に説明する側壁孔の良好
な形成のために好ましい。このエッチング工程では第２
導電層であるポリシリコン膜２４の上面と端部側面が露
出する。
ジスト２６をマスクとして第３絶縁層としてのＳｉＯ2
膜２５をＲＩＥにより、第２導電層２４上の厚さ分ａ
（約１００ｎｍ）と、第２導電層２４の上部厚さに対応
するＳｉＯ2膜２５の厚さ分ｂ（約３０ｎｍ）、合計膜
厚ａ＋ｂ（約１３０ｎｍ）分のエッチングを行う。本実
施例ではｂの厚さとしては０〜ｔ／２（但しｔは第２導
電層の厚さ）であることが、後に説明する側壁孔の良好
な形成のために好ましい。このエッチング工程では第２
導電層であるポリシリコン膜２４の上面と端部側面が露
出する。
【００１８】その後、図２（ａ）に示すように、第２導
電層のポリシリコン膜２４をプラズマエッチング等のド
ライエッチング技術を用いて等方的に膜厚ｃだけエッチ
ングする。等方エッチングのためポリシリコン膜２４は
ｘ方向（水平方向）にもｃだけエッチングされる。この
ようにＳｉＯ2膜２５下に側壁孔２８ａが形成される。
ｃの値としては第２導電層２４との接続面積を大きくす
るため、ｃ＜ｔを満たすように設定される。
電層のポリシリコン膜２４をプラズマエッチング等のド
ライエッチング技術を用いて等方的に膜厚ｃだけエッチ
ングする。等方エッチングのためポリシリコン膜２４は
ｘ方向（水平方向）にもｃだけエッチングされる。この
ようにＳｉＯ2膜２５下に側壁孔２８ａが形成される。
ｃの値としては第２導電層２４との接続面積を大きくす
るため、ｃ＜ｔを満たすように設定される。
【００１９】次に、フォトレジスト２６をマスクとして
ＲＩＥによってＳｉＯ2膜２４とＳｉＯ2膜２３を順次エ
ッチング除去し、フォトレジスト２６を除去する（図２
（ｂ））。このようにして断面サイズがｘ′＋ｙの接続
孔２８が完成する。
ＲＩＥによってＳｉＯ2膜２４とＳｉＯ2膜２３を順次エ
ッチング除去し、フォトレジスト２６を除去する（図２
（ｂ））。このようにして断面サイズがｘ′＋ｙの接続
孔２８が完成する。
【００２０】次に、図２（ｃ）に示すように、第１導電
層のポリシリコン膜２２と第２導電層のポリシリコン膜
２４とを接続するための接続用配線層としてのポリシリ
コン膜２９をＣＶＤ法により形成する。この接続用配線
層の形成ではポリシリコン膜２９は接続孔２８の第２導
電層の等方エッチングによって形成された側壁孔２８ａ
の孔内全面に形成されるため材料として好ましい。
層のポリシリコン膜２２と第２導電層のポリシリコン膜
２４とを接続するための接続用配線層としてのポリシリ
コン膜２９をＣＶＤ法により形成する。この接続用配線
層の形成ではポリシリコン膜２９は接続孔２８の第２導
電層の等方エッチングによって形成された側壁孔２８ａ
の孔内全面に形成されるため材料として好ましい。
【００２１】このように接続用配線層を接続孔２８内面
に形成して第１導電層（配線層）２２と第２導電層（配
線層）２４とを接続した後、所定の形状にパターニング
し、接続配線の形成を完成する。
に形成して第１導電層（配線層）２２と第２導電層（配
線層）２４とを接続した後、所定の形状にパターニング
し、接続配線の形成を完成する。
【００２２】図２（ｃ）に示したように、得られた接続
孔２８の大きさはｘ′＋ｙとなる。なお、ｘ′＝ｘ−ｃ
であり、ｘは図３（ｃ）に示した従来技術における値で
ある。
孔２８の大きさはｘ′＋ｙとなる。なお、ｘ′＝ｘ−ｃ
であり、ｘは図３（ｃ）に示した従来技術における値で
ある。
【００２３】従って、本実施例では従来の接続孔のサイ
ズよりｃの分だけ縮小した接続孔によって２つの配線層
を接続することができる。
ズよりｃの分だけ縮小した接続孔によって２つの配線層
を接続することができる。
【００２４】
【発明の効果】以上説明したように本発明によれば、多
層配線における２つの配線層を接続するための接続孔の
大きさを縮小することができる。
層配線における２つの配線層を接続するための接続孔の
大きさを縮小することができる。
【００２５】また、接続孔のサイズの縮小化によりチッ
プ面積の縮小およびデザインルールの緩和が可能とな
る。
プ面積の縮小およびデザインルールの緩和が可能とな
る。
【図１】本発明に係る多層配線の接続方法の一実施例を
示す工程断面図（Ｉ）である。
示す工程断面図（Ｉ）である。
【図２】本発明に係る多層配線の接続方法の一実施例を
示す工程断面図（II）である。
示す工程断面図（II）である。
【図３】従来の多層配線の接続方法を示す工程断面図
（Ｉ）である。
（Ｉ）である。
【図４】従来の多層配線の接続方法を示す工程断面図
（II）である。
（II）である。
１，２１ ＳｉＯ2層（第１絶縁層） ２，２２ ポリシリコン膜（第１導電層） ３，２３ ＳｉＯ2膜（第２絶縁層） ４，２４ ポリシリコン膜（第２導電層） ５，２５ ＳｉＯ2膜（第３絶縁層） ６，２６ フォトレジスト ８，２８ 接続孔 ９，２９ ポリシリコン膜（接続配線層）
Claims (2)
- 【請求項１】 第１絶縁層上に、第１導電層を積層しパ
ターニングし、全面に第２絶縁層を積層し、上記第１の
導電層端部から所定距離だけ離れた位置に端部を有する
パターニングされた第２導電層を上記第２絶縁層上で且
つ上記第１導電層上方に形成し、全面に第３絶縁層を積
層し、上記第１導電層と第２導電層を接続するための該
第１導電層と第２導電層上に連通する接続孔を形成し、
上記接続孔内を含む全面に第３導電層を形成する多層配
線の接続方法において、 上記接続孔形成の際、予め上記第２導電層の上面と側面
のそれぞれ一部を露出させた後、該第２導電層における
露出部およびその近傍をエッチングすることによって上
記第３絶縁層下に上記第２導電層の側壁孔を形成した
後、上記第１導電層と第２導電層上に連通する接続孔を
形成することを特徴とする多層配線の接続方法。 - 【請求項２】 上記第２導電層の上面と側面のそれぞれ
一部を露出させた後の該第２導電層のエッチングを等方
エッチングによって行うことを特徴とする請求項１記載
の多層配線の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4906694A JPH07263545A (ja) | 1994-03-18 | 1994-03-18 | 多層配線の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4906694A JPH07263545A (ja) | 1994-03-18 | 1994-03-18 | 多層配線の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263545A true JPH07263545A (ja) | 1995-10-13 |
Family
ID=12820714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4906694A Pending JPH07263545A (ja) | 1994-03-18 | 1994-03-18 | 多層配線の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263545A (ja) |
-
1994
- 1994-03-18 JP JP4906694A patent/JPH07263545A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186040B2 (ja) | 半導体装置の製造方法 | |
| JPH11186127A (ja) | 半導体装置及びその製造方法 | |
| JP2960538B2 (ja) | 半導体装置の製造方法 | |
| JPH07263545A (ja) | 多層配線の接続方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPH02285658A (ja) | 半導体装置の製造方法 | |
| JP3312409B2 (ja) | 多層配線構造の半導体装置 | |
| JPH0927491A (ja) | 半導体装置 | |
| JPH01144656A (ja) | 多層配線構造およびその製造方法 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPH07135211A (ja) | 半導体装置およびその製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH05243221A (ja) | 半導体集積回路装置 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH0669347A (ja) | 半導体装置の製造方法 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPH04256339A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0541454A (ja) | 半導体装置 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0529474A (ja) | 半導体装置およびその製造方法 | |
| JPH01150340A (ja) | 半導体集積回路装置の製造方法 |