JPH07263569A - Ｒａｍ搭載モジュール - Google Patents
Ｒａｍ搭載モジュールInfo
- Publication number
- JPH07263569A JPH07263569A JP6072935A JP7293594A JPH07263569A JP H07263569 A JPH07263569 A JP H07263569A JP 6072935 A JP6072935 A JP 6072935A JP 7293594 A JP7293594 A JP 7293594A JP H07263569 A JPH07263569 A JP H07263569A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- power supply
- backplane
- module
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 バックプレーンから取り外された場合には、
ＲＡＭ内の記憶内容を完全に消去できるＲＡＭ搭載モジ
ュールを提供する。 【構成】 バックプレーン１１からの取り外しに応じ
て、スイッチ５のノブ６へのバックプレーン１１による
押圧が解除され、内部の弾性部材によりスイッチ５の外
側に押し出されるとともに、接点ＳＷが閉成されて電源
電圧ＶCCと抵抗Ｒとが接続される。これにより、各コン
デンサＣに残留する電源が抵抗Ｒを介して強制的に放電
され、電源電圧ＶCCの電圧がＲＡＭ３の最低動作電圧よ
り低くなった時点で、各ＲＡＭ３内の記憶内容が消去さ
れる。
ＲＡＭ内の記憶内容を完全に消去できるＲＡＭ搭載モジ
ュールを提供する。 【構成】 バックプレーン１１からの取り外しに応じ
て、スイッチ５のノブ６へのバックプレーン１１による
押圧が解除され、内部の弾性部材によりスイッチ５の外
側に押し出されるとともに、接点ＳＷが閉成されて電源
電圧ＶCCと抵抗Ｒとが接続される。これにより、各コン
デンサＣに残留する電源が抵抗Ｒを介して強制的に放電
され、電源電圧ＶCCの電圧がＲＡＭ３の最低動作電圧よ
り低くなった時点で、各ＲＡＭ３内の記憶内容が消去さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＡＭ搭載モジュール
に関し、特に供給電源により記憶内容補保持するＲＡＭ
（ランダム・アクセス・メモリ）を搭載し、プロセス制
御機器などのバックプレーンに着脱自在に収容されるＲ
ＡＭ搭載モジュールに関するものである。
に関し、特に供給電源により記憶内容補保持するＲＡＭ
（ランダム・アクセス・メモリ）を搭載し、プロセス制
御機器などのバックプレーンに着脱自在に収容されるＲ
ＡＭ搭載モジュールに関するものである。
【０００２】
【従来の技術】一般に、プロセス制御機器などでは、機
器の構成に柔軟性を持たせるため、複数のコネクタを有
するラック状のバックプレーンを設けて、各種機能を有
するモジュールを着脱可能に収容する構成となってお
り、これらのモジュールのうちＦＡ用シーケンサ、コン
トローラ、ボードコンピュータなどには、制御情報を記
憶するためにＲＡＭが搭載されている。
器の構成に柔軟性を持たせるため、複数のコネクタを有
するラック状のバックプレーンを設けて、各種機能を有
するモジュールを着脱可能に収容する構成となってお
り、これらのモジュールのうちＦＡ用シーケンサ、コン
トローラ、ボードコンピュータなどには、制御情報を記
憶するためにＲＡＭが搭載されている。
【０００３】従来、この種のＲＡＭ搭載モジュールは、
図５に示すような構成となっていた。同図において、１
１は電源、制御あるいはデータなどの信号線がバス状に
複数のコネクタ１２を接続するプロセス制御機器などの
バックプレーン、１はモジュール、２はコネクタ１２と
接続するためのコネクタ、３は供給電源により記憶内容
を保持するとともに、電源電圧の低下に応じて記憶内容
が消去するＲＡＭ、Ｃは制御用電源ＶCCと接地電圧ＧＮ
Ｄの間に実装されている電源安定化用または停電対策用
のコンデンサである。
図５に示すような構成となっていた。同図において、１
１は電源、制御あるいはデータなどの信号線がバス状に
複数のコネクタ１２を接続するプロセス制御機器などの
バックプレーン、１はモジュール、２はコネクタ１２と
接続するためのコネクタ、３は供給電源により記憶内容
を保持するとともに、電源電圧の低下に応じて記憶内容
が消去するＲＡＭ、Ｃは制御用電源ＶCCと接地電圧ＧＮ
Ｄの間に実装されている電源安定化用または停電対策用
のコンデンサである。
【０００４】このようなＲＡＭ搭載モジュールを保守点
検する場合、通常、バックプレーン１１から取り外して
行われるが、作業時間がある程度短い場合には、電源安
定化用または停電対策用として電源−接地間に設けられ
ている各コンデンサＣに残留する電源によりＲＡＭ３が
バックアップすなわち記憶内容が保持されるものとな
る。
検する場合、通常、バックプレーン１１から取り外して
行われるが、作業時間がある程度短い場合には、電源安
定化用または停電対策用として電源−接地間に設けられ
ている各コンデンサＣに残留する電源によりＲＡＭ３が
バックアップすなわち記憶内容が保持されるものとな
る。
【０００５】
【発明が解決しようとする課題】従って、このような従
来のＲＡＭ搭載モジュールでは、保守点検のためバック
プレーン１１から取り外されたにもかかわらず、作業終
了後再びバックプレーン１１に実装されたときにＲＡＭ
３の記憶内容が保持されるものとなり、このように保持
された以前の処理情報により初期設定処理が不必要であ
ると判断され、初期設定処理が正常に実施されないとい
う問題点があり、プロセス制御機器などの誤動作の原因
となっていた。
来のＲＡＭ搭載モジュールでは、保守点検のためバック
プレーン１１から取り外されたにもかかわらず、作業終
了後再びバックプレーン１１に実装されたときにＲＡＭ
３の記憶内容が保持されるものとなり、このように保持
された以前の処理情報により初期設定処理が不必要であ
ると判断され、初期設定処理が正常に実施されないとい
う問題点があり、プロセス制御機器などの誤動作の原因
となっていた。
【０００６】本発明はこのような課題を解決するための
ものであり、バックプレーンから取り外された場合に
は、ＲＡＭ内の記憶内容を完全に消去でき、再実装時に
は確実に初期設定処理が実施されるＲＡＭ搭載モジュー
ルを提供することを目的としている。
ものであり、バックプレーンから取り外された場合に
は、ＲＡＭ内の記憶内容を完全に消去でき、再実装時に
は確実に初期設定処理が実施されるＲＡＭ搭載モジュー
ルを提供することを目的としている。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明によるＲＡＭ搭載モジュールは、モジ
ュールをバックプレーンから取り外した場合に閉成し、
バックプレーンへ実装した場合に開放する接点を有する
スイッチを備え、ＲＡＭの記憶内容を保持する電源は、
スイッチの接点を介してＲＡＭの接地電位に接続されて
いるものである。
るために、本発明によるＲＡＭ搭載モジュールは、モジ
ュールをバックプレーンから取り外した場合に閉成し、
バックプレーンへ実装した場合に開放する接点を有する
スイッチを備え、ＲＡＭの記憶内容を保持する電源は、
スイッチの接点を介してＲＡＭの接地電位に接続されて
いるものである。
【０００８】また、モジュールをバックプレーンから取
り外した場合にＨレベルとなるとともにバックプレーン
へ実装した場合にＬレベルとなる信号とＲＡＭの記憶内
容を保持する電源との論理積に応じて短絡するスイッチ
手段を備え、ＲＡＭの記憶内容を保持する電源は、スイ
ッチ手段を介してＲＡＭの接地電位に接続されているも
のである。
り外した場合にＨレベルとなるとともにバックプレーン
へ実装した場合にＬレベルとなる信号とＲＡＭの記憶内
容を保持する電源との論理積に応じて短絡するスイッチ
手段を備え、ＲＡＭの記憶内容を保持する電源は、スイ
ッチ手段を介してＲＡＭの接地電位に接続されているも
のである。
【０００９】
【作用】従って、モジュールをバックプレーンから取り
外した場合には、スイッチの接点が閉成し、ＲＡＭの記
憶内容を保持する電源が、スイッチの接点を介してＲＡ
Ｍの接地電位に接続され、強制的に放電される。
外した場合には、スイッチの接点が閉成し、ＲＡＭの記
憶内容を保持する電源が、スイッチの接点を介してＲＡ
Ｍの接地電位に接続され、強制的に放電される。
【００１０】また、モジュールをバックプレーンから取
り外した場合には、信号がＨレベルとなり、ＲＡＭの記
憶内容を保持する電源との論理積がＨレベルとなるた
め、これに応じてスイッチ手段が短絡し、ＲＡＭの記憶
内容を保持する電源が、スイッチ手段を介してＲＡＭの
接地電位に接続され、強制的に放電される。
り外した場合には、信号がＨレベルとなり、ＲＡＭの記
憶内容を保持する電源との論理積がＨレベルとなるた
め、これに応じてスイッチ手段が短絡し、ＲＡＭの記憶
内容を保持する電源が、スイッチ手段を介してＲＡＭの
接地電位に接続され、強制的に放電される。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。図１，２は本発明の一実施例であるＲＡＭ搭載モジ
ュールを示す構成図であり、図１はＲＡＭ搭載モジュー
ルを実装した場合、図２はＲＡＭ搭載モジュールを取り
外した場合をそれぞれ示している。
る。図１，２は本発明の一実施例であるＲＡＭ搭載モジ
ュールを示す構成図であり、図１はＲＡＭ搭載モジュー
ルを実装した場合、図２はＲＡＭ搭載モジュールを取り
外した場合をそれぞれ示している。
【００１２】図１，２において、前述の説明（図５参
照）と同じまたは同等部分には同一符号を付してある。
５はマイクロスイッチなどからなり、ノブ６の動作に応
じて接点ＳＷが切り換えられるスイッチ、Ｒはコンデン
サＣに残留する電源を短絡するための抵抗である。
照）と同じまたは同等部分には同一符号を付してある。
５はマイクロスイッチなどからなり、ノブ６の動作に応
じて接点ＳＷが切り換えられるスイッチ、Ｒはコンデン
サＣに残留する電源を短絡するための抵抗である。
【００１３】次に、本実施例の動作について説明する。
まず図１に示すように、モジュール１がバックプレーン
１１に実装されている場合には、バックプレーン１１に
よりスイッチ５のノブ６が押圧されてスイッチ５内部に
収容され、これにより接点ＳＷは開放されており、バッ
クプレーン１１側から供給される電源電圧ＶCCと抵抗Ｒ
とは接続されていない。
まず図１に示すように、モジュール１がバックプレーン
１１に実装されている場合には、バックプレーン１１に
よりスイッチ５のノブ６が押圧されてスイッチ５内部に
収容され、これにより接点ＳＷは開放されており、バッ
クプレーン１１側から供給される電源電圧ＶCCと抵抗Ｒ
とは接続されていない。
【００１４】ここで保守点検のためモジュール１をバッ
クプレーン１１から取り外した場合には、図２に示すよ
うに、スイッチ５のノブ６へのバックプレーン１１によ
る押圧が解除されるため、内部の弾性部材によりスイッ
チ５の外側に押し出されるとともに、接点ＳＷが閉成さ
れて電源電圧ＶCCと抵抗Ｒとが接続される。
クプレーン１１から取り外した場合には、図２に示すよ
うに、スイッチ５のノブ６へのバックプレーン１１によ
る押圧が解除されるため、内部の弾性部材によりスイッ
チ５の外側に押し出されるとともに、接点ＳＷが閉成さ
れて電源電圧ＶCCと抵抗Ｒとが接続される。
【００１５】これにより、バックプレーン１１から取り
外されたモジュール１内の電源電圧ＶCCと接地電圧ＧＮ
Ｄとの間に抵抗Ｒが接続されたことになり、各コンデン
サＣに残留する電源が抵抗Ｒを介して強制的に放電さ
れ、電源電圧ＶCCの電圧がＲＡＭ３の最低動作電圧より
低くなった時点で、各ＲＡＭ３内の記憶内容が消去され
ることになる。
外されたモジュール１内の電源電圧ＶCCと接地電圧ＧＮ
Ｄとの間に抵抗Ｒが接続されたことになり、各コンデン
サＣに残留する電源が抵抗Ｒを介して強制的に放電さ
れ、電源電圧ＶCCの電圧がＲＡＭ３の最低動作電圧より
低くなった時点で、各ＲＡＭ３内の記憶内容が消去され
ることになる。
【００１６】なお、ＲＡＭ３の記憶内容が消去されるま
での時間は、各コンデンサＣの容量と抵抗Ｒの値とに基
づく時定数と、ＲＡＭ３の最低動作電圧および電源電圧
ＶCCにより決定されるため、短時間の保守作業であって
も完全にＲＡＭ３の記憶内容が消去されるように抵抗Ｒ
の値を選択すればよい。
での時間は、各コンデンサＣの容量と抵抗Ｒの値とに基
づく時定数と、ＲＡＭ３の最低動作電圧および電源電圧
ＶCCにより決定されるため、短時間の保守作業であって
も完全にＲＡＭ３の記憶内容が消去されるように抵抗Ｒ
の値を選択すればよい。
【００１７】次に、本発明の他の実施例として、メカニ
カルスイッチを用いず電子回路のみで構成した場合につ
いて、図面を参照して説明する。図３は、本実施例を示
す回路図、また図４は図３のモジュール側回路の各部に
おける信号レベルを示すタイミングチャートである。
カルスイッチを用いず電子回路のみで構成した場合につ
いて、図面を参照して説明する。図３は、本実施例を示
す回路図、また図４は図３のモジュール側回路の各部に
おける信号レベルを示すタイミングチャートである。
【００１８】図３において、ＶCMは、停電時にバックプ
レーン１１側から各モジュール１内のＲＡＭ３をバック
アップするために供給されるメモリ電源電圧、ＩＣはメ
モリ電源電圧ＶCMで動作するとともにメモリ電源電圧Ｖ
CMとバックプレーン１１側からの接地電圧ＧＮＤとの論
理積を出力するＡＮＤゲート、ＴＲはコンデンサＣの残
留電圧を抵抗Ｒを介して短絡させる制御用のトランジス
タ（スイッチ手段）である。
レーン１１側から各モジュール１内のＲＡＭ３をバック
アップするために供給されるメモリ電源電圧、ＩＣはメ
モリ電源電圧ＶCMで動作するとともにメモリ電源電圧Ｖ
CMとバックプレーン１１側からの接地電圧ＧＮＤとの論
理積を出力するＡＮＤゲート、ＴＲはコンデンサＣの残
留電圧を抵抗Ｒを介して短絡させる制御用のトランジス
タ（スイッチ手段）である。
【００１９】図４の時刻ｔ0 において、モジュール１が
バックプレーン１１から取り外された場合、モジュール
１側のＶCCはすぐにＬレベルとなるが、メモリ電源電圧
ＶCMはコンデンサＣなどにより保持されている。
バックプレーン１１から取り外された場合、モジュール
１側のＶCCはすぐにＬレベルとなるが、メモリ電源電圧
ＶCMはコンデンサＣなどにより保持されている。
【００２０】ここで、ＩＣの一方の入力ａはモジュール
１内でメモリ電源電圧ＶCMにプルアップされているた
め、モジュール１がバックプレーン１１から取り外され
ると同時にＬレベル（接地電圧ＧＮＤ）からＨレベル
（メモリ電源電圧ＶCM）となり、ＩＣの他方の入力は常
にメモリ電源電圧ＶCM（Ｈレベル）に接続されているこ
とから、ＩＣの出力は両入力の論理積からＨレベルとな
る。
１内でメモリ電源電圧ＶCMにプルアップされているた
め、モジュール１がバックプレーン１１から取り外され
ると同時にＬレベル（接地電圧ＧＮＤ）からＨレベル
（メモリ電源電圧ＶCM）となり、ＩＣの他方の入力は常
にメモリ電源電圧ＶCM（Ｈレベル）に接続されているこ
とから、ＩＣの出力は両入力の論理積からＨレベルとな
る。
【００２１】従って、トランジスタＴＲはＯＮしコンデ
ンサＣの残留電圧は抵抗ＲおよびトランジスタＴＲを介
して放電されることになり、ＲＡＭ３の記憶内容が消去
される。
ンサＣの残留電圧は抵抗ＲおよびトランジスタＴＲを介
して放電されることになり、ＲＡＭ３の記憶内容が消去
される。
【００２２】また、時刻ｔ1 においてモジュール１がバ
ックプレーン１１に実装された場合、ＩＣの入力ａはバ
ックプレーン１１側で接地電圧ＧＮＤに接続されるた
め、バックプレーン１１から供給されるメモリ電源電圧
ＶCMがＬ／Ｈいずれのレベルであってもこれらの論理積
であるＩＣの出力はＬレベルとなり、トランジスタＴＲ
はＯＦＦのままである。
ックプレーン１１に実装された場合、ＩＣの入力ａはバ
ックプレーン１１側で接地電圧ＧＮＤに接続されるた
め、バックプレーン１１から供給されるメモリ電源電圧
ＶCMがＬ／Ｈいずれのレベルであってもこれらの論理積
であるＩＣの出力はＬレベルとなり、トランジスタＴＲ
はＯＦＦのままである。
【００２３】また、その後の時刻ｔ2 において電源電圧
ＶCCが再投入され、時刻ｔ3 に正常値に到達するものと
なるが、ＩＣの入力ａが接地電圧であるため前述と同様
にトランジスタＴＲはＯＦＦを維持し、メモリ電源電圧
ＶCMが抵抗Ｒを介して短絡されることはない。
ＶCCが再投入され、時刻ｔ3 に正常値に到達するものと
なるが、ＩＣの入力ａが接地電圧であるため前述と同様
にトランジスタＴＲはＯＦＦを維持し、メモリ電源電圧
ＶCMが抵抗Ｒを介して短絡されることはない。
【００２４】従って、モジュール１の着脱を検出する手
段として、モジュール１の着脱に応じて変化する信号ａ
とＲＡＭ３の電源電圧との論理積に応じてトランジスタ
ＴＲを制御することにより、メカニカルスイッチを用い
ることなくモジュール１取り外し時にＲＡＭ３の記憶内
容を消去することが可能となる。
段として、モジュール１の着脱に応じて変化する信号ａ
とＲＡＭ３の電源電圧との論理積に応じてトランジスタ
ＴＲを制御することにより、メカニカルスイッチを用い
ることなくモジュール１取り外し時にＲＡＭ３の記憶内
容を消去することが可能となる。
【００２５】なお、以上の説明において、メモリ電源電
圧ＶCMと接地電圧ＧＮＤとの論理積はＩＣ（ＡＮＤゲー
ト）を用いて得るようにした場合について説明したが、
両者の論理積が得られる構成であればよく、他の回路素
子例えばダイオードやトランジスタで構成してもよい。
圧ＶCMと接地電圧ＧＮＤとの論理積はＩＣ（ＡＮＤゲー
ト）を用いて得るようにした場合について説明したが、
両者の論理積が得られる構成であればよく、他の回路素
子例えばダイオードやトランジスタで構成してもよい。
【００２６】また、ＩＣはその電源をメモリ電源電圧Ｖ
CMより得る場合について説明したが、モジュール１を取
り外した場合でもＲＡＭ３の電源であるメモリ電源電圧
ＶCMと同様あるいはそれ以上に保持される電源電圧であ
れば、いずれの電源電圧であってもＩＣの電源として使
用することが可能である。
CMより得る場合について説明したが、モジュール１を取
り外した場合でもＲＡＭ３の電源であるメモリ電源電圧
ＶCMと同様あるいはそれ以上に保持される電源電圧であ
れば、いずれの電源電圧であってもＩＣの電源として使
用することが可能である。
【００２７】
【発明の効果】以上説明したように、本発明は、モジュ
ールの脱着に応じて動作する接点を有するスイッチを設
けて、モジュールが取り外された場合にはこのスイッチ
の接点が閉じてＲＡＭの電源を抵抗を介して放電するよ
うにしたので、モジュールが保守点検作業などのために
バックプレーンから取り外された場合には、ＲＡＭ内の
記憶内容が完全に消去され、再実装時には確実に所定の
初期設定処理が実施されることになる。
ールの脱着に応じて動作する接点を有するスイッチを設
けて、モジュールが取り外された場合にはこのスイッチ
の接点が閉じてＲＡＭの電源を抵抗を介して放電するよ
うにしたので、モジュールが保守点検作業などのために
バックプレーンから取り外された場合には、ＲＡＭ内の
記憶内容が完全に消去され、再実装時には確実に所定の
初期設定処理が実施されることになる。
【００２８】また、モジュールの着脱に応じて変化する
信号とＲＡＭの電源電圧との論理積を出力するＩＣを設
けて、その出力に基づき、ＲＡＭの電源電圧を放電する
ようにしたので、メカニカルなスイッチを必要とせず安
価な構成で動作の信頼性を改善することが可能となる。
信号とＲＡＭの電源電圧との論理積を出力するＩＣを設
けて、その出力に基づき、ＲＡＭの電源電圧を放電する
ようにしたので、メカニカルなスイッチを必要とせず安
価な構成で動作の信頼性を改善することが可能となる。
【図１】 本発明の一実施例によるＲＡＭ搭載モジュー
ル（取り付け時）の構成図である。
ル（取り付け時）の構成図である。
【図２】 本発明の一実施例によるＲＡＭ搭載モジュー
ル（取り外し時）の構成図である。
ル（取り外し時）の構成図である。
【図３】 本発明の他の実施例によるＲＡＭ搭載モジュ
ールの回路図である。
ールの回路図である。
【図４】 図３の各部の信号レベルを示すタイミングチ
ャートである。
ャートである。
【図５】 従来のＲＡＭ搭載モジュールの構成図であ
る。
る。
１…モジュール、２…コネクタ、３…ＲＡＭ、５…スイ
ッチ、６…ノブ、１１…バックプレーン、１２…コネク
タ、Ｃ…コンデンサ、Ｒ…抵抗、ＳＷ…接点、ＩＣ…Ａ
ＮＤゲート、ＴＲ…トランジスタ。
ッチ、６…ノブ、１１…バックプレーン、１２…コネク
タ、Ｃ…コンデンサ、Ｒ…抵抗、ＳＷ…接点、ＩＣ…Ａ
ＮＤゲート、ＴＲ…トランジスタ。
Claims (2)
- 【請求項１】 プロセス制御機器などのバックプレーン
に着脱自在に収容され、制御情報が記憶されるとともに
電源の低下に応じて記憶内容が消去されるＲＡＭを搭載
するモジュールにおいて、 前記モジュールを前記バックプレーンから取り外した場
合に閉成し、前記バックプレーンへ実装した場合に開放
する接点を有するスイッチを備え、 前記ＲＡＭの記憶内容を保持する電源は、前記スイッチ
の接点を介して前記ＲＡＭの接地電位に接続されている
ことを特徴とするＲＡＭ搭載モジュール。 - 【請求項２】 プロセス制御機器などのバックプレーン
に着脱自在に収容され、制御情報が記憶されるとともに
電源の低下に応じて記憶内容が消去されるＲＡＭを搭載
するモジュールにおいて、 前記モジュールを前記バックプレーンから取り外した場
合にＨレベルとなるとともに前記バックプレーンへ実装
した場合にＬレベルとなる信号と前記ＲＡＭの記憶内容
を保持する電源との論理積に応じて短絡するスイッチ手
段を備え、 前記ＲＡＭの記憶内容を保持する電源は、前記スイッチ
手段を介して前記ＲＡＭの接地電位に接続されているこ
とを特徴とするＲＡＭ搭載モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6072935A JPH07263569A (ja) | 1994-03-18 | 1994-03-18 | Ｒａｍ搭載モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6072935A JPH07263569A (ja) | 1994-03-18 | 1994-03-18 | Ｒａｍ搭載モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263569A true JPH07263569A (ja) | 1995-10-13 |
Family
ID=13503730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6072935A Pending JPH07263569A (ja) | 1994-03-18 | 1994-03-18 | Ｒａｍ搭載モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263569A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007260417A (ja) * | 1996-08-29 | 2007-10-11 | Bausch & Lomb Inc | 自動再構成機能を提供する外科手術用システム |
-
1994
- 1994-03-18 JP JP6072935A patent/JPH07263569A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007260417A (ja) * | 1996-08-29 | 2007-10-11 | Bausch & Lomb Inc | 自動再構成機能を提供する外科手術用システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100448932B1 (ko) | 플래시 롬 라이터 장치 및 그 제어 방법 | |
| US20030137481A1 (en) | Driver of display device | |
| US5359728A (en) | Data integrity assurance in a disk drive upon a power failure | |
| TR23315A (tr) | Bilgi islem cihazi | |
| US8874278B2 (en) | Power supply control device, image forming apparatus, and method of controlling power supply | |
| JPH03144879A (ja) | 携帯型半導体記憶装置 | |
| JPH10241375A (ja) | 強誘電体記憶装置 | |
| US11855616B2 (en) | Integrated circuit, control method, and system | |
| EP0430219A2 (en) | Method and system for controlling a resume process in a computer unit capable of connecting an expansion unit | |
| JPH07263569A (ja) | Ｒａｍ搭載モジュール | |
| KR100242518B1 (ko) | 온-보드 마이크로컴퓨터의 데이터 기록 제어 방법 | |
| DE69333717T2 (de) | Tragbarer Rechner mit zugeordneter Registergruppe und Peripheriesteuerbus zwischen Systembus und Peripheriesteuerung | |
| EP0369782A2 (en) | Drive circuit for operating an appliance such as a printer | |
| JP3187324B2 (ja) | 電気的に書き換え可能なｒｏｍの書き込み方法 | |
| JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
| CN119600944B (zh) | 显示面板的参考电压补偿装置、补偿方法和显示装置 | |
| JPH10136575A (ja) | 電気機器および電源供給制御回路 | |
| KR950004460Y1 (ko) | 전자장비에서의 부분적 리셋트 회로 | |
| JP2953103B2 (ja) | 車載用制御装置 | |
| JPH0573439A (ja) | プリント配線板及びデータ救出システム | |
| JPH06135092A (ja) | 印刷装置 | |
| JPH0744280A (ja) | 情報処理システム | |
| JPH10162209A (ja) | 自動販売機及びその自動販売機に用いられるカードアダプタ | |
| EP0296149A3 (en) | Method and apparatus for modifying data in the parameter memory of a motor vehicle computer | |
| JPH08123586A (ja) | 情報記憶システム |