KR100242518B1 - 온-보드 마이크로컴퓨터의 데이터 기록 제어 방법 - Google Patents

온-보드 마이크로컴퓨터의 데이터 기록 제어 방법 Download PDF

Info

Publication number
KR100242518B1
KR100242518B1 KR1019970001136A KR19970001136A KR100242518B1 KR 100242518 B1 KR100242518 B1 KR 100242518B1 KR 1019970001136 A KR1019970001136 A KR 1019970001136A KR 19970001136 A KR19970001136 A KR 19970001136A KR 100242518 B1 KR100242518 B1 KR 100242518B1
Authority
KR
South Korea
Prior art keywords
board
user
microcomputer
signal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970001136A
Other languages
English (en)
Other versions
KR970059933A (ko
Inventor
히로시 히기찌
다까시 이가우에
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970059933A publication Critical patent/KR970059933A/ko
Application granted granted Critical
Publication of KR100242518B1 publication Critical patent/KR100242518B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Abstract

사용자 보드는 플래시 메모리 및 온 보드 기록 프로그램 메모리를 포함하는 온 보드 마이크로컴퓨터, 사용자 회로, 리셋 회로, 제1OR 게이트, 및 제2OR 게이트를 구비한다. 온 보드 기록 모드시 사용자 회로를 리셋하기 위한 검출된 신호가 제2OR 게이트를 통하여 온 보드 기록 호스트로부터 공급되어, 사용자 회로로 하여금 기록 제어 신호 및 데이터가 플래시 메모리에 기록되는 것은 방지하는 효과를 얻게 된다.

Description

온-보드 마이크로컴퓨터의 데이터 기록 제어 방법
본 발명은 사용자 보드에 설치된 온 보드 마이크로컴퓨터(on-board microcomputer)의 데이터 기록을 제어하는 방법에 관한 것으로, 특히, 장착된 플래시 일렉트릭 소거 및 프로그램 가능한 판독 전용 메모리(flash electrically erasable and programmable read-only memory, 이하, “플래시 메모리”라 함)를 갖는 온 보드 마이크로컴퓨터의 데이터 기록 제어 방법에 관한 것이다.
지금까지, 온 보드 마이크로컴퓨터의 데이터 기록 제어 방법은 주로, 예를 들어, 미심사 일본 특허 공보 제4-160539호에 기재된 기술로 사용되어 왔다.
첨부한 도면 중에서 제1도는 온 보드 마이크로컴퓨터에 대한 종래의 데이터 기록 제어 방법을 예시하기 위한 사용자 보드 및 기록 호스트를 도시한다. 제1도에서와 같이, 종래의 방법에 따르면, 사용자 보드(1)에 장치된 온 보드 마이크로컴퓨터(2)의 플래시 메모리(5)에 대한 데이터 기록은 온 보드 기록 호스트(9)에 의해 제어된다.
사용자 보드(1)는 마이크로컴퓨터(2)와, 직렬 인터페이스 기능 블록(7) 및 오동작 감시 장치(malfunction monitoring device)(8) 등과 같은 각종 전자 회로를 포함한 사용자 회로(3)와, 마이크로컴퓨터(2) 및 사용자 회로(3)를 리셋하는 리셋 회로(4)와, 리셋 회로(4) 및 온 보드 기록 호스트(9)에서 나온 리셋 신호들의 OR(논리합)을 실행하는 OR 게이트(14), 및 마이크로컴퓨터(2) 및 사용자 회로(3)를 상호 접속하는 제어 인터페이스(10)를 포함한다. 마이크로컴퓨터(2)는 2개의 메모리 영역을 가지며, 이들 영역 중의 하나는 사용자 회로(3)를 제어하기 위한 주 프로그램을 저장하는데 사용되며, 플래시 메모리(5)에 의해 실행된다. 메모리 영역들 중의 다른 하나는 플래시 메모리(5)에 데이터를 기록하기 위한 온 보드 기록 프로그램을 저장하는데 사용되며, 온 보드 기록 프로그램 메모리(6)에 의해 실행된다. 이들 메모리 영역(5, 6)은 서로 다른 어드레스로 매핑된다.
리셋 회로(4)는 사용자 보드(1)가 스위치 온 된 후 또는 리셋 버튼이 조작될 때 동작된다. 온 보드 기록 호스트(9)는 마이크로컴퓨터(2) 내의 플래시 메모리(5)에 데이터를 기록하는 단자를 제어하고, 이러한 데이터를 마이크로컴퓨터(2)에 송신한다.
사용자 회로(3)의 오동작 감시 장치(8)는 마이크로컴퓨터(2)의 정상 동작을 확인하는데 사용된다.
제어 인터페이스(10)는 데이터의 입력 및 출력에 의존하여 마이크로컴퓨터(2) 및 사용자 회로(3) 간의 신호들로 사용자 회로(3)를 제어하는데 사용된다. 직렬 인터페이스(I/F: 37, 38, 39)는 마이크로컴퓨터(2)로부터 직렬 데이터를 출력하기 위한 라인, 마이크로컴퓨터(2)에 직렬 데이터를 입력하기 위한 라인, 및 직렬 데이터를 전송하기 위한 클록 라인을 포함한다. 이들 직렬 인터페이스(37, 38 및 39)는 마이크로컴퓨터(2) 및 사용자 회로(3) 간의 인터페이스로 사용되는 것이 아니라, 마이크로컴퓨터(2) 및 온 보드 기록 호스트(9) 간의 데이터의 송/수신을 위한 인터페이스로 사용된다. 직렬 인터페이스(37, 38 및 39) 는 직렬 인터페이스 기능 블록(7)의 직렬 인터페이스 단자들(28, 29 및 30) 및 마이크로컴퓨터(2)의 단자들(31, 32, 33) 간에 접속되며, 온 보드 기록 호스트(9)의 직렬 데이터 입력 단자(34), 직렬 데이터 출력 단자(35), 및 직렬 데이터 전송 클록 단자(36)에도 접속된다.
플래시 메모리(5)에 데이터를 기록하기 위한 고전압 신호(11)가 온 보드 기록 호스트(9)로부터 마이크로컴퓨터(2)의 고전압(VPP) 단자(13)에 공급되고, 플래시 메모리(5)에 데이터를 기록하기 위한 리셋 신호(12)는 온 보드 기록 호스트(9)로부터 OR 게이트(14)에 공급된다. 리셋 회로(4)에서 출력된 리셋 신호(15)는 OR 게이트(14)에 공급된다. 리셋 회로(4)가 오동작 감시 장치(8)로부터 출력 신호(16)를 검출할경우, 리셋 회로(4)는 리셋 신호(15)를 활성화한다. OR 게이트(14)에서 나온 출력 신호(19)는 마이크로컴퓨터(2)의 리셋 단자(20) 및 사용자 회로(3)의 리셋 단자(21)에 송신된다.
마이크로컴퓨터(2)의 임의의 출력 단자(18)로부터 출력된 신호(17)는 플래시 메모리(5)에 저장된 주 프로그램에 의해 주기적으로 송신된 소정의 신호 또는 소정의 데이터이다.
사용자 보드(1)는 두 모드, 즉, 정상 동작 모드 및 온 보드 데이터 기록 모드에서 번갈아 동작한다. 정상 동작 모드에서, 마이크로컴퓨터(2)는 사용자 회로(3)를 제어하도록 주 프로그램을 실행한다. 온 보드 데이터 기록 모드에서, 마이크로컴퓨터(2)가 온 보드 기록 프로그램 메모리(6)에 저장된 온 보드 기록 프로그램을 실행하여, 온 보드 기록 호스트(9)의 명령에 따라 플래시 메모리(5)에 데이터를 기록한다. 온 보드 데이터 기록 모드는 주 프로그램에 포함된 버그(bug)가 정정될 경우 또는 주 프로그램이 부가 기능 또는 기능들을 위해 수정될 경우에 수행된다.
실제로, 사용자 보드(1)는 상기 두 모드에 부가하여 리셋 모드를 갖는다. 리셋 모드에서, OR 게이트(14)에서 나온 출력 신호(19)는 마이크로컴퓨터(2) 및 사용자 회로(3)의 동작을 초기화하도록 활성화된다.
이하, 사용자 보드(1)의 상기 동작 모드에 관하여 설명하고자 한다.
첨부한 도면들 중 제2도는 각종 신호 및 그의 단자 상태를 도시한 것으로, 제1도에 예시된 회로 장치의 동작에 대한 타이밍도이다. 사용자 회로(3)를 제어하기 위한 주 프로그램이 플래시 메모리(5)에 상주할 경우, 사용자 보드(1)는 다음과 같이 정상 동작 모드에서 작동된다 : 온 보드 기록 호스트(9)가 고전압 신호(11), 리셋 신호(12), 및 그의 직렬 인터페이스 및 클록 단자(34, 35, 36)를 비활성화할 경우, 사용자 보드(1)가 턴 온된다. 다음 리셋 신호(15)가 비활성화되고, 주 프로그램은 정상 동작 모드로 사용자 보드(1)를 동작시키도록 마이크로컴퓨터(2)에 의해 실행된다. 정상 동작 모드에서, 마이크로컴퓨터(2)는 제어 인터페이스(10) 및 직렬 인터페이스(37, 38 및 39) 를 통하여 여러 방식으로 사용자 회로(3)를 제어한다. 오동작 감시 장치(8)는 주 프로그램의 제어하에서 소정의 시간 간격마다 마이크로컴퓨터(2)의 단자(18)에서 출력된 소정의 신호 또는 소정의 데이터를 수신하여 마이크로컴퓨터(2)의 정상 동작을 확인하게 된다. 오동작 감시 장치(8)가 소정의 시간 내에 위와 같은 소정의 신호 또는 소정의 데이터를 수신하지 못할 경우, 오동작 감시 장치(8)는 그의 출력 신호(16)를 활성화한다. 리셋 회로(15)가 활성화된 출력 신호(16)를 검출하고, 리셋 신호(15)를 활성화하여, OR 게이트(14)는 리셋 신호로서 출력 신호(19)를 마이크로컴퓨터(2) 및 사용자 회로(3)에 공급한다.
사용자 회로(3)를 제어하기 위한 주 프로그램이 플래시 메모리(5)에 상주하지 않을 경우, 즉, 데이터가 온 보드 데이터 기록 모드로 플래시 메모리(5)에 기록될 경우, 온 보드 기록 호스트(9)는 고전압 신호(11) 및 리셋 신호(12)를 공급하여, 마이크로컴퓨터(2)가 온 보드 기록 프로그램 메모리(6)에 저장된 온 보드 기록 프로그램을 실행할 수 있게 한다. 온 보드 기록 프로그램의 내용은 주로 직렬 인터페이스(37, 38 및 39)를 통하여 직렬 데이터를 전송할 목적으로 사용되어, 온 보드 기록 호스트(9)로부터 기록된 데이터를 마이크로컴퓨터(2)에 송신하게 된다. 직렬 인터페이스(37, 38 및 39) 는 필요한 단자 수가 비교적 작다는 이유로 기록될 데이터를 송신하는데 사용된다. 물론, 마이크로컴퓨터(2)가 기록 데이터를 송수신하기 위한 전용 인터페이스를 갖는 것이 가능하다. 하지만, 이러한 전용 인터페이스는 사용자 보드(1)의 정상 동작 모드에 사용가능한 단자들의 수를 감소시킬 것이다. 직렬 인터페이스(37, 38 및 39) 는 정상 동작 모드 및 온 보드 데이터 기록 모드의 양 모드에 사용될 수 있다.
사용자 보드(1)가 온 보드 데이터 기록 모드로 동작하는 동안, 소정의 신호 또는 소정의 데이터를 송신하기 위한 주 프로그램은 실행되지 않는다. 온 보드 데이터 기록 모드에서, 플래시 메모리(5)에 데이터를 기록하기 위한 리셋 신호(12) 및 리셋 회로(14)로부터 출력된 리셋 신호(15)가 모두 비활성화되어, OR 게이트(14)에서 나온 출력 신호(19)가 비활성화된다. 결과적으로, 사용자 회로(3)가 동작하게 된다.
정상 동작 모드에 있어서, 마이크로컴퓨터(2)는 주 프로그램을 실행하는 동안, 일정 시간마다 소정의 신호 또는 소정의 데이터를 오동작 감시 장치(8)에 송신한다. 하지만, 온 보드 기록 모드에 있어서, 마이크로컴퓨터(2)는 온 보드 기록 프로그램을 실행하기 때문에 위와 같은 소정의 신호 또는 소정의 데이터를 송신하지 않는다. 따라서, 오동작 감시 장치(8)는 온 보드 기록 모드에서 소정의 신호 또는 소정의 데이터를 수신할 수 없다.
온 보드 기록 모드에 있어서, 플래시 메모리(5)에 데이터를 기록하는데 보통 수초에서 수십초 걸린다. 이러한 수십초 내에 오동작 감시 장치(8)의 출력 신호(16)가 활성화되어, 결과적으로 마이크로컴퓨터(2)의 순간적인 리셋을 얻을 수 있게 된다.
사용자 회로(3)가 온 보드 기록 모드에서 동작하므로, 데이터가 온 보드 기록 모드에서 수초에서 수십초 동안 플래시 메모리(5)에 기록되는 동안 직렬 인터페이스 기능 블록(7)은 직렬 데이터를 송신할 수 있다. 결국, 신호들은 정상 동작 모드 및 온 보드 데이터 기록 모드의 양 모드에 사용되는 직렬 인터페이스(37, 38 및 39) 에서 혼신될 수 있다.
온 보드 기록 모드에서, 마이크로컴퓨터(2)의 CPU가 동작하지 않지만, 사용자 회로(3)가 리셋 상태에서 벗어나기 때문에 여러 가지 다른 불리한 점들이 발생할 수 있다.
사용자 보드(1)가 정상 동작에 있는 동안, 리셋 회로(4)의 리셋 신호(15)가 비활성 상태가 된 후, 마이크로컴퓨터(2)는 마이크로컴퓨터(2)가 정상 동작에 있음을 나타낼 목적으로 주 프로그램의 제어하에서 일정 시간 마다 소정의 신호 또는 소정의 데이터를 오동작 감시 장치(8)에 송신한다.
하지만, 온 보드 기록 모드에서, 마이크로컴퓨터(2)가 온 보드 기록 프로그램을 실행하기 때문에, 오동작 감시 장치(8)에 소정의 신호 또는 소정의 데이터를 송신하는 것은 불가능하다. 따라서, 오동작 감시 장치(8)는 마이크로컴퓨터(2)가 오동작임을 판단하게 되어, 출력 신호(16)를 활성화한다.
종래의 플래시 메모리(5)의 데이터 기록 제어 방법에 있어서, 오동작 감시 장치(8)는 마이크로컴퓨터(2)에 리셋 신호를 공급하여, 온 보드 기록 모드에서 출력 신호(16)를 활성화할 수 있다. 이때, 데이터는 온 보드 기록 모드시 플래시 메모리(5)에 기록될 수 없다.
아울러, 종래의 방법에 따르면, 사용자 보드(1)가 온 보드 기록 모드에 있을 경우, 온 보드 기록 호스트(9)의 리셋 신호(12)가 비활성화된 후, 사용자 회로(3)도 리셋 상태에서 해제된다. 사용자 회로(3) 및 온 보드 기록 호스트(9)에 접속된 인터페이스의 두배인 직렬 인터페이스(37, 38 및 39) 에 있어서, 직렬 신호 및 직렬 데이터를 전송하기 위한 클록 신호는 사용자 회로(3) 및 온 보드 기록 호스트(9)로부터 마이크로컴퓨터(2)에 동시에 송신되어, 직렬 인터페이스(37, 38 및 39) 에서 혼신이 일어난다.
온 보드 기록 모드시 신호들이 직렬 인터페이스(37, 38 및 39) 에 혼신되거나 단락될 경우, 데이터는 플래시 메모리(5)에 기록될 수 없으며, 사용자 보드(1)가 손상될 수도 있다.
종래의 방법에 있어서, 사용자 회로(3) 및 인터페이스(37, 38 및 39) 의 오동작 감시 장치(8)는 상술한 바와 같은 문제점들을 갖는다. 아울러, 마이크로컴퓨터(2)의 CPU가 온 보드 기록 모드에서 정상적으로 동작하지 않더라도 사용자 회로(3)는 리셋 상태에서 해제되기 때문에, 여러 가지 다른 단점들이 발생할 수 있다.
본 발명의 목적은 광범위한 상황으로 기록되는 데이터로 하여금 인터페이스 신호들의 혼신을 억제하여 사용자 보드가 손상되는 것을 방지할 수 있는 신뢰성 높은 온 보드 마이크로컴퓨터의 데이터 기록 제어 방법을 제공하는 것이다.
본 발명의 한 양태에 따르면, 직렬 인터페이스 기능 블록 및 오동작 감시 장치를 포함한 사용자 회로; 제어용 주 프로그램을 저장하는 플래시 메모리 및 온 보드 기록 프로그램을 저장하는 온 보드 기록 프로그램 메모리를 포함하고, 직렬 인터페이스를 통하여 사용자 회로에 접속되는 온 보드 마이크로컴퓨터; 오동작 감시 장치의 출력 신호에 응답하여 리셋 신호를 생성하기 위한 리셋 회로; 리셋 회로의 리셋 신호와, 플래시 메모리에 저장된 데이터를 재기록하기 위한 온 보드 기록 호스트로부터 공급된 리셋 신호의 논리합을 실행하는 제1의 OR 게이트; 및 제1의 OR 게이트의 출력 신호와, 사용자 회로를 리셋하도록 온 보드 기록 호스트로부터 온 보드 기록 모드를 지시하는 검출된 신호의 논리합을 실행하는 제2의 OR 게이트를 포함하는 사용자 보드에 대한 데이터의 기록을 제어하는 방법이 제공되며, 상기 방법은 전압이 전원 전압보다 높은 고전압 신호를 온 보드 기록 호스트로부터 공급하여 온 보드 기록 프로그램 메모리를 동작시켜 온 보드 기록 모드의 시작을 지시하는 단계, 플래시 메모리의 기록 데이터를 온 보드 기록 호스트로부터 온 보드 마이크로컴퓨터에 송신하는 단계, 및 온 보드 기록 모드시 검출된 신호로 사용자 회로를 전부 또는 부분적으로 리셋하는 단계를 포함한다.
본 발명의 다른 양태에 따르면, 직렬 인터페이스 기능 블록 및 오동작 감시 장치를 포함한 사용자 회로; 제어용 주 프로그램을 저장하는 플래시 메모리 및 온 보드 기록 프로그램을 저장하는 온 보드 기록 프로그램 메모리를 포함하고, 직렬 인터페이스를 통하여 사용자 회로에 접속되는 온 보드 마이크로컴퓨터; 오동작 감시 장치의 출력 신호에 응답하여 리셋 신호를 생성하는 리셋 회로; 리셋 회로의 리셋 신호와, 플래시 메모리에 저장된 데이터를 재기록하기 위한 온 보드 기록 호스트로부터 공급된 리셋 신호의 논리합을 실행하는 제1OR 게이트; 및 제1OR 게이트의 출력 신호와, 사용자 회로를 리셋하도록 온 보드 마이크로컴퓨터로부터 온 보드 기록 모드를 지시하는 검출된 신호의 논리합을 실행하는 제2OR 게이트를 갖는 사용자 보드 상에 대한 데이터의 기록을 제어하는 방법이 제공되며, 상기 방법은 전압이 전원 전압보다 높은 고전압 신호를 온 보드 기록 호스트로부터 공급해서 온 보드 기록 프로그램 메모리를 동작시켜 온 보드 기록 모드의 시작을 지시하는 단계, 온 보드 기록 호스트로부터 온 보드 마이크로컴퓨터에 플래시 메모리의 기록 데이터를 송신하는 단계, 및 온 보드 기록 모드시 검출된 신호로 사용자 회로를 전부 또는 부분적으로 리셋하는 단계를 포함한다.
본 발명의 또 다른 양태에 따르면, 직렬 인터페이스 기능 블록 및 오동작 감시 장치를 포함한 사용자 회로; 오동작 감시 장치로부터 출력 신호에 응답하여 리셋 신호를 생성하기 위한 리셋 회로; 리셋 회로의 리셋 신호와 온 보드 기록 호스트로부터 공급된 리셋 신호의 논리합을 실행하기 위한 제1OR 게이트; 및 제어용 주 프로그램을 저장하는 플래시 메모리, 온 보드 기록 프로그램을 저장하는 온 보드 기록 프로그램 메모리, 및 고전압 검출기, 및 고전압 검출기로부터 공급된 온 보드 기록 모드를 지시하는 검출된 신호와 제1OR 게이트의 출력 신호의 논리합을 실행하기 위한 제2OR 게이트를 포함한 온 보드 마이크로컴퓨터를 구비한 사용자 보드에 대한 데이터의 기록을 제어하는 방법이 제공되며, 상기 방법은 전원 전압보다 큰 전압을 가진 고전압 신호를 공급하여 온 보드 기록 프로그램 메모리를 기동시켜 온 보드 기록 모드의 개시를 지시하는 단계, 플래시 메모리에 기록될 데이터를 온 보드 기록 호스트로부터 온 보드 마이크로컴퓨터로 송신하는 단계, 및 온 보드 기록 모드시 검출된 신호로 사용자 회로를 전적으로 또는 부분적으로 리셋하는 단계를 포함한다.
본 발명의 상기 및 다른 목적, 특성 및 장점들은 본 발명의 양호한 실시 형태를 예시하는 첨부한 도면들을 참조한 이하의 설명을 통하여 명백해질 것이다.
제1도는 온 보드 마이크로컴퓨터에 데이터를 기록하는 종래의 방법을 예시한 사용자 보드 및 온 보드 기록 호스트의 블록도.
제2도는 제1도에 도시된 사용자 보드 및 온 보드 기록 호스트에서의 여러 가지 신호 및 단자 상태를 도시한 타이밍도.
제3도는 본 발명의 일 실시 형태에 따른 온 보드 마이크로컴퓨터에 데이터를 기록하는 방법을 예시한 사용자 보드 및 온 보드 기록 호스트의 블록도.
제4도는 제3도에 도시된 사용자 보드 및 온 보드 기록 호스트에서의 여러 가지 신호 및 단자 상태를 도시한 타이밍도.
제5도는 본 발명의 다른 실시 형태에 따른 온 보드 마이크로컴퓨터에 데이터를 기록하는 방법을 예시한 사용자 보드 및 온 보드 기록 호스트의 블록도.
제6도는 본 발명의 또 다른 실시 형태에 따른 온 보드 마이크로컴퓨터에 데이터를 기록하는 방법을 예시한 사용자 보드 및 온 보드 기록 호스트의 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 사용자 보드 2 : 마이크로컴퓨터
3 : 사용자 회로 5 : 플래시 메모리
7 : 직렬 인터페이스 기능 블록 8 : 오동작 감시 장치
도면에 있어서, 동일한 부분에 대해서는 동일한 참조 부호로 표시하고 있다.
제3도는 본 발명의 일 실시 형태에 따른 온 보드 마이크로컴퓨터에 데이터를 기록하는 방법을 예시한 것으로, 사용자 보드(1) 및 온 보드 기록 호스트(9)를 형성하는 블록도이다. 제3도에서와 같이, 사용자 보드(1)는 직렬 인터페이스 기능 블록(7) 및 오동작 감시 장치(8)를 포함한 사용자 회로(3); 제어용 주 프로그램을 저장하는 플래시 메모리(5) 및 온 보드 기록 프로그램을 저장하는 온 보드 기록 프로그램 메모리(6)를 가지며, 직렬 인터페이스(37, 38 및 39) 및 제어 인터페이스(10)를 통하여 사용자 회로(3)에 접속되는 온 보드 마이크로컴퓨터(2); 오동작 감시 장치(8)의 출력 신호(16)에 응답하여 리셋 신호(15)를 생성하는 리셋 회로(4); 및 리셋 회로(4)의 리셋 신호(15)와, 플래시 메모리(5)에 저장된 데이터를 재기록하기 위한 온 보드 기록 호스트(9)로부터 공급된 리셋 신호(12)의 논리합을 실행하는 제1OR 게이트(14)를 구비한다. 사용자 보드(1)의 상기 세부 부분들은 제1도에 도시된 사용자 보드(1)에서와 동일한 부호들로 표시되어 있다. 본 발명에 따르면, 온 보드 호스트(9)는 데이터들이 온 보드 기록 모드시 플래시 메모리(5)에 기록될 때 검출된 신호(23)를 출력하기 위한 온 보드 기록 검출기(22)를 포함하며, 사용자 보드(1)는 제1OR 게이트의 출력 신호와 온 보드 기록 검출기(22)로부터 온 보드 기록 모드를 지시하는 검출된 신호(23)의 논리합을 실행하여 사용자 회로(3)를 리셋하는 제2OR 게이트(24)를 더 포함한다.
온 보드 기록 모드에서 플래시 메모리(5)에 데이터를 기록하는데 있어서, 전압이 전원 전압 신호보다 높은 고전압 신호(Vpp)(11)를 온 보드 기록 호스트(9)로부터 공급하여 온 보드 기록 프로그램 메모리(6)를 기동시켜 온 보드 기록 모드의 개시를 지시한다. 온 보드 기록 모드시, 사용자 회로(3)의 전부 또는 일부가 온 보드 기록 검출기(22)로부터 검출된 신호(23)에 의해 리셋된다.
따라서, 제3도에 도시된 실시 형태에 따른 사용자 보드(1) 및 온 보드 기록 호스트(9)는 사용자 보드(1)가 제2OR 게이트(24)를 갖고, 온 보드 기록 호스트(9)가 온 보드 기록 검출기(22)를 가지며, 온 보드 기록 검출기(22)에서 온 보드 기록 모드를 지시하는 검출된 신호(23) 및 제1OR 게이트(14)의 출력 신호(19)가 제2OR 게이트(24)에 공급되고, 제2OR 게이트(24)의 출력 신호(25)가 사용자 회로(3)의 리셋 단자(21)에 공급되는 제1도의 종래의 배치에 따른 사용자 보드(1) 및 온 보드 기록 호스트(9)와 다르다.
제4도는 여러 가지 신호 및 단자 상태를 도시한 것으로, 제3도에 예시된 회로 장치의 동작에 대한 타이밍도이다. 제4도에서와 같이, 사용자 보드(1)는 정상 동작 모드, 온 보드 기록 모드, 및 리셋 모드로 동작한다.
리셋 신호(15)가 사용자 보드(1)의 스위치 온 후에 비활성될 때, 온 보드 기록 호스트(9)는 고전압 신호(11), 리셋 신호(12), 직렬 인터페이스(37, 38 및 39), 및 온 보드 기록 모드를 지시하는 검출된 신호(23)를 비활성화한다. 따라서, 사용자 보드(1)는 정상 동작 모드에 있다. 정상 동작 모드에서, 사용자 보드(1)는 제1도에 도시된 종래의 사용자 보드(1)에서와 같은 방식으로 동작한다.
온 보드 기록 모드로 플래시 메모리(5)에 데이터를 기록하는 데 있어서, 온 보드 기록 호스트(9)는 직렬 인터페이스(37, 38 및 39) 에 자체 결합하고, 고전압 신호(11), 리셋 신호(12), 및 검출된 신호(23)를 사용자 보드(1)에 공급하여, 사용자 보드(1)를 온 보드 기록 모드에 둔다. 검출된 신호(23)를 활성화함으로써, 온 보드 기록 호스트(9)는 사용자 회로(3)를 리셋 상태로, 즉, 사용자 회로(3)의 직렬 인터페이스(28, 29 및 30) 를 고임피던스(Hi-Z) 레벨 상태로 유지시킨다.
종래예에 따르면, 신호들은 직렬 인터페이스(37, 38 및 39) 에서 혼신되거나 단락될 수 있다. 하지만, 제3도의 실시 형태에 따르면, 직렬 인터페이스(28, 29 및 30) 가 고임피던스 레벨 상태로 유지되므로, 직렬 인터페이스(37, 38 및 39) 에서 어떠한 신호도 혼신되거나 단락되지 않는다. 사용자 회로(3)가 리셋 상태로 남아 있기 때문에, 오동작 감시 장치(8)의 출력 신호(16)는 비활성 상태로 남아 있게 된다. 결국, 온 보드 기록 모드시 마이크로컴퓨터(2)의 리셋 단자(20)에 어떤 신호도 인가되지 않는다. 이 때, 리셋 신호(12)는 제4도에서 알 수 있듯이 비활성적이다. 사용자 회로(3)가 리셋 상태로 남아 있기 때문에, 내부에 어떠한 결점도 발생되지 않는다.
본 실시 형태에 있어서, 사용자 회로(3)가 온 보드 기록 모드에서 리셋 상태로 남아 있을 경우, 오동작 감시 장치(8)도 리셋 상태로 남아 있게 된다. 이에 따라, 온 보드 기록 모드에서 리셋 회로(4), OR 게이트(14), 및 리셋 단자(20)를 통하여 마이크로컴퓨터(2)에 어떠한 리셋 신호도 인가되지 않으며, 그 결과, 데이터는 플래시 메모리(5)에 확실하게 기록될 수 있다.
유사하게, 사용자 회로(3)가 온 보드 기록 모드에서 리셋 상태로 남아 있을 경우, 직렬 인터페이스 기능 블록(7)도 리셋 상태에 남아 있게 된다. 따라서, 사용자 회로(3)가 직렬 인터페이스(37, 38 및 39) 를 비활성화하므로, 온 보드 기록 모드시 직렬 인터페이스(37, 38 및 39) 에서 어떠한 신호도 혼신되거나 단락되지 않으며, 이로써, 데이터가 플래시 메모리(5)에 확실하게 기록될 수 있다.
또한, 다른 불리한 점들도 발생하지 않아, 데이터가 플래시 메모리(5)에 확실하게 기록될 수 있다.
제5도는 본 발명이 다른 실시 형태에 따른 온 보드 마이크로컴퓨터에 데이터를 기록하는 방법을 예시한 것으로, 사용자 보드(1) 및 온 보드 기록 호스트(9)를 형성하는 블록도이다. 제5도에 도시된 사용자 보드(1) 및 온 보드 기록 호스트(9)는 온 보드 기록 호스트(9)가 온 보드 기록 검출기(22)를 갖지 않고, 마이크로컴퓨터(2)가 온 보드 기록 프로그램의 명령에 따라 온 보드 기록 모드를 지시하는 검출된 신호(23)를 출력하는 출력 단자(26)를 갖는 제3도에서와 다르다. 출력 단자(26)에서 출력된 검출 신호(23)는 온 보드 기록 모드의 개시 직전에 온 보드 기록 프로그램에 의해 활성화되고, 온 보드 기록 모드의 종료 직후에 온 보드 기록 프로그램에 의해 비활성화된다. 제5도에 도시된 사용자 보드(1) 및 온 보드 기록 호스트(9)의 다른 회로의 세부 부분들에는 제3도에서와 동일하다.
제5도의 사용자 보드(1)는 제3도에서와 같은 방식으로 온 보드 기록 모드에서 제어된다. 제3도에서, 검출 신호(23)는 온 보드 기록 호스트(9)의 하드웨어 실현에 의해 발생된다. 하지만, 제5도에서, 출력 단자(26)에서 출력된 검출 신호(23)는 마이크로컴퓨터(2)의 소프트웨어 실현에 의해 발생된다. 따라서, 제5도에 도시된 실시 형태에 따르면, 온 보드 기록 호스트(9) 및 마이크로컴퓨터(2)를 상호 접속하는 인터페이스의 수가 제3도에서보다 1개 적으며, 사용자 보드(1)의 인터페이스 코넥터와 같은 부품의 수를 감소시킬 수 있다.
제6도는 본 발명의 또 다른 실시 형태에 따른 온 보드 마이크로컴퓨터에 데이터를 기록하는 방법을 예시한 것으로, 사용자 보드(1) 및 온 보드 기록 호스트(9)를 형성하는 블록도이다. 제6도의 실시 형태에 따르면, 온 보드 기록 모드를 지시하는 검출 신호(23)는 마이크로컴퓨터(2)의 하드웨어 실현에 의해 발생된다. 특히, 마이크로컴퓨터(2)는 검출기(27)가 온 보드 기록 호스트(9)로부터 고전압 신호(11)를 검출할 때 검출 신호(23)를 생성하는 고전압 신호(Vpp) 검출기(27)를 갖는다. 제2OR 게이트(24)는 마이크로컴퓨터(2)에 포함된다. 고전압 검출기(27)에서 검출된 신호(23) 및 제1OR 게이트(14)로부터 리셋 단자(20)에 공급된 출력 신호(19)의 논리합은 마이크로컴퓨터(2)에서 제2OR 게이트(24)에 의해 실행된다. 따라서, 검출된 신호(23) 또는 출력 신호(19)의 하나가 활성화될 때, OR 게이트(24)에 접속된 출력 단자(26)는 사용자 회로(3)의 리셋 단자(21)에 리셋 신호(25)를 출력한다.
제6도에 도시된 사용자 보드(1)는 제3도에서와 같은 방식으로 온 보드 기록 모드로 제어된다. 제6도에 도시된 실시 형태에 따르면, 검출된 신호(23)가 제3도의 실시 형태에서와 같은 하드웨어의 실현에 의해 발생되므로, 검출 신호(23)는 특히, 마이크로컴퓨터(2)의 고전압 검출기(27)에 의해 발생된다. 결과적으로, 제6도의 실시 형태에 따르면, 온 보드 기록 호스트(9)와 마이크로컴퓨터(2)를 상호 접속하는 인터페이스의 수를 제3도에서보다 1개 적게 할 수 있다. 제2OR 게이트(24)가 마이크로컴퓨터(2)에 포함되므로, 사용자 보드(1)의 부품 수를 제5도의 사용자 보드(1)의 수보다 적게 할 수 있다.
상술한 각각의 실시 형태에 있어서, 사용자 회로(3)는 전체적으로 리셋 상태에 있게 된다. 하지만, 사용자 회로(3)의 요구되는 부분만이 검출 신호(23)에 의해 리셋되어 각종 불리한 점들의 발생을 방지할 수 있다.
제1도에 도시된 종래의 장치에 있어서, 마이크로컴퓨터(2)의 CPU가 다이렉트 메모리 액세스 제어(DMAC) 동작 중에 버스를 사용할 수 없기 때문에, CPU는 감시 타이머를 초기화하기 위한 기록(WRITE) 신호를 출력할 수 없다. 이에 따라, DMAC 동작 중에 감시 타이머가 디스에이블된다. 특히, 감시 타이머가 카운터를 포함하기 때문에, 단지 카운터의 계산만이 정지된다. 주 프로그램이 실행되지 않는 온 보드 기록 모드시, 주 프로그램의 오동작을 감시하기 위한 오동작 감시 장치(8)는 동작하도록 요구되지 않는다.
본 발명의 실시 형태에 따르면, 오동작 감시 장치(8)는 일시 정지되는 것이 아니라 리셋되는 것이다. 결과적으로, 오동작 감시 장치(8)의 다른 고안도 가능하다. 사용자 보드(1)의 사용자 회로(3)가 온 보드 기록 모드에서 전체적으로 리셋될 수 있으므로, 직렬 인터페이스(37, 38 및 39) 에서 단락되거나 혼신된 신호들의 문제점이 해결되어, 다른 여러 불리함의 발생을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 온 보드 마이크로컴퓨터에 대한 데이터의 기록을 제어하는 방법에 있어서, 사용자 회로(3)의 오동작 감시 장치(8)에서 나온 출력 신호는 온 보드 기록 모드시 비활성 상태로 유지되기 때문에, 마이크로컴퓨터(2)가 리셋되지 않게 되어, 온 보드 기록 모드시 플래시 메모리(5)에 데이터를 확실하게 기록할 수 있다.
또한, 온 보드 기록 모드시, 사용자 회로(3)의 직렬 인터페이스(28, 29 및 30)가 고임피던스 레벨로 유지되어 직렬 인터페이스(37, 38 및 39)에서 신호들이 혼신되거나 단락되는 것을 막아 사용자 보드(1)의 손상을 방지하게 된다. 이에 따라, 직렬 인터페이스 기능 블록(7)이 사용자 회로(3)에 포함되더라도, 데이터는 온 보드 기록 모드에서 플래시 메모리(5)에 확실하게 기록될 수 있다.
아울러, 사용자 회로(3)가 온 보드 기록 모드시 리셋 상태를 유지하기 때문에, 사용자 회로(3)의 임의의 영역에서 어떠한 단점들도 발생하지 않게 되어, 플래시 메모리(5)에 데이터를 확실하게 기록할 수 있게 된다.
본 발명의 양호한 특정 실시 형태에 관하여 상세하게 설명하였으나, 첨부한 특허 청구의 범위에서 한정된 범위를 벗어나지 않고 여러 가지 변형 및 수정이 가능함을 이해할 수 있을 것이다.

Claims (5)

  1. 직렬 인터페이스 기능 블록 및 오동작 감시 장치(malfunction monitoring device)를 포함한 사용자 회로; 제어용 주 프로그램을 저장하는 플래시 메모리 및 온 보드 기록 프로그램을 저장하는 온 보드 기록 프로그램 메모리를 포함하며, 직렬 인터페이스들을 통하여 상기 사용자 회로에 접속되는 온 보드 마이크로컴퓨터; 상기 오동작 감시 장치의 출력 신호에 응답하여 리셋 신호를 생성하기 위한 리셋 회로; 상기 리셋 회로의 상기 리셋 신호와 상기 플래시 메모리에 저장된 데이터를 재기록하기 위한 온 보드 기록 호스트(on-board writing host)로부터 공급된 리셋 신호의 논리합을 실행하기 위한 제1OR 게이트; 및 상기 제1OR 게이트의 출력 신호와 사용자 회로를 리셋하도록 상기 온 보드 기록 호스트로부터 온 보드 기록 모드를 지시하는 검출된 신호의 논리합을 실행하기 위한 제2OR 게이트를 구비한 사용자 보드에 대한 데이터의 기록을 제어하는 방법에 있어서, 상기 온 보드 기록 프로그램 메모리에 전압을 가하도록 전원 전압보다 높은 전압을 가진 고전압 신호를 상기 온 보드 기록 호스트로부터 공급하여 온 보드 기록 모드의 개시를 지시하는 단계; 상기 플래시 메모리에 기록되는 데이터를 상기 온 보드 기록 호스트로부터 상기 온 보드 마이크로컴퓨터에 송신하는 단계; 및 온 보드 기록 모드에서 상기 검출된 신호로 상기 사용자 회로를 전체적으로 또는 부분적으로 리셋하는 단계를 포함하는 것을 특징으로 하는 데이터 기록 제어 방법.
  2. 제1항에 있어서, 상기 온 보드 기록 호스트는 상기 검출된 신호를 생성하기 위한 온 보드 기록 검출기를 가지며, 상기 방법은 상기 온 보드 기록 검출기가 온 보드 기록 모드를 검출할 때 상기 제2OR 게이트에 상기 검출된 신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 데이터 기록 제어 방법.
  3. 직렬 인터페이스 기능 블록 및 오동작 감시 장치를 포함한 사용자 회로; 제어용 주 프로그램을 저장하는 플래시 메모리 및 온 보드 기록 프로그램을 저장하는 온 보드 기록 프로그램 메모리를 포함하며, 직렬 인터페이스들을 통하여 상기 사용자 회로에 접속되는 온 보드 마이크로컴퓨터; 상기 오동작 감시 장치의 출력에 응답하여 리셋 신호를 발생하기 위한 리셋 회로; 상기 리셋 회로의 상기 리셋 신호와 상기 플래시 메모리에 저장된 데이터를 재기록하기 위한 온 보드 기록 호스트로부터 공급된 리셋 신호의 논리합을 실행하기 위한 제1OR 게이트; 및 상기 제1OR 게이트의 출력 신호와 사용자 회로를 리셋하도록 상기 온 보드 마이크로컴퓨터로부터 온 보드 기록 모드를 지시하는 검출된 신호의 논리합을 실행하기 위한 제2OR 게이트를 구비한 사용자 보드에 대한 데이터의 기록을 제어하는 방법에 있어서, 상기 온 보드 기록 프로그램 메모리에 전압을 가하도록 전원 전압보다 높은 전압을 가진 고전압 신호를 상기 온 보드 기록 호스트로부터 공급하여 온 보드 기록 모드의 개시를 지시하는 단계; 상기 플래시 메모리에 기록되는 데이터를 상기 온 보드 기록 호스트로부터 상기 온 보드 마이크로컴퓨터에 송신하는 단계; 및 온 보드 기록 모드에서 상기 검출된 신호로 상기 사용자 회로를 전체적으로 또는 부분적으로 리셋하는 단계를 포함하는 것을 특징으로 하는 데이터 기록 제어 방법.
  4. 제3항에 있어서, 상기 온 보드 마이크로컴퓨터(2)는 상기 온 보드 기록 호스트에서 공급된 고전압 신호로부터 상기 검출된 신호를 생성하고 상기 검출된 신호를 상기 제2OR 게이트에 공급하기 위한 수단을 포함하는 것을 특징으로 하는 데이터 기록 제어 방법.
  5. 직렬 인터페이스 기능 블록 및 오동작 감시 장치를 포함한 사용자 회로; 오동작 감시 장치의 출력에 응답하여 리셋 신호를 생성하기 위한 리셋 회로; 상기 리셋 회로로부터의 상기 리셋 신호와 상기 온 보드 기록 호스트로부터 공급된 리셋 신호의 논리합을 실행하기 위한 제1OR 게이트; 및 제어용 주 프로그램을 저장하는 플래시 메모리, 온 보드 기록 프로그램을 저장하는 온 보드 기록 프로그램 메모리, 고전압 검출기, 및 상기 고전압 검출기로부터 공급된 온 보드 기록 모드를 지시하는 검출된 신호와 상기 제1OR 게이트의 출력 신호의 논리합을 실행하기 위한 제2OR 게이트를 포함한 온 보드 마이크로컴퓨터를 구비하며, 상기 온 보드 마이크로컴퓨터가 직렬 인터페이스들을 통하여 상기 사용자 회로에 접속되는 사용자 보드에 대한 데이터의 기록을 제어하는 방법에 있어서, 상기 온 보드 기록 프로그램 메모리에 전압을 가하도록 전원 전압보다 높은 전압을 가진 고전압 신호를 상기 온 보드 기록 호스트로부터 공급하여 온 보드 기록 모드의 개시를 지시하는 단계; 상기 플래시 메모리에 기록되는 데이터를 상기 온 보드 기록 호스트로부터 상기 온 보드 마이크로컴퓨터에 송신하는 단계; 및 온 보드 기록 모드에서 상기 검출된 신호로 상기 사용자 회로를 전체적으로 또는 부분적으로 리셋하는 단계를 포함하는 것을 특징으로 하는 데이터 기록 제어 방법.
KR1019970001136A 1996-01-17 1997-01-16 온-보드 마이크로컴퓨터의 데이터 기록 제어 방법 Expired - Fee Related KR100242518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP589096A JP3076239B2 (ja) 1996-01-17 1996-01-17 オンボード書込制御方法
JP96-005890 1996-01-17

Publications (2)

Publication Number Publication Date
KR970059933A KR970059933A (ko) 1997-08-12
KR100242518B1 true KR100242518B1 (ko) 2000-02-01

Family

ID=11623498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001136A Expired - Fee Related KR100242518B1 (ko) 1996-01-17 1997-01-16 온-보드 마이크로컴퓨터의 데이터 기록 제어 방법

Country Status (5)

Country Link
US (1) US5835706A (ko)
EP (1) EP0785508B1 (ko)
JP (1) JP3076239B2 (ko)
KR (1) KR100242518B1 (ko)
DE (1) DE69621114T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063581A (ja) * 1996-08-26 1998-03-06 Nec Corp メモリ書き込み制御回路
US6144887A (en) * 1996-12-09 2000-11-07 Denso Corporation Electronic control unit with reset blocking during loading
JP3314749B2 (ja) * 1999-02-17 2002-08-12 株式会社デンソー 電子制御装置
US6389500B1 (en) * 1999-05-28 2002-05-14 Agere Systems Guardian Corporation Flash memory
DE10052877B4 (de) * 1999-10-21 2008-07-03 Samsung Electronics Co., Ltd., Suwon Mikrocontroller
US6928362B2 (en) * 2003-06-06 2005-08-09 John Meaney System and method for real time programmability of an engine control unit
US6973299B2 (en) * 2003-08-01 2005-12-06 Microsoft Corporation Unified contact list

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349669A (en) * 1988-12-21 1994-09-20 Oki Electric Industry Co., Ltd. Data write control means
JPH04109547A (ja) * 1990-08-30 1992-04-10 Sharp Corp メモリデータ保護装置
JPH04160539A (ja) * 1990-10-24 1992-06-03 Mitsubishi Electric Corp マイクロコンピュータ
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
DE4332769C1 (de) * 1993-09-25 1994-12-15 Bosch Gmbh Robert Mikrorechner
JPH07271634A (ja) * 1994-03-29 1995-10-20 Hitachi Ltd フラッシュｅｅｐｒｏｍを備えた制御装置

Also Published As

Publication number Publication date
EP0785508B1 (en) 2002-05-08
EP0785508A2 (en) 1997-07-23
EP0785508A3 (en) 1997-12-10
DE69621114D1 (de) 2002-06-13
KR970059933A (ko) 1997-08-12
DE69621114T2 (de) 2002-11-07
JP3076239B2 (ja) 2000-08-14
JPH09198320A (ja) 1997-07-31
US5835706A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
US6062480A (en) Hot docking system and methods for detecting and managing hot docking of bus cards
US6070255A (en) Error protection power-on-self-test for memory cards having ECC on board
JPH03500944A (ja) 電気的消去及び再プログラムが可能な不揮発性メモリを含むデータ処理システム
KR19990041698A (ko) 고정된 플래시 롬의 데이터 갱신이 가능한 컴퓨터 시스템 및 그 제어 방법
EP0825530A2 (en) Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory
KR100242518B1 (ko) 온-보드 마이크로컴퓨터의 데이터 기록 제어 방법
US5166503A (en) IC memory card
JPH0644671A (ja) ディスクドライブパッケージ
US6256226B1 (en) Eeprom write device
US5832194A (en) Electronic apparatus, process for its duplication, and arrangement for data transfer between two similarly constructed electronic apparatus
JPH11306086A (ja) メモリモジュール装置
JPS62281034A (ja) 装置試験方式
JPH06250866A (ja) メモリ制御装置
US6314528B1 (en) Computer for terminating power without the loss of data and a method thereof
JP3450070B2 (ja) Ｉｃカード
JPH09213088A (ja) エンジン制御装置
JPS6128124B2 (ko)
JP3009236B2 (ja) デバイスの活性保守方式
KR20050006539A (ko) 시스템 리셋 원인 판별 장치 및 방법
JPH0264726A (ja) 外部メモリ装置を接続する情報処理装置
KR200203112Y1 (ko) 프로세서유닛의오류방지장치
JPH10333992A (ja) フラッシュメモリ書き込みデータ及びフラッシュメモリ搭載機器
JPS5875417A (ja) 負荷駆動回路
KR920007776Y1 (ko) 데이타신호 보존 및 오 데이타신호 전송 방지회로
JPS5930102A (ja) 電子制御装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20021025

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20031111

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20031111