JPH07273684A - Ｐｌｌ周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【目的】本発明は、ＣＰＵの動作負担を軽減でき、安定
した回路動作を実現できるＰＬＬ周波数シンセサイザを
提供する。 【構成】ＣＰＵ３の制御指令ＳＷにより、通話信号の受
信時は、加算回路３３の動作を阻止することで、ラッチ
５に設定された通信チャンネルに従った比較分周数のみ
により比較分周器６の分周数Ｎを設定し、通話信号の送
信時は、加算回路３３の動作を許容することで、ラッチ
５に設定された通信チャンネルに従った比較分周数と差
分用ラッチ３２に設定された受信・送信時の周波数差に
従った差分分周数を加算して比較分周器６の分周数Ｎを
設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所定周波数の信号を出
力するＰＬＬ周波数シンセサイザに係り、特に、所定周
波数を連続的に切換えるものに関する。

【０００２】

【従来の技術】最近、屋外から相手を呼び出して通話が
できる携帯端末装置としてＴＤＤ方式の通信方式を採用
したデジタル無線端末装置が広く用いられるようになっ
ている。

【０００３】ところで、このようなデジタル無線端末装
置では、高周波信号を低周波信号へ、あるいは低周波信
号を高周波信号へそれぞれ周波数変換するために送信
時、受信時にそれぞれ異なる局部発振をする局部発振器
として、ＰＬＬ周波数シンセサイザが用いられている。

【０００４】図５は、従来のＰＬＬ周波数シンセサイザ
の概略構成を示すもので、この場合、基準信号発生器１
の信号ｆtcxoを基準分周器２に与え、Ｒ分周した基準信
号ｆr （＝ｆtcxo／Ｒ）を出力する。

【０００５】一方、ＣＰＵ３からの所定周波数に対応し
た分周数データ信号Ｄａｔａ（分周数Ｎ）をクロックＣ
ＬＫに応じてシフトレジスタ４に取り込み、このシフト
レジスタ４のデータ信号をロードイネイブル信号ＬＥに
よりラッチ５に比較分周数として転送することで比較分
周器６の分周数Ｎを設定し、この分周数Ｎにより電圧制
御発振器（ＶＣＯ）７の出力信号ｆvco をＮ分周して比
較信号ｆr'を出力する。

【０００６】そして、これら基準信号ｆr と比較信号ｆ
r'を位相比較器８で位相比較し、その誤差信号をループ
フィルタ（ＬＰＦ）９で積分して、誤差電圧に変換し、
これを電圧制御発振器（ＶＣＯ）７の制御端子に与える
ことで、ｆr ＝ｆr'になるように動作し、設定した所定
周波数を一定に保つような信号を得られるようにしてい
る。

【０００７】

【発明が解決しようとする課題】ところが、このように
構成したＰＬＬ周波数シンセサイザによると、デジタル
無線端末装置の変調方式をダイレクト変調方式とした場
合、あるいは送信・受信にそれぞれ異なるＩＦ周波数を
使用した場合に、局部発振器として送信時と発信時でＩ
Ｆ周波数分またはＩＦ周波数差分だけ発振周波数が異な
ったものとなる。

【０００８】このため、ＣＰＵ３では、１つの通信チャ
ンネルにつき２種類の設定用データ信号Ｄａｔａを用意
し、しかも、送信・受信の状態が変化するたびにこれら
データ信号Ｄａｔａを変えて出力することで、比較分周
数を設定しなければならないため、ＣＰＵ３の動作負担
が大きくなり、回路動作が不安定になるという問題点が
あった。

【０００９】本発明は、上記事情に鑑みてなされたもの
で、ＣＰＵの動作負担を軽減でき、安定した回路動作を
実現できるＰＬＬ周波数シンセサイザを提供することを
目的とする。

【００１０】

【課題を解決するための手段】本発明によれば、所定電
圧に基づいて所定周波数を出力する電圧制御発振器と、
この電圧制御発振器により出力された所定周波数信号を
所定分周数で分周する分周器と、基準周波数信号を出力
する基準信号発振器と、この基準信号発振器から出力さ
れた基準周波数信号と前記分周器で分周された分周信号
との位相を比較し、位相差信号を出力する位相比較器と
を有し、この位相比較器から出力された位相差信号に基
づいた電圧を前記電圧制御発振器に入力するＰＬＬ周波
数シンセサイザにおいて、前記所定周波数信号に対応し
た分周数を設定する第１の分周数設定手段と、前記所定
周波数信号に対して異なる周波数信号との差分周波数信
号に対応した分周数を設定する第２の分周数設定手段
と、ある状態では、前記第１の分周数設定手段に設定さ
れた分周数を前記分周器に出力し、他の状態では、前記
第１の分周数設定手段に設定された分周数と前記第２の
分周数設定手段に設定された分周数を加算または減算し
て前記分周器に出力する手段とにより構成されている。

【００１１】また、本発明によれば、前記第２の分周数
設定手段は、前記所定周波数信号に対して異なる周波数
信号との差分周波数信号に対応した分周数データを取り
込むシフトレジスタと、このシフトレジスタの分周数デ
ータをラッチするラッチとを有するように構成されてい
る。

【００１２】さらに、本発明によれば、前記第２の分周
数設定手段は、前記所定周波数信号に対して異なる周波
数信号との差分周波数信号に対応した分周数データを発
生するデータ発生手段からなるように構成されている。

【００１３】

【作用】この結果、本発明によれば、所定周波数信号に
対応した分周数を設定する第１の分周数設定手段と前記
所定周波数信号に対して異なる周波数信号との差分周波
数信号に対応した分周数を設定する第２の分周数設定手
段を有していて、ある状態では、第１の分周数設定手段
に設定された分周数を出力し、他の状態では、第１の分
周数設定手段に設定された分周数と第２の分周数設定手
段に設定された分周数を加算または減算して出力するよ
うになる。これにより通信チャンネルに従った１種類の
設定データにより送信・受信のそれぞれについて比較分
周波数を設定でき、しかも送信・受信の状態が繰り返し
ても設定データを変えることなく対応できる。

【００１４】

【実施例】以下、本発明の一実施例を図面に従い説明す
る。図１は、本発明が適用されるデジタル無線端末装置
の概略構成を示している。図において、１１はアンテナ
で、このアンテナ１１には、高周波部１２を接続してい
る。この高周波部１２は、周波数変換処理を行うもの
で、詳細は後述するアンテナスイッチ部１２１、受信部
１２２、送信部１２３およびＰＬＬ周波数シンセサイザ
１２４を有している。

【００１５】そして、この高周波部１２にモデム１３、
ＴＤＭＡ１４、スピーチコーディック１５およびＰＣＭ
１６を接続し、このＰＣＭ１６にアンプ１７を介して受
話側のスピーカ１８、送話側のマイクロフォン１９を接
続している。

【００１６】ここで、モデム１３は、π／４シフトＱＰ
ＳＫの変復調処理を行うもので、受信側では、受信部１
２２からのＩＦ信号を復調し、ＩＱデータに分離して、
データ列としてＴＤＭＡ１４に転送し、また、送信側で
は、ＴＤＭＡ１４から転送されてきたデータからＩＱデ
ータを作成し、π／４シフトのＱＰＳＫ変調をして送信
部１２３に送るようにしている。

【００１７】ＴＤＭＡ１４は、フレーム同期およびスロ
ットのフォーマット処理を行うもので、受信側では、モ
デム１３から送られてきた所定スロットのデータのスク
ランブルなどを解除して、このスロットのフォーマット
から構成データを取り出し、制御データを後述する制御
部２０に送るとともに、音声データをスピーチコーディ
ック１５に転送し、また、送信側では、スピーチコーデ
ィック１５から転送されてくる音声データに制御データ
を付加してスロットデータを作成し、スクランブルをか
けて所定タイミング（割り当てられた送信用タイムスロ
ット）でスロットデータをフレームに挿入しモデム１３
に転送するようにしている。

【００１８】スピーチコーディック１５は、デジタルデ
ータの圧縮／伸張処理を行うもので、受信側では、ＴＤ
ＭＡ１４から送られてくるＡＤＰＣＭ音声信号（４ｂｉ
ｔ×８ＫＨｚ＝３２Ｋｂｐｓ）をＰＣＭ音声信号（８ｂ
ｉｔ×８ＫＨｚ＝６４Ｋｂｐｓ）に復号化することによ
り伸張してＰＣＭ１６に出力し、送信側では、ＰＣＭ１
６から送られてくるＰＣＭ音声信号をＡＤＰＣＭ音声信
号に符号化することにより圧縮してＴＤＭＡ１４に送る
ようにしている。

【００１９】ＰＣＭ１６は、アナログ／デジタル処理を
行うもので、受信側では、スピーチコーディック１５か
ら送られてくるＰＣＭ音声信号をＤ／Ａ変換によりアナ
ログ信号に変換した上でアンプ１７に出力してスピーカ
１８を駆動し、また、送信側では、マイクロフォン１９
から入力されたアナログ音声信号をＡ／Ｄ変換してＰＣ
Ｍ音声信号をスピーチコーディック１５に出力するよう
にしている。また、このＰＣＭ１６は、ボリューム、リ
ンガー、トーン信号などを制御するようにもしている。

【００２０】そして、これら高周波部１２、モデム１
３、ＴＤＭＡ１４、スピーチコーディック１５およびＰ
ＣＭ１６には、制御部２０を接続し、この制御部２０
に、ＲＯＭ２１、ＲＡＭ２２、録再回路２３、メモリ２
４、表示部２５、キー入力部２６を接続している。

【００２１】ここで、ＲＯＭ２１は、制御部２０での制
御プログラムを記憶したものである。ＲＡＭ２２は、制
御部２０での制御により扱われるデータを一時記憶する
ものである。また、録再回路２３は、留守番電話として
使用される際の相手からの伝言メッセージの録音再生を
行うものである。メモリ２４は、留守番電話として使用
される際の定型的なメッセージなどを記憶するものであ
る。表示部２５は、各種制御のための入力データおよび
結果などを表示するものである。キー入力部２６は、各
種機能を設定するためのキー入力を制御部２０に与える
ようにしている。

【００２２】図２は、高周波部１２の概略構成を示すも
のである。この場合、アンテナ１１に接続されるアンテ
ナスイッチ部１２１は、アンテナ１１からの入力信号を
受信部１２２に、送信部１２３からの出力信号をアンテ
ナ１１にそれぞれ振り分けるようにしている。

【００２３】受信部１２２では、アンテナ１１からアン
テナスイッチ部１２１を介して入力される１．９ＧＨｚ
帯（例えば、１８９５．１５ＭＨｚ）の受信信号をＲＦ
アンプ１２２１を介して第１段目ミキサ１２２２に取り
込み、局部発振を行うＰＬＬ周波数シンセサイザ１２４
の周波数信号（例えば、１６４６．７ＭＨｚ）に基づい
てバッファアンプ１２２９を介して入力される２４８．
４５ＭＨｚのＩＦ信号に周波数変換し、ＩＦアンプ１２
２３に与え、さらに、バンドパスフィルタ（ＢＰＦ）１
２２４を介して第２段目ミキサ１２２５に取り込んで、
局部発振器１２２６の発振周波数信号１２３７．６５Ｍ
Ｈｚに基づいて１０．８ＭＨｚの信号に周波数変換し、
ＩＦアンプ１２２７、バンドパスフィルタ（ＢＰＦ）１
２２８を介して次段のモデム１３に出力するようにして
いる。

【００２４】一方、送信部１２３では、モデム１３から
入力されるπ／４シフトＱＰＳＫの変調波信号（２３
７．６５ＭＨｚ）をバンドパスフィルタ（ＢＰＦ）１２
３１を介してミキサ１２３２に取り込み、局部発振を行
うＰＬＬ周波数シンセサイザ１２４の周波数信号（１６
５７．５ＭＨｚ）に基づいてバッファアンプ１２３５を
介して入力される１．９ＧＨｚ帯（例えば、１８９５．
１５ＭＨｚ）に周波数変換し、これをドライブアンプ１
２３３、パワーアンプ１２３４を介してアンテナスイッ
チ部１２１よりアンテナ１１に出力するようにしてい
る。この時、ＰＬＬ周波数シンセサイザ１２４の送受信
の局部発振周波数の差は、１０．８ＭＨｚである。な
お、ＰＬＬ周波数シンセサイザ１２４の出力周波数は、
チャンネルにより変化する。

【００２５】図３は、このような高周波部１２に用いら
れるＰＬＬ周波数シンセサイザ１２４の概略構成を示し
ている。この場合、図３は、上述した図５と同一部分に
は同符号を付して示しており、制御部２０内のＣＰＵ３
からの受信・送信時の周波数差に従った差分データ信号
Ｄａｔａ´をクロックＣＬＫ´に応じて取り込む差分用
シフトレジスタ３１、この差分用シフトレジスタ３１の
データ信号をロードイネイブル信号ＬＥ´により差分分
周数の設定値としてラッチする差分用ラッチ３２を有
し、さらに、ラッチ５および差分用ラッチ３２の設定値
を加算する加算回路３３を有している。ここでの加算回
路３３は、ＣＰＵ３の制御指令ＳＷにより加算の可否が
選択され、送信時は加算動作を行い、受信時は加算動作
を行わないようになっている。

【００２６】その他は、図５と同様なので、ここでの説
明は省略する。次に、以上のように構成した実施例の動
作を説明する。いま、図１に示すデジタル無線端末装置
の通話モードでは、相手加入者からアンテナ１１を介し
て通話信号が入力されると、高周波部１２の受信部１２
２よりモデム１３、ＴＤＭＡ１４、スピーチコーディッ
ク１５およびＰＣＭ１６を介して受話側スピーカ１８よ
り音声が出力され、一方、送話側のマイクロフォン１９
より通話信号が入力されると、ＰＣＭ１６よりスピーチ
コーディック１５、ＴＤＭＡ１４、モデム１３、高周波
部１２の送信部１２３を介してアンテナ１１から相手加
入者に対して出力される。

【００２７】この場合、高周波部１２における受信部１
２２および送信部１２３に対しＰＬＬ周波数シンセサイ
ザ１２４から局部発振信号を出力する。なお、ここでは
説明上送受信周波数を上述した１８９５．１５ＭＨｚに
おいて説明するが、チャンネル周波数が変化すれば、Ｐ
ＬＬ周波数シンセサイザ１２４の周波数も変化する。図
３に示すＰＬＬ周波数シンセサイザ１２４では、予め、
制御部２０内のＣＰＵ３からの受信時のチャンネル周波
数に対応したデータ信号Ｄａｔａ（＝５４８９）をクロ
ックＣＬＫに応じてシフトレジスタ４に取り込み、この
シフトレジスタ４のデータ信号をロードイネイブル信号
ＬＥによりラッチ５に転送し、通信チャンネルに従った
比較分周数を設定するとともに、制御部２０内のＣＰＵ
３からの受信・送信時の周波数差に従った差分データ信
号Ｄａｔａ´（＝３６）をクロックＣＬＫ´に応じて差
分用シフトレジスタ３１に取り込み、この差分用シフト
レジスタ３１のデータ信号をロードイネイブル信号ＬＥ
´により差分用ラッチ３２に転送し、受信・送信時の周
波数差に従った差分分周数を設定している。

【００２８】そして、この状態から上述の通信モードに
おいて、相手加入者からアンテナ１１を介して通話信号
が入力される受信時は、ＣＰＵ３の制御指令ＳＷにより
加算回路３３での加算動作が阻止され、ラッチ５に設定
された通信チャンネルに従った比較分周数（＝５４８
９）のみが加算回路３３を介して比較分周器６に送ら
れ、分周数Ｎが設定され、この分周数Ｎにより電圧制御
発振器（ＶＣＯ）７の信号ｆvco （＝１６５７．５ＭＨ
ｚ）をＮ分周した比較信号ｆr'が出力される。

【００２９】一方、アンテナ１１を介して通話信号が出
力される送信時は、ＣＰＵ３の制御指令ＳＷにより加算
回路３３での加算動作が許容され、ラッチ５に設定され
た通信チャンネルに従った比較分周数（＝５４８９）と
差分用ラッチ３２に設定された受信・送信時の周波数差
に従った差分分周数（＝３６）が加算回路３３が加算さ
れて比較分周器６に送られ、分周数Ｎ（＝５５２５）が
設定され、この分周数Ｎにより電圧制御発振器（ＶＣ
Ｏ）７の信号ｆvco （１６４７．７ＭＨｚ）をＮ分周し
た比較信号ｆr'が出力される。

【００３０】そして、この比較信号ｆr'は、基準信号発
生器１の信号ｆtcxoを基準分周器２でＲ分周した基準信
号ｆr （＝ｆtcxo／Ｒ＝１９．２ＭＨｚ／６４＝３００
ＫＨｚ）と位相比較器８で位相比較され、その誤差信号
がループフィルタ（ＬＰＦ）９で積分されて誤差電圧に
変換され、これが電圧制御発振器（ＶＣＯ）７の制御端
子に与えられることで、ｆr ＝ｆr'になるような周波数
一定の信号が局部発振出力として発生されるようにな
る。

【００３１】従って、このようにすればＣＰＵ３の制御
指令ＳＷにより、通話信号の受信時は、加算回路３３の
動作を阻止することで、ラッチ５に設定された通信チャ
ンネルに従った比較分周数のみにより比較分周器６の分
周数Ｎが設定され、通話信号の送信時は、加算回路３３
の動作を許容することで、ラッチ５に設定された通信チ
ャンネルに従った比較分周数と差分用ラッチ３２に設定
された受信・送信時の周波数差に従った差分分周数が加
算されて比較分周器６の分周数Ｎが設定されるようにな
るので、それぞれ送信・受信に適合した比較分周数の設
定が得られ、通信チャンネルに従った局部発振のための
周波数の信号を得られることになる。

【００３２】これにより、従来の１つの通信チャンネル
につき２種類の設定データを用意し、しかも、送信・受
信の状態が変化するたびにデータ信号を変えて出力する
ことで比較分周数を設定するものに比べ、通信チャンネ
ルに従った１種類の設定データにより送信・受信のそれ
ぞれについて比較分周波数を設定でき、しかも送信・受
信の状態が繰り返してもシフトレジスタ４に取り込まれ
るデータを変えることなく対応できることからＣＰＵの
動作負担を軽減でき、安定した回路動作を実現できる。

【００３３】なお、本実施例では、受信時をベースにし
て送信時に差分データを加算することにより実現した
が、送信時をベースにして受信時に差分データを減算す
るようにしてもよい。

【００３４】図４は、本発明の他の実施例を示すもの
で、ここではＰＬＬ周波数シンセサイザ１２４の概略構
成のみを示している。この場合、図４は、上述した図５
と同一部分には同符号を付して示しており、システム構
成上送信時と受信時の周波数差（分周差）は一定である
ことに着目して、一定値の差分データを差分分周数とし
て発生する差分データ発生回路３４を有し、さらに、ラ
ッチ５および差分データ発生回路３４の差分データを加
算する加算回路３５を有している。ここでの加算回路３
５は、ＣＰＵ３の制御指令ＳＷにより加算動作の可否が
選択され、送信時は加算を行い、受信時は加算を行わな
いようになっている。

【００３５】その他は、図５と同様なので、ここでの説
明は省略する。しかして、このようにすれば、上述した
実施例のＣＰＵによる差分データ設定のための差分用シ
フトレジスタおよび差分用ラッチを省略でき、回路構成
をさらに簡単化できるとともに、ＣＰＵの動作負担をさ
らに軽減でき、安定した回路動作を実現できる。

【００３６】なお、本発明は上記実施例にのみ限定され
ず、要旨を変更しない範囲で適宜変形して実施できる。
例えば、チャンネルサーチする場合に、ベースとなるチ
ャンネル周波数に対応する分周数データに対して、ベー
スとなるチャンネル周波数と他のチャンネル周波数との
差分周波数に対応する差分分周数データとを記憶してお
き、その差分分周数データをベースチャンネルに対応す
る分周数データに加算あるいは減算することにより本発
明を適用したチャンネルサーチが可能になる。

【００３７】

【発明の効果】以上述べたように本発明によれば、受信
および送信のそれぞれの状態に従って第１の分周波設定
手段に設定された比較分周数をそのまま、または第１の
分周数設定手段に設定された比較分波数に前記第２の分
周数設定手段に設定されたに差分分周数を加算した比較
分周数をそれぞれ出力するようにできるので、通信チャ
ンネルに従った１種類の設定データにより送信・受信の
それぞれについて比較分周波数を設定でき、しかも送信
・受信の状態が繰り返してもデータを変えることなく対
応でき、これによりＣＰＵの動作負担を軽減でき、安定
した回路動作を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例に用いられるＴＤＤ方式の通
信方式を採用したデジタル無線端末装置の概略構成を示
す図。

【図２】一実施例に用いられる高周波部の概略構成を示
す図。

【図３】一実施例に用いられるＰＬＬ周波数シンセサイ
ザの概略構成を示す図。

【図４】本発明の他の実施例に用いられるＰＬＬ周波数
シンセサイザの概略構成を示す図。

【図５】従来のＰＬＬ周波数シンセサイザの概略構成を
示す図。

【符号の説明】

１…基準信号発生器、 ２…基準分周器、 ３…ＣＰＵ、 ４…シフトレジスタ、 ５…ラッチ、 ６…比較分周器、 ７…電圧制御発振器（ＶＣＯ）、 ８…位相比較器、 ９…ループフィルタ（ＬＰＦ）、 １１…アンテナ、 １２…高周波部、 １２１…アンテナスイッチ部、 １２２…受信部、 １２３…送信部、 １２４…ＰＬＬ周波数シンセサイザ、 １３…モデム、 １４…ＴＤＭＡ、 １５…スピーチコーディック、 １６…ＰＣＭ、 １７…アンプ、 １８…受話側スピーカ、 １９…マイクロフォン、 ２０…制御部、 ２１…ＲＯＭ、 ２２…ＲＡＭ、 ２３…録再回路、 ２４…メモリ、 ２５…表示部、 ２６…キー入力部。 ３１…差分用シフトレジスタ、 ３２…差分用ラッチ、 ３３…加算回路、 ３４…差分データ発生回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 所定電圧に基づいて所定周波数を出力す
   る電圧制御発振器と、 この電圧制御発振器により出力された所定周波数信号を
   所定分周数で分周する分周器と、 基準周波数信号を出力する基準信号発振器と、 この基準信号発振器から出力された基準周波数信号と前
   記分周器で分周された分周信号との位相を比較し、位相
   差信号を出力する位相比較器とを有し、 この位相比較器から出力された位相差信号に基づいた電
   圧を前記電圧制御発振器に入力するＰＬＬ周波数シンセ
   サイザにおいて、 前記所定周波数信号に対応した分周数を設定する第１の
   分周数設定手段と、 前記所定周波数信号に対して異なる周波数信号との差分
   周波数信号に対応した分周数を設定する第２の分周数設
   定手段と、 ある状態では、前記第１の分周数設定手段に設定された
   分周数を前記分周器に出力し、他の状態では、前記第１
   の分周数設定手段に設定された分周数と前記第２の分周
   数設定手段に設定された分周数を加算または減算して前
   記分周器に出力する手段とを具備したことを特徴とする
   ＰＬＬ周波数シンセサイザ。
2. 【請求項２】 前記第２の分周数設定手段は、前記所定
   周波数信号に対して異なる周波数信号との差分周波数信
   号に対応した分周数データを取り込むシフトレジスタ
   と、 このシフトレジスタの分周数データをラッチするラッチ
   とを有することを特徴とする請求項１記載のＰＬＬ周波
   数シンセサイザ。
3. 【請求項３】 前記第２の分周数設定手段は、前記所定
   周波数信号に対して異なる周波数信号との差分周波数信
   号に対応した分周数データを発生するデータ発生手段か
   らなることを特徴とする請求項１記載のＰＬＬ周波数シ
   ンセサイザ。