JPH0727939B2 - 半導体素子の検査方法 - Google Patents
半導体素子の検査方法Info
- Publication number
- JPH0727939B2 JPH0727939B2 JP61299646A JP29964686A JPH0727939B2 JP H0727939 B2 JPH0727939 B2 JP H0727939B2 JP 61299646 A JP61299646 A JP 61299646A JP 29964686 A JP29964686 A JP 29964686A JP H0727939 B2 JPH0727939 B2 JP H0727939B2
- Authority
- JP
- Japan
- Prior art keywords
- pallet
- inspection stage
- inspection
- probe
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体素子の検査方法に関する。
（従来の技術） 従来完成品のパッケージ工程後のICなど半導体素子の電
気的特性を検査するのに半導体製造装置であるICハンド
ラーで実行していた。ICハンドラーは当業者において周
知である。
気的特性を検査するのに半導体製造装置であるICハンド
ラーで実行していた。ICハンドラーは当業者において周
知である。
即ち筒状のマガジンに１列に設定された複数のICを重力
の作用及びオートローダー機構によりハンドラー側面に
設けられた検査部に搬送し、検査後重力の作用及びオー
トローダー機構により性能別に選別していた。
の作用及びオートローダー機構によりハンドラー側面に
設けられた検査部に搬送し、検査後重力の作用及びオー
トローダー機構により性能別に選別していた。
（発明が解決しようとする問題点） ICの技術革新によりICの多様化が進んでいる。このICの
多用化でICのパッケージの形状も対応要求され、多種多
様なパッケージ形状の半導体素子が製造されている。そ
こでこの多種多様なパッケージ形状の半導体素子を即座
に検査する装置が必要となった。しかしながら従来のIC
ハンドラーにおいては、品種の異なるICを検査する際、
ICのパッケージ形状に合った筒状のマガジンを用意しな
ければならず、なおかつ検査部も新しい品種に合ったも
のに換えなければならず、オペレーターにかなりの負担
をかけていた。
多用化でICのパッケージの形状も対応要求され、多種多
様なパッケージ形状の半導体素子が製造されている。そ
こでこの多種多様なパッケージ形状の半導体素子を即座
に検査する装置が必要となった。しかしながら従来のIC
ハンドラーにおいては、品種の異なるICを検査する際、
ICのパッケージ形状に合った筒状のマガジンを用意しな
ければならず、なおかつ検査部も新しい品種に合ったも
のに換えなければならず、オペレーターにかなりの負担
をかけていた。
さらに、ICハンドラーにおいてのICの搬送方法には、重
力の作用に頼っているところが大きく、この方法ではIC
が途中で詰ってしまうことが頻繁におこり信頼性に欠け
ていた。
力の作用に頼っているところが大きく、この方法ではIC
が途中で詰ってしまうことが頻繁におこり信頼性に欠け
ていた。
さらにICの検査部においては、ICの接触位置とテスタと
のメジャリングケーブルの長さは約150mmにもおよび正
確な検査が実行不可能となる欠点もあった。
のメジャリングケーブルの長さは約150mmにもおよび正
確な検査が実行不可能となる欠点もあった。
この発明は上記点を改善するためになされたもので汎用
性があり信頼の高いIC検査方法を提供するものである。
性があり信頼の高いIC検査方法を提供するものである。
（問題点を解決するための手段） この発明は、上面に多数のくり抜き穴をXY方向に整列状
態に配置したパレットの前記くり抜き穴にパッケージン
グされた半導体素子をそれぞれ１個ずつ収容する第１の
手段と、多数の半導体素子が収容されたパレットをカセ
ットから搬出して検査ステージに移載し、この検査ステ
ージに設けられた真空吸着手段によって前記パレットを
検査ステージに吸着する第２の手段と、前記パレットを
吸着した検査ステージを、下面にプローブ針を有するプ
ローブカードを備えた検査部に搬送する第３の手段と、
前記検査ステージをXY方向に移動させ、検査ステージに
吸着されたパレットとプローブカードとを位置決めする
第４の手段と、前記検査ステージをXY方向およびＺ方向
に繰り返し移動させ、パレットのくり抜き穴に収容され
た半導体素子の電極端子に前記プローブカードのプロー
ブ針に接触させ、前記電極端子の酸化被膜を前記プロー
ブ針のばね力で破って電気的に導通させ、多数の半導体
素子を１個ずつ検査する第５の手段とを具備したことを
特徴とする。
態に配置したパレットの前記くり抜き穴にパッケージン
グされた半導体素子をそれぞれ１個ずつ収容する第１の
手段と、多数の半導体素子が収容されたパレットをカセ
ットから搬出して検査ステージに移載し、この検査ステ
ージに設けられた真空吸着手段によって前記パレットを
検査ステージに吸着する第２の手段と、前記パレットを
吸着した検査ステージを、下面にプローブ針を有するプ
ローブカードを備えた検査部に搬送する第３の手段と、
前記検査ステージをXY方向に移動させ、検査ステージに
吸着されたパレットとプローブカードとを位置決めする
第４の手段と、前記検査ステージをXY方向およびＺ方向
に繰り返し移動させ、パレットのくり抜き穴に収容され
た半導体素子の電極端子に前記プローブカードのプロー
ブ針に接触させ、前記電極端子の酸化被膜を前記プロー
ブ針のばね力で破って電気的に導通させ、多数の半導体
素子を１個ずつ検査する第５の手段とを具備したことを
特徴とする。
（作用） パッケージングされた半導体素子をパレットの予め定め
られた位置に設けた状態でテスタに接続している触針を
接触させて電気的特性を検査することにより汎用性が生
じ信頼が向上するという効果が得られる。
られた位置に設けた状態でテスタに接続している触針を
接触させて電気的特性を検査することにより汎用性が生
じ信頼が向上するという効果が得られる。
（実施例） 次に本発明の一実施例を図を参照して説明する。
被測定体は例えば第６図（Ａ）に示す如き半導体チップ
をマウントしパッケージングされた後の半導体素子例え
ばIC（１）である。このIC（１）を載置するパレット
（２）は第１図に示す如く例えば縦450mm横450mm高さは
10mmに構成され、ICを設定するためのくり抜き穴（３）
例えば縦20mm横10mm深さ5mmが周縁より約5mmのところか
ら1mm間隔をおいて形成されている。くり抜き穴（３）
は合計21×40＝840個形成されている。このパレット
（２）はカセット（５）に20枚夫々適当な間隔を設けて
水平に収納可能である。
をマウントしパッケージングされた後の半導体素子例え
ばIC（１）である。このIC（１）を載置するパレット
（２）は第１図に示す如く例えば縦450mm横450mm高さは
10mmに構成され、ICを設定するためのくり抜き穴（３）
例えば縦20mm横10mm深さ5mmが周縁より約5mmのところか
ら1mm間隔をおいて形成されている。くり抜き穴（３）
は合計21×40＝840個形成されている。このパレット
（２）はカセット（５）に20枚夫々適当な間隔を設けて
水平に収納可能である。
上記パレット（２）の格子状に形成されたくり抜き穴
（３）にIC（１）を設け例えば載置して、このパッケー
ジに多数のIC（１）を配列した状態のIC（１）について
電気的特性を測定する装置の構造について説明する。
（３）にIC（１）を設け例えば載置して、このパッケー
ジに多数のIC（１）を配列した状態のIC（１）について
電気的特性を測定する装置の構造について説明する。
上記IC（１）を設定するパレット（２）を複数枚例えば
20枚積載収納したカセット（５）を載置台６上に載置す
る。この載置台（６）はモータ（７）に連結した支持軸
（８）の回動により上下動可能に構成されている。この
載置台（６）に載置されたカセット（５）からパレット
（２）を１枚づつ取り出すために取出し機構が設けられ
ている。この取り出し機構は検査ステージ（10）に設定
されている。パレット（２）の上記取出し機構は、一軸
上をスライドする構造となっており、板状アーム（11
a）（11b）が板状体（12a）（12b）（12c）によって形
成されるガイドに沿って移動する構造となっている。こ
のアーム（11a）（11b）のスライドは、電気モータ（1
3）の回転により回転軸（14）に係合したベルト（15）
を回転し、このベルト（15）の回転によりスクリュー
（16）を動作させ螺合作用で係合してスライドさせるも
のである。又この板状アーム（11a）（11b）及び板状体
（12a）（12b）（12c）には真空吸着機構が設定されて
いる。又板状体（12a）（12b）（12c）は上下動可能と
なっている。この機構を備えた検査ステージ（10）はモ
ータに連結しておりＸ方向・Ｙ方向・Ｚ方向・θ方向の
駆動が可能である。検査部において、検査ステージ（1
0）の対向した位置にはプローブカード（20）が設けら
れていて、このプローブカード（20）にはプローブ針
（21）が取着している。このプローブ針（21）からテス
タまでは電気的に接続されている。
20枚積載収納したカセット（５）を載置台６上に載置す
る。この載置台（６）はモータ（７）に連結した支持軸
（８）の回動により上下動可能に構成されている。この
載置台（６）に載置されたカセット（５）からパレット
（２）を１枚づつ取り出すために取出し機構が設けられ
ている。この取り出し機構は検査ステージ（10）に設定
されている。パレット（２）の上記取出し機構は、一軸
上をスライドする構造となっており、板状アーム（11
a）（11b）が板状体（12a）（12b）（12c）によって形
成されるガイドに沿って移動する構造となっている。こ
のアーム（11a）（11b）のスライドは、電気モータ（1
3）の回転により回転軸（14）に係合したベルト（15）
を回転し、このベルト（15）の回転によりスクリュー
（16）を動作させ螺合作用で係合してスライドさせるも
のである。又この板状アーム（11a）（11b）及び板状体
（12a）（12b）（12c）には真空吸着機構が設定されて
いる。又板状体（12a）（12b）（12c）は上下動可能と
なっている。この機構を備えた検査ステージ（10）はモ
ータに連結しておりＸ方向・Ｙ方向・Ｚ方向・θ方向の
駆動が可能である。検査部において、検査ステージ（1
0）の対向した位置にはプローブカード（20）が設けら
れていて、このプローブカード（20）にはプローブ針
（21）が取着している。このプローブ針（21）からテス
タまでは電気的に接続されている。
このプローブカード（20）の上方向には、拡大鏡例えば
マイクロスコープが設定されており、前面には操作パネ
ルが設けられている。この操作パネルの下方向には、こ
の検査装置の動作を制御するためのCPUが設定されてい
る。CPUへの動作手順の入力は操作パネルから入力され
る。
マイクロスコープが設定されており、前面には操作パネ
ルが設けられている。この操作パネルの下方向には、こ
の検査装置の動作を制御するためのCPUが設定されてい
る。CPUへの動作手順の入力は操作パネルから入力され
る。
次にこの検査装置によりパッケージされたIC（１）の電
気的特性の検査方法について説明する。
気的特性の検査方法について説明する。
まず完成品であるパッケージングされたIC（１）をパレ
ット（２）に形成された上記穴部（３）に予め定められ
た方向に合わせて第１図に示す如く配設する。パレット
（２）１枚につき840個のIC（１）が設置可能なので、2
0枚のパレット（２）を収納可能なカセット（５）には
合計で16,800個のIC（１）が設定可能である。パレット
（２）をカセット（５）から検査ステージ（10）に載置
するには、まず検査ステージ（10）をＸ方向・Ｙ方向の
駆動によりカセット（５）の前面に設定する。ここで板
状体（12a）（12b）（12c）を下動させた後、パレット
の間隙に板状アーム（11a）（11b）を平行にスライド挿
入し、ここでカセット（５）の載置台（６）を所定間隔
だけ下動して、板状アーム（11a）（11b）にパレット
（２）を載置する。板状アーム（11a）（11b）はパレッ
ト（２）を真空吸着し平行にスライド搬出する。板状ア
ーム（11a）（11b）スライド後、板状体（12a）（12b）
（12c）を上動させ、検査ステージ（10）の上面を均一
平面として、パレット（２）を真空吸着する。次に検査
ステージ（10）に載置されたパレット（２）の位置合わ
せをする。この位置合わせは例えばパレット（２）のコ
ーナー部のＸ方向・Ｙ方向を周知のレーザ認識機構（図
示せず）で検知し、この結果により検査ステージ（10）
をθ方向に回転し検査ステージ（10）のＸ方向・Ｙ方向
の駆動とパレット（２）のコーナー部のＸ方向・Ｙ方向
とを一致させるものである。パレツト（２）の位置合わ
せ後、第３図（Ａ）に示す如く検査ステージ（10）をプ
ローブカード（20）設定位置にまで相対的に移動する。
ここで検査ステージ（10）をＺ方向に垂直に上動させ
て、第３図（Ｂ）に示す如くパレット（２）に設定され
ている１つのIC（１）の電極端子であるピン列（1a）と
プローブカード（20）に取着しているプローブ針（21）
列を接触させる。この接触圧は予め定めた設定値に制御
される。即ち、検査ステージ（10）を上動させ第３図
（Ｃ）に示す如くプローブ針（21）のバネ力でIC（１）
のピン（1a）の酸化被膜を破りIC（１）とテスタの触針
例えばプローブ針（21）を正確に接続する。この検査ス
テージ（10）の上動させる動作は、実際には連続工程で
実行される。上記IC（１）とプローブ針（21）の接触状
態でICの電気的特性を検査した後、検査ステージ（10）
を下動させ、次にＸ方向・Ｙ方向の駆動により次のIC
（１）の設定位置まで移動し、上記の動作を繰返す。パ
レット（２）に設定されているすべてのIC（１）の検査
を終了した後、検査ステージ（10）を移動し、パレット
（２）の搬出入機構を利用してカセット（５）を元の位
置にもどす。次に、カセットの載置台（６）を上動さ
せ、次のパレット（２）を検査ステージ（10）に載置
し、上記した検査動作によりIC（１）の検査を実行す
る。
ット（２）に形成された上記穴部（３）に予め定められ
た方向に合わせて第１図に示す如く配設する。パレット
（２）１枚につき840個のIC（１）が設置可能なので、2
0枚のパレット（２）を収納可能なカセット（５）には
合計で16,800個のIC（１）が設定可能である。パレット
（２）をカセット（５）から検査ステージ（10）に載置
するには、まず検査ステージ（10）をＸ方向・Ｙ方向の
駆動によりカセット（５）の前面に設定する。ここで板
状体（12a）（12b）（12c）を下動させた後、パレット
の間隙に板状アーム（11a）（11b）を平行にスライド挿
入し、ここでカセット（５）の載置台（６）を所定間隔
だけ下動して、板状アーム（11a）（11b）にパレット
（２）を載置する。板状アーム（11a）（11b）はパレッ
ト（２）を真空吸着し平行にスライド搬出する。板状ア
ーム（11a）（11b）スライド後、板状体（12a）（12b）
（12c）を上動させ、検査ステージ（10）の上面を均一
平面として、パレット（２）を真空吸着する。次に検査
ステージ（10）に載置されたパレット（２）の位置合わ
せをする。この位置合わせは例えばパレット（２）のコ
ーナー部のＸ方向・Ｙ方向を周知のレーザ認識機構（図
示せず）で検知し、この結果により検査ステージ（10）
をθ方向に回転し検査ステージ（10）のＸ方向・Ｙ方向
の駆動とパレット（２）のコーナー部のＸ方向・Ｙ方向
とを一致させるものである。パレツト（２）の位置合わ
せ後、第３図（Ａ）に示す如く検査ステージ（10）をプ
ローブカード（20）設定位置にまで相対的に移動する。
ここで検査ステージ（10）をＺ方向に垂直に上動させ
て、第３図（Ｂ）に示す如くパレット（２）に設定され
ている１つのIC（１）の電極端子であるピン列（1a）と
プローブカード（20）に取着しているプローブ針（21）
列を接触させる。この接触圧は予め定めた設定値に制御
される。即ち、検査ステージ（10）を上動させ第３図
（Ｃ）に示す如くプローブ針（21）のバネ力でIC（１）
のピン（1a）の酸化被膜を破りIC（１）とテスタの触針
例えばプローブ針（21）を正確に接続する。この検査ス
テージ（10）の上動させる動作は、実際には連続工程で
実行される。上記IC（１）とプローブ針（21）の接触状
態でICの電気的特性を検査した後、検査ステージ（10）
を下動させ、次にＸ方向・Ｙ方向の駆動により次のIC
（１）の設定位置まで移動し、上記の動作を繰返す。パ
レット（２）に設定されているすべてのIC（１）の検査
を終了した後、検査ステージ（10）を移動し、パレット
（２）の搬出入機構を利用してカセット（５）を元の位
置にもどす。次に、カセットの載置台（６）を上動さ
せ、次のパレット（２）を検査ステージ（10）に載置
し、上記した検査動作によりIC（１）の検査を実行す
る。
他の実施例として上記実施例とパッケージの形状の異な
ったICの検査について説明する。
ったICの検査について説明する。
このIC（30）は第６図（Ｂ）に示す如く上記実施例と形
状が異なるので上記パレット（２）をそのまま使用した
のでは、IC（30）が固定されず正確な検査は不可能であ
る。そこでこのIC（30）の形状に対応した形にくり抜か
れた第５図に示す如くカバーを設ける。このカバー（3
3）例えば厚さ1mmでパレツト（２）に形成された穴
（３）の数やパレツト（２）の大きさに相応している。
このカバー（33）をパレツト（２）に正確に装着する。
パレツト（２）とカバー（33）を正確に位置決めするた
めに、パレツト（２）の四角にガイドホール（４）を設
け、カバー（33）にはカバー（33）の四角にガイドピン
（34）を設ける。このガイドピン（34）はガイドホール
（４）に対応している。
状が異なるので上記パレット（２）をそのまま使用した
のでは、IC（30）が固定されず正確な検査は不可能であ
る。そこでこのIC（30）の形状に対応した形にくり抜か
れた第５図に示す如くカバーを設ける。このカバー（3
3）例えば厚さ1mmでパレツト（２）に形成された穴
（３）の数やパレツト（２）の大きさに相応している。
このカバー（33）をパレツト（２）に正確に装着する。
パレツト（２）とカバー（33）を正確に位置決めするた
めに、パレツト（２）の四角にガイドホール（４）を設
け、カバー（33）にはカバー（33）の四角にガイドピン
（34）を設ける。このガイドピン（34）はガイドホール
（４）に対応している。
パレット（２）にカバー（33）を装着した後、この形状
に合ったIC（30）をパレット（２）に設定し、このパレ
ツト（２）をカセット（５）に搬入する。IC（30）の検
査は上記実施例と同様に行なう。
に合ったIC（30）をパレット（２）に設定し、このパレ
ツト（２）をカセット（５）に搬入する。IC（30）の検
査は上記実施例と同様に行なう。
このようにカバー（33）を設けることにより、いかなる
形状のICにも対応可能となる。上記実施例ではパレット
のくり抜き部にICを載置した状態について説明したが、
パレツトのくり抜き部にICのソケツトを設置し、このソ
ケットにICを挿入するように構成してもよい。この場合
ICのパレツトへの挿入取出しの自動化にさし込み力や抜
き取り力を必要とする。
形状のICにも対応可能となる。上記実施例ではパレット
のくり抜き部にICを載置した状態について説明したが、
パレツトのくり抜き部にICのソケツトを設置し、このソ
ケットにICを挿入するように構成してもよい。この場合
ICのパレツトへの挿入取出しの自動化にさし込み力や抜
き取り力を必要とする。
さらにパレツトに配設された状態の電極ピン列にテスタ
の触針を接触する際、ICが高精度化されると電極端子が
細くなり、位置合わせ精度が要求される場合には、ワイ
ヤボンダで実用されているようにTVカメラで電極端子列
を撮像し、予め定められた位置との位置ずれを検出し自
動位置認識することにより精度よく確実に触針を接触で
きる。
の触針を接触する際、ICが高精度化されると電極端子が
細くなり、位置合わせ精度が要求される場合には、ワイ
ヤボンダで実用されているようにTVカメラで電極端子列
を撮像し、予め定められた位置との位置ずれを検出し自
動位置認識することにより精度よく確実に触針を接触で
きる。
以上のように本発明を構成したことにより、パッケージ
ングされた半導体素子をそれぞれ１個ずつ収容したパレ
ットをカセットから搬出して検査ステージに移載し、こ
の検査ステージを検査部に搬送し、検査部において検査
ステージをXY方向に移動してプローブカードとパレット
とを位置決めし、さらに検査ステージをXY方向およびＺ
方向に繰り返し移動させ、パレットのくり抜き穴に収容
された半導体素子の電極端子にプローブカードのプロー
ブ針に接触させて半導体素子を検査する一連の動作が自
動的に行え、半導体素子の検査を能率的に行うことがで
きる。
ングされた半導体素子をそれぞれ１個ずつ収容したパレ
ットをカセットから搬出して検査ステージに移載し、こ
の検査ステージを検査部に搬送し、検査部において検査
ステージをXY方向に移動してプローブカードとパレット
とを位置決めし、さらに検査ステージをXY方向およびＺ
方向に繰り返し移動させ、パレットのくり抜き穴に収容
された半導体素子の電極端子にプローブカードのプロー
ブ針に接触させて半導体素子を検査する一連の動作が自
動的に行え、半導体素子の検査を能率的に行うことがで
きる。
しかも、半導体素子の電極端子の酸化被膜をプローブ針
のばね力で破って電気的に導通させることにより、電極
端子とプローブ針との接続が確実に行え、検査の信頼が
向上するという効果が得られる。
のばね力で破って電気的に導通させることにより、電極
端子とプローブ針との接続が確実に行え、検査の信頼が
向上するという効果が得られる。
第１図は本発明の一実施例を説明するためのパレツトの
図、第２図は第１図のICの電気的特性の検査をする装置
の図、第３図は第１図のIC検査の拡大図、第４図は第１
図の検査ステージの図、第５図は第１図のパレットにカ
バーを装着した図、第６図は第１図のパレツトに設定す
るICの図である。 １……IC（Integrated Circuit） ２……パレツト、５……カセツト 10……検査ステージ、20……プローブカード 33……カバー
図、第２図は第１図のICの電気的特性の検査をする装置
の図、第３図は第１図のIC検査の拡大図、第４図は第１
図の検査ステージの図、第５図は第１図のパレットにカ
バーを装着した図、第６図は第１図のパレツトに設定す
るICの図である。 １……IC（Integrated Circuit） ２……パレツト、５……カセツト 10……検査ステージ、20……プローブカード 33……カバー
Claims (1)
- 【請求項１】上面に多数のくり抜き穴をXY方向に整列状
態に配置したパレットの前記くり抜き穴にパッケージン
グされた半導体素子をそれぞれ１個ずつ収容する第１の
手段と、 多数の半導体素子が収容されたパレットをカセットから
搬出して検査ステージに移載し、この検査ステージに設
けられた真空吸着手段によって前記パレットを検査ステ
ージに吸着する第２の手段と、 前記パレットを吸着した検査ステージを、下面にプロー
ブ針を有するプローブカードを備えた検査部に搬送する
第３の手段と、 前記検査ステージをXY方向に移動させ、検査ステージに
吸着されたパレットとプローブカードとを位置決めする
第４の手段と、 前記検査ステージをXY方向およびＺ方向に繰り返し移動
させ、パレットのくり抜き穴に収容された半導体素子の
電極端子に前記プローブカードのプローブ針に接触さ
せ、前記電極端子の酸化被膜を前記プローブ針のばね力
で破って電気的に導通させ、多数の半導体素子を１個ず
つ検査する第５の手段と、 を具備したことを特徴とする半導体素子の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61299646A JPH0727939B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体素子の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61299646A JPH0727939B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体素子の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63151037A JPS63151037A (ja) | 1988-06-23 |
| JPH0727939B2 true JPH0727939B2 (ja) | 1995-03-29 |
Family
ID=17875274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61299646A Expired - Lifetime JPH0727939B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体素子の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727939B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210752A (ja) * | 1988-06-29 | 1990-01-16 | Tokyo Electron Ltd | 半導体素子の検査装置 |
| JPH02147973A (ja) * | 1988-11-30 | 1990-06-06 | Tokyo Electron Ltd | 半導体検査装置 |
| JPH02213777A (ja) * | 1989-02-15 | 1990-08-24 | Tokyo Electron Ltd | 半導体チッププローバ |
| JPH02281165A (ja) * | 1989-04-21 | 1990-11-16 | Tokyo Electron Ltd | 半導体検査装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53112754U (ja) * | 1977-02-16 | 1978-09-08 | ||
| JPS57147247A (en) * | 1981-03-06 | 1982-09-11 | Hitachi Ltd | Automatic inspecting device for semiconductor chip |
-
1986
- 1986-12-16 JP JP61299646A patent/JPH0727939B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63151037A (ja) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261957B1 (ko) | 수평 반송 테스트 핸들러 | |
| US5384531A (en) | Apparatus for inspecting characteristics of semiconductor chips | |
| US5894217A (en) | Test handler having turn table | |
| US5151651A (en) | Apparatus for testing IC elements | |
| JPH08248095A (ja) | 検査装置 | |
| JPH04330753A (ja) | 半導体検査装置及び半導体検査方法 | |
| US12130327B2 (en) | Electronic component testing apparatus, socket, and carrier | |
| JPH0727939B2 (ja) | 半導体素子の検査方法 | |
| JPH05136219A (ja) | 検査装置 | |
| KR101187306B1 (ko) | 반송장치 및 전자부품 핸들링 장치 | |
| KR100305683B1 (ko) | 번인테스터용번인보드 | |
| JP2741043B2 (ja) | 半導体素子の選別方法 | |
| KR100295703B1 (ko) | 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템 | |
| JP2575013B2 (ja) | 液晶表示体検査装置 | |
| JPH0329335A (ja) | 半導体チッププローバ | |
| JPH0513524A (ja) | 半導体素子の検査方法 | |
| JPH0266474A (ja) | 半導体素子の検査方法 | |
| JPH0210752A (ja) | 半導体素子の検査装置 | |
| JPH0266475A (ja) | 半導体素子の検査方法 | |
| JP2750448B2 (ja) | 半導体検査装置 | |
| JP7536263B2 (ja) | カバーソケット、ハンドリング装置及び半導体検査書き込み装置 | |
| JP2687010B2 (ja) | 半導体検査装置 | |
| JPH02213777A (ja) | 半導体チッププローバ | |
| JPH02281165A (ja) | 半導体検査装置 | |
| JPH0854442A (ja) | 検査装置 |