JPH0728037B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0728037B2 JPH0728037B2 JP19291787A JP19291787A JPH0728037B2 JP H0728037 B2 JPH0728037 B2 JP H0728037B2 JP 19291787 A JP19291787 A JP 19291787A JP 19291787 A JP19291787 A JP 19291787A JP H0728037 B2 JPH0728037 B2 JP H0728037B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- oxide film
- film
- manufacturing
- nitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000005121 nitriding Methods 0.000 claims description 41
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 31
- 239000001257 hydrogen Substances 0.000 claims description 31
- 229910052739 hydrogen Inorganic materials 0.000 claims description 31
- 238000011282 treatment Methods 0.000 claims description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000010405 reoxidation reaction Methods 0.000 description 30
- 239000012535 impurity Substances 0.000 description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、微細な電界効果型（以下MOS型と略す）半導
体装置における高品質の絶縁膜の形成方法に関するもの
である。
体装置における高品質の絶縁膜の形成方法に関するもの
である。
従来の技術 従来、半導体基板上に形成された熱酸化膜および窒化酸
化膜をMOS型半導体装置のゲート酸化膜あるいはEEPROM
半導体装置のトンネル酸化膜として用いられていた。
化膜をMOS型半導体装置のゲート酸化膜あるいはEEPROM
半導体装置のトンネル酸化膜として用いられていた。
発明が解決しようとする問題点 しかしながら、従来の構造のゲート絶縁膜では、近年の
半導体の微細化による高電界領域に発生するホットキャ
リアがこのゲート絶縁膜に注入される。この注入によ
り、フラットバンド電圧のシフトや界面準位密度の増加
による電気特性の劣化、特に通常の微細MOSでは閾値電
圧の変動やEEPROMでは信号“1"の書き込み状態と非書き
込み状態でのゲート下のポテンシャルが変動を生じ、動
作マージン等の設定あるいは素子の信頼性に大きな問題
をなげかけている。
半導体の微細化による高電界領域に発生するホットキャ
リアがこのゲート絶縁膜に注入される。この注入によ
り、フラットバンド電圧のシフトや界面準位密度の増加
による電気特性の劣化、特に通常の微細MOSでは閾値電
圧の変動やEEPROMでは信号“1"の書き込み状態と非書き
込み状態でのゲート下のポテンシャルが変動を生じ、動
作マージン等の設定あるいは素子の信頼性に大きな問題
をなげかけている。
この点の解決のために、より安定なゲート絶縁膜を得る
ために、熱酸化膜のかわりに窒化酸化膜等を用いること
も一部の研究者の間では検討されてはいるが、種々の時
で充分実用に耐えうるものではない。
ために、熱酸化膜のかわりに窒化酸化膜等を用いること
も一部の研究者の間では検討されてはいるが、種々の時
で充分実用に耐えうるものではない。
そこで、本発明は、かかる問題点に鑑みてなされたもの
で、このホットキャリアの注入によるゲート絶縁膜のフ
ラントバンド電圧のシフトや界面準位密度の増加の本質
的な原因を探求し、新しいアプローチにより、より安定
でサブミクロンMOSのゲート絶縁膜等に応用可能な絶縁
膜を形成する製造方法を提供することを目的としてい
る。
で、このホットキャリアの注入によるゲート絶縁膜のフ
ラントバンド電圧のシフトや界面準位密度の増加の本質
的な原因を探求し、新しいアプローチにより、より安定
でサブミクロンMOSのゲート絶縁膜等に応用可能な絶縁
膜を形成する製造方法を提供することを目的としてい
る。
問題点を解決するための手段 本発明の半導体装置の製造方法は、半導体基板上に酸化
膜を形成する第１の工程と、前記酸化膜を窒化処理して
第１の窒化酸化膜を形成する第２の工程と、前記第１の
窒化酸化膜を酸化処理して前記第２の工程で前記第１の
窒化酸化膜に導入された水素を前記酸化膜中に含まれる
水素量と少なくとも同程度まで低減されるように、第２
の窒化酸化膜を形成する第３の工程とを備えたことを特
徴とするものである。
膜を形成する第１の工程と、前記酸化膜を窒化処理して
第１の窒化酸化膜を形成する第２の工程と、前記第１の
窒化酸化膜を酸化処理して前記第２の工程で前記第１の
窒化酸化膜に導入された水素を前記酸化膜中に含まれる
水素量と少なくとも同程度まで低減されるように、第２
の窒化酸化膜を形成する第３の工程とを備えたことを特
徴とするものである。
また前記第２の工程はアンモニアを含む窒化性雰囲気中
で窒化処理されることが望ましい。さらに前記第２の工
程は窒化性雰囲気中で短時加熱炉を用いて窒化処理され
ることが望ましい。
で窒化処理されることが望ましい。さらに前記第２の工
程は窒化性雰囲気中で短時加熱炉を用いて窒化処理され
ることが望ましい。
また前記第３の工程は酸素雰囲気中で酸化処理されるこ
とが望ましい。さらに、前記第３の工程は酸化性雰囲気
中で短時加熱炉を用いて酸化処理されることが望まし
い。
とが望ましい。さらに、前記第３の工程は酸化性雰囲気
中で短時加熱炉を用いて酸化処理されることが望まし
い。
作用 本発明は、上記構成により、酸化膜を窒化処理して第１
の窒化酸化膜を形成し、この第１の窒化酸化膜を酸化処
理して第１の窒化酸化膜に導入された水素を前記酸化膜
中に含まれる水素量と少なくとも同程度まで低減される
ように、第２の窒化酸化膜を形成するので、水素含有量
の低い、捕獲電荷密度の少ない第２の窒化酸化膜を形成
できる。
の窒化酸化膜を形成し、この第１の窒化酸化膜を酸化処
理して第１の窒化酸化膜に導入された水素を前記酸化膜
中に含まれる水素量と少なくとも同程度まで低減される
ように、第２の窒化酸化膜を形成するので、水素含有量
の低い、捕獲電荷密度の少ない第２の窒化酸化膜を形成
できる。
また、短時加熱炉により不純物の再分布を抑制すること
ができる。
ができる。
実施例 第１図に本発明の半導体装置の製造方法にかかる一実施
例を示す。半導体基板１上に熱酸化膜２を形成する。そ
の後、ランプ加熱炉を用いてアンモニア雰囲気中でラン
プ加熱炉を用いて短時間加熱することで、窒化酸化膜３
を形成する。その後、酸素雰囲気中でランプ加熱炉を用
いて短時間加熱することで、絶縁膜の一部を再酸化し、
再酸化膜４を形成する。
例を示す。半導体基板１上に熱酸化膜２を形成する。そ
の後、ランプ加熱炉を用いてアンモニア雰囲気中でラン
プ加熱炉を用いて短時間加熱することで、窒化酸化膜３
を形成する。その後、酸素雰囲気中でランプ加熱炉を用
いて短時間加熱することで、絶縁膜の一部を再酸化し、
再酸化膜４を形成する。
以下、この半導体装置の製造方法を発明するにいたった
経過とその結果、および効果を実験結果に基づいて特
に、本発明の特徴をなす短時アニール炉による窒化膜形
成とその再酸化の２つの工程に関して詳述する。
経過とその結果、および効果を実験結果に基づいて特
に、本発明の特徴をなす短時アニール炉による窒化膜形
成とその再酸化の２つの工程に関して詳述する。
まず一般に、従来の窒化膜形成に関しては、電気炉等で
長時間、アンモニア等の窒化性雰囲気中で窒化処理をし
て形成していた。このため明確ではないが、絶縁膜中に
多量の水素が入り込むことに起因すると考えられるリー
ク等の種々の問題点が指摘されはじめている。
長時間、アンモニア等の窒化性雰囲気中で窒化処理をし
て形成していた。このため明確ではないが、絶縁膜中に
多量の水素が入り込むことに起因すると考えられるリー
ク等の種々の問題点が指摘されはじめている。
そこで一般には用いられていない秒単位でアニール時間
と制御可能な短時アニール炉を使用して酸化膜の窒化実
験を行なった。この結果、作製された窒化酸化膜中に含
まれる窒素の分布を第３図に示す。各々、1150℃,1050
℃および950℃の温度で120秒間窒化処理を行なった時
の、窒素の深さ方向の分布をAuger分光法で分析した結
果であり、表面付近および絶縁膜／半導体基板界面付近
に窒化酸化層が形成されており、その窒素濃度は窒化温
度が高くなるにつれて増加している。一般に、このよう
な半導体基板界面付近に形成された窒化酸化層は、絶縁
膜に電子を注入した時に誘起される界面準位の低減に効
果があると考えられる。
と制御可能な短時アニール炉を使用して酸化膜の窒化実
験を行なった。この結果、作製された窒化酸化膜中に含
まれる窒素の分布を第３図に示す。各々、1150℃,1050
℃および950℃の温度で120秒間窒化処理を行なった時
の、窒素の深さ方向の分布をAuger分光法で分析した結
果であり、表面付近および絶縁膜／半導体基板界面付近
に窒化酸化層が形成されており、その窒素濃度は窒化温
度が高くなるにつれて増加している。一般に、このよう
な半導体基板界面付近に形成された窒化酸化層は、絶縁
膜に電子を注入した時に誘起される界面準位の低減に効
果があると考えられる。
また、一方第４図に二次イオン質量分析法（以下SIMSと
略す）により評価した窒化酸化膜中の水素プロファイル
を、950℃、及び1150℃の各温度で60秒の窒化処理した
窒化酸化膜（各々NOおよびNOHT）、及び熱酸化膜につい
て示す。窒化温度が高くなるにつれて、その窒化酸化膜
中の水素濃度は著しく増加することがわかる。
略す）により評価した窒化酸化膜中の水素プロファイル
を、950℃、及び1150℃の各温度で60秒の窒化処理した
窒化酸化膜（各々NOおよびNOHT）、及び熱酸化膜につい
て示す。窒化温度が高くなるにつれて、その窒化酸化膜
中の水素濃度は著しく増加することがわかる。
そこでこの窒素あるいは水素濃度と膜質、特に電子の捕
獲電荷密度等の関係を明らかにするために、従来より一
般におこなわれている絶縁膜に10mA/cm2のトンネル電流
を印加する定電流ストレス法を用いて評価を行った。
獲電荷密度等の関係を明らかにするために、従来より一
般におこなわれている絶縁膜に10mA/cm2のトンネル電流
を印加する定電流ストレス法を用いて評価を行った。
この定電流ストレス法による評価とは、一定時間、定電
流ストレスを絶縁膜に印加し誘起された界面準位密度の
増加量及びフラットバンド電圧シフト量をMOSキャパシ
タのC-V特性から評価するものである。
流ストレスを絶縁膜に印加し誘起された界面準位密度の
増加量及びフラットバンド電圧シフト量をMOSキャパシ
タのC-V特性から評価するものである。
まず、第１に膜中に含まれる水素濃度とフラットバンド
電圧シフト量を評価したものが第２図である。これは、
種々の酸化膜、窒化酸化膜及び更にこれを酸化した再酸
化膜に0.1クーロン／cm2の電子を絶縁膜に注入した時の
フラットバンド電圧シフト量とSIMSにより評価した絶縁
膜中の水素含有量とをプロットしたものである。
電圧シフト量を評価したものが第２図である。これは、
種々の酸化膜、窒化酸化膜及び更にこれを酸化した再酸
化膜に0.1クーロン／cm2の電子を絶縁膜に注入した時の
フラットバンド電圧シフト量とSIMSにより評価した絶縁
膜中の水素含有量とをプロットしたものである。
酸化膜の場合、著しい界面準位発生のため、負方向のフ
ラットバンド電圧シフトがみられた。
ラットバンド電圧シフトがみられた。
また、酸化膜の短時アニール炉により処理し窒化酸化膜
形成後、各種の温度および時間による短時再酸化した絶
縁膜に関しては、水素濃度が減少するにつれて、ほぼリ
ニアにフラットバンド電圧シフト量が減少していること
がわかる。これは、再酸化による窒化酸化膜中の水素濃
度が減少し、これに比例して電子の捕獲電荷密度が減少
し、フラットバンド電圧シフト量が少なくなっているも
のと考えられる。
形成後、各種の温度および時間による短時再酸化した絶
縁膜に関しては、水素濃度が減少するにつれて、ほぼリ
ニアにフラットバンド電圧シフト量が減少していること
がわかる。これは、再酸化による窒化酸化膜中の水素濃
度が減少し、これに比例して電子の捕獲電荷密度が減少
し、フラットバンド電圧シフト量が少なくなっているも
のと考えられる。
この再酸化処理による水素濃度をSIMSにより評価したも
のが第５図である。各々、950℃で60秒の窒化処理した
窒化酸化膜（NO）、及びそのNOを、950℃、1050℃、及
び1150℃の各温度で60秒の再酸化処理した再酸化膜の水
素濃度プロファイルについて示す。再酸化処理が進むに
つれて、絶縁膜中の水素濃度は著しく減少し、やがて熱
酸化膜と同程度あるいはそれ以下にまで低くなることが
わかる。このように、再酸化処理は絶縁膜中の水素濃度
の低減に非常な効果がある。従って、この窒化による水
素の含有が、電荷注入によるフラットバンド電圧シフト
量に大きく寄与することが明確となった。また、この窒
化酸化膜をさらに短時アニール炉等で再酸化することに
よって、極めて効率的に不用な水素を取り出すことが可
能であることもわかった。
のが第５図である。各々、950℃で60秒の窒化処理した
窒化酸化膜（NO）、及びそのNOを、950℃、1050℃、及
び1150℃の各温度で60秒の再酸化処理した再酸化膜の水
素濃度プロファイルについて示す。再酸化処理が進むに
つれて、絶縁膜中の水素濃度は著しく減少し、やがて熱
酸化膜と同程度あるいはそれ以下にまで低くなることが
わかる。このように、再酸化処理は絶縁膜中の水素濃度
の低減に非常な効果がある。従って、この窒化による水
素の含有が、電荷注入によるフラットバンド電圧シフト
量に大きく寄与することが明確となった。また、この窒
化酸化膜をさらに短時アニール炉等で再酸化することに
よって、極めて効率的に不用な水素を取り出すことが可
能であることもわかった。
更に、詳細は検討を加えるために実験を行った結果が第
６図である。この第６図は0.1クローン／cm2の電子を絶
縁膜に注入した時の界面準位密度の増加量及びフラット
バンド電圧シフト量を再酸化時間に対してプロットした
ものである。
６図である。この第６図は0.1クローン／cm2の電子を絶
縁膜に注入した時の界面準位密度の増加量及びフラット
バンド電圧シフト量を再酸化時間に対してプロットした
ものである。
絶縁膜の厚さは、約8nmで、従来の酸化膜（Oxide）およ
び窒化酸化膜（NO,NOHT）の場合、いずれもイニシャル
では界面準位密度の増加量及びフラットバンド電圧シフ
トは大きい。
び窒化酸化膜（NO,NOHT）の場合、いずれもイニシャル
では界面準位密度の増加量及びフラットバンド電圧シフ
トは大きい。
一方、窒化酸化膜（NO,NOHT）を再酸化処理した場合で
は、その再酸化温度が高くなるにつれ、またはその再酸
化時間が長くなるにつれ、界面準位密度の増加量及びフ
ラットバンド電圧シフトのどちらも著しく小さくなって
いる。この効果は再酸化を施す窒化酸化膜の窒化の程度
がより小さいほうが、より顕著に現れることがわかっ
た。
は、その再酸化温度が高くなるにつれ、またはその再酸
化時間が長くなるにつれ、界面準位密度の増加量及びフ
ラットバンド電圧シフトのどちらも著しく小さくなって
いる。この効果は再酸化を施す窒化酸化膜の窒化の程度
がより小さいほうが、より顕著に現れることがわかっ
た。
特に、950℃で60秒の短時間窒化処理した窒化酸化膜（N
O）を、1150℃で60秒ないしは1050℃で200秒再酸化処理
した場合、その界面準位密度の増加量及びフラットバン
ド電圧シフトの絶対値のどちらも、従来の熱酸化膜に較
べて約２〜３桁も低減されている。
O）を、1150℃で60秒ないしは1050℃で200秒再酸化処理
した場合、その界面準位密度の増加量及びフラットバン
ド電圧シフトの絶対値のどちらも、従来の熱酸化膜に較
べて約２〜３桁も低減されている。
このことより、熱酸化膜をランプ加熱炉を用いて短時間
窒化処理および短時間再酸化処理することが、低い捕獲
電荷密度を有する再酸化窒化酸化膜をえるうえで非常に
有効であることが明らかになった。つまり、この本願発
明の半導体装置の製造方法によってはじめて微細なMOS
型半導体装置において、良好な初期特性を維持しつつ、
ホットキャリアにより誘起されるフラットバンド電圧シ
フト及び界面準位密度の増加による電気的特性の劣化を
著しく抑制できる。
窒化処理および短時間再酸化処理することが、低い捕獲
電荷密度を有する再酸化窒化酸化膜をえるうえで非常に
有効であることが明らかになった。つまり、この本願発
明の半導体装置の製造方法によってはじめて微細なMOS
型半導体装置において、良好な初期特性を維持しつつ、
ホットキャリアにより誘起されるフラットバンド電圧シ
フト及び界面準位密度の増加による電気的特性の劣化を
著しく抑制できる。
さらに、第６図に示したように、再酸化処理を行う窒化
酸化膜の窒化の程度がより小さいほう（NO）がより窒化
の程度が大きいほう（NOHT）に較べて、フラットバンド
電圧シフト及び界面準位密度の増加量が少ないが、これ
は、第４図に示したように、より窒化の程度が小さいほ
うが窒化酸化膜の水素含有量が少ないことと非常に良く
対応している。
酸化膜の窒化の程度がより小さいほう（NO）がより窒化
の程度が大きいほう（NOHT）に較べて、フラットバンド
電圧シフト及び界面準位密度の増加量が少ないが、これ
は、第４図に示したように、より窒化の程度が小さいほ
うが窒化酸化膜の水素含有量が少ないことと非常に良く
対応している。
以上から、熱酸化膜を窒化処理する際に水素を取り込ま
ないように、可能な限り浅く、即ち、低温で短時間窒化
処理した窒化酸化膜を再酸化処理すれば、元々の水素含
有量が少ない分だけ、再酸化温度及び再酸化時間が小さ
くて済み、より短時間の処理でより良好な特性が期待出
来る。
ないように、可能な限り浅く、即ち、低温で短時間窒化
処理した窒化酸化膜を再酸化処理すれば、元々の水素含
有量が少ない分だけ、再酸化温度及び再酸化時間が小さ
くて済み、より短時間の処理でより良好な特性が期待出
来る。
なお、再酸化窒化酸化膜の方が通常の熱酸化膜よりも特
性が良いことに関しては、前述の第３図に示されるよう
に（窒化酸化膜／半導体基板）の界面付近に窒化酸化層
が形成されることによる界面準位発生の抑制効果のため
であると考えられる。
性が良いことに関しては、前述の第３図に示されるよう
に（窒化酸化膜／半導体基板）の界面付近に窒化酸化層
が形成されることによる界面準位発生の抑制効果のため
であると考えられる。
第７図は絶縁膜に電子を注入した時のC-V特性の変化を
示すもので、熱酸化膜、950℃で60秒の短時間窒化処理
した窒化酸化膜（NO）、及びその窒化酸化膜を1150℃で
60秒の短時間再酸化処理した再酸化窒化酸化膜（ONO）
のそれぞれについて示す。
示すもので、熱酸化膜、950℃で60秒の短時間窒化処理
した窒化酸化膜（NO）、及びその窒化酸化膜を1150℃で
60秒の短時間再酸化処理した再酸化窒化酸化膜（ONO）
のそれぞれについて示す。
熱酸化膜が電子を注入した後のC-V特性に非常に大きな
歪み及びシフトが見られのに対して、再酸化膜（ONO）
の場合には、そのC-V特性に殆ど変化が見られない。こ
のように、ランプ加熱炉を用いた窒化及び再酸化処理
は、電子注入により発生する界面準位密度の増加及びフ
ラットバンド電圧シフトの低減に非常に有効である。
歪み及びシフトが見られのに対して、再酸化膜（ONO）
の場合には、そのC-V特性に殆ど変化が見られない。こ
のように、ランプ加熱炉を用いた窒化及び再酸化処理
は、電子注入により発生する界面準位密度の増加及びフ
ラットバンド電圧シフトの低減に非常に有効である。
即ち、本発明の熱酸化膜短時間窒化処理と、更に短時間
再酸化処理の工程によって、従来にはないより低い捕獲
電荷密度を有し、かつ不純物の再分布のない良好な絶縁
膜を得るものである。
再酸化処理の工程によって、従来にはないより低い捕獲
電荷密度を有し、かつ不純物の再分布のない良好な絶縁
膜を得るものである。
また、更に第８図に絶縁膜に10mA/cm2の電子を注入する
のに必要なゲート電圧を注入時間に対してプロットした
ものを、熱酸化膜、950℃で60秒の短時間窒化処理した
窒化酸化膜（NO）、及びその窒化酸化膜を1150℃で60秒
の短時間再酸化処理した再酸化膜（ONO）のそれぞれに
ついて示す。ゲート電圧は、注入された電子が捕獲され
たことによる正方向のシフトを示した後、図中に矢印で
示した所で示した所で破壊し、これより破壊電荷量が評
価される。再酸化膜（ONO）の破壊電荷量は、約350C/cm
2と著しく大きい値を示し、熱酸化膜に較べて約16倍も
改善されている。このように、ランプ加熱炉を用いた窒
化及び再酸化処理は、破壊電荷量の向上に非常に有効で
あり、例えばEEPROM半導体装置における書換え可能回数
を著しく改善するものである。
のに必要なゲート電圧を注入時間に対してプロットした
ものを、熱酸化膜、950℃で60秒の短時間窒化処理した
窒化酸化膜（NO）、及びその窒化酸化膜を1150℃で60秒
の短時間再酸化処理した再酸化膜（ONO）のそれぞれに
ついて示す。ゲート電圧は、注入された電子が捕獲され
たことによる正方向のシフトを示した後、図中に矢印で
示した所で示した所で破壊し、これより破壊電荷量が評
価される。再酸化膜（ONO）の破壊電荷量は、約350C/cm
2と著しく大きい値を示し、熱酸化膜に較べて約16倍も
改善されている。このように、ランプ加熱炉を用いた窒
化及び再酸化処理は、破壊電荷量の向上に非常に有効で
あり、例えばEEPROM半導体装置における書換え可能回数
を著しく改善するものである。
第９図にはAuger分光法により評価した絶縁膜中の窒素
および酸素プロファイルを、950℃で60秒の短時間窒化
処理した窒化酸化膜（NO）、及びその窒化酸化膜を種々
の再酸化温度で60秒の短時間再酸化処理した再酸化膜に
ついて示す。窒化酸化膜（NO）では、表面付近および絶
縁膜／半導体基板界面付近に5at％程度の窒化酸化層が
形成されている。再酸化温度が高くなるにつれて、表面
付近の窒素の量は減少するのに対して、絶縁膜／半導体
基板界面付近の窒素プロファイルは殆ど変化せず、再酸
化処理に行っても絶縁膜／半導体基板界面付近の窒素は
安定であることがわかる。一方、酸素プロファイルか
ら、特に1150℃の再酸化処理により、絶縁膜／半導体基
板界面付近に新たな酸化層が形成され、絶縁膜／半導体
基板界面が半導体基板側へ移動していることがわかる。
その酸化層の厚みは約1nm以下で、その時の容量の減少
は10％以下と小さく、あらかじめこの新たな酸化層の厚
みの分だけ始めの熱酸化膜を薄く形成しておけば、問題
ない。
および酸素プロファイルを、950℃で60秒の短時間窒化
処理した窒化酸化膜（NO）、及びその窒化酸化膜を種々
の再酸化温度で60秒の短時間再酸化処理した再酸化膜に
ついて示す。窒化酸化膜（NO）では、表面付近および絶
縁膜／半導体基板界面付近に5at％程度の窒化酸化層が
形成されている。再酸化温度が高くなるにつれて、表面
付近の窒素の量は減少するのに対して、絶縁膜／半導体
基板界面付近の窒素プロファイルは殆ど変化せず、再酸
化処理に行っても絶縁膜／半導体基板界面付近の窒素は
安定であることがわかる。一方、酸素プロファイルか
ら、特に1150℃の再酸化処理により、絶縁膜／半導体基
板界面付近に新たな酸化層が形成され、絶縁膜／半導体
基板界面が半導体基板側へ移動していることがわかる。
その酸化層の厚みは約1nm以下で、その時の容量の減少
は10％以下と小さく、あらかじめこの新たな酸化層の厚
みの分だけ始めの熱酸化膜を薄く形成しておけば、問題
ない。
なお不純物の再分布に関して、従来の抵抗加熱炉を用い
10分〜６時間の長時間、再酸化処理を行う場合では、例
えばJayaraman等（1986アイ．イ．ディ．エム．（IED
M））の条件では950℃,4時間熱処理することで、しきい
値制御用として半導体基板中に形成したリンの不純物層
の厚さが約0.1ミクロンも大きくなり、半導体装置の電
気特性が劣化してしまう。
10分〜６時間の長時間、再酸化処理を行う場合では、例
えばJayaraman等（1986アイ．イ．ディ．エム．（IED
M））の条件では950℃,4時間熱処理することで、しきい
値制御用として半導体基板中に形成したリンの不純物層
の厚さが約0.1ミクロンも大きくなり、半導体装置の電
気特性が劣化してしまう。
そこで、しきい値制御用として半導体基板中に形成した
リン及びボロンの不純物層の厚さの増加の許容値を約0.
04ミクロンと見積もったときに、各熱処理温度で許され
る最大の熱処理時間を第10図にプロットした。これに、
本発明の950℃（NO）及び1150℃（NOHT）で60秒間窒化
処理した窒化酸化膜を再酸化処理して最良の特性が期待
出来る時の再酸化時間も各熱処理温度に対してそれぞれ
プロットした。窒化酸化膜の窒化の程度がより小さいほ
う（NO）が、より窒化の程度が大きいほう（NOHT）に較
べて、最良の特性が期待出来る時の再酸化時間はより短
く、不純物の再分布に対して有利であり、かつまた、元
々の窒化酸化膜中の水素含有量が少ない分だけより良好
な特性が期待出来る。NOの窒化条件（950℃,60秒間）を
さらに浅く、即ち、低温または短時間にすれば、最良の
特性が期待出来る時の再酸化時間はより短く、不純物の
再分布及び電気的特性についてより有利であることが期
待出来る。
リン及びボロンの不純物層の厚さの増加の許容値を約0.
04ミクロンと見積もったときに、各熱処理温度で許され
る最大の熱処理時間を第10図にプロットした。これに、
本発明の950℃（NO）及び1150℃（NOHT）で60秒間窒化
処理した窒化酸化膜を再酸化処理して最良の特性が期待
出来る時の再酸化時間も各熱処理温度に対してそれぞれ
プロットした。窒化酸化膜の窒化の程度がより小さいほ
う（NO）が、より窒化の程度が大きいほう（NOHT）に較
べて、最良の特性が期待出来る時の再酸化時間はより短
く、不純物の再分布に対して有利であり、かつまた、元
々の窒化酸化膜中の水素含有量が少ない分だけより良好
な特性が期待出来る。NOの窒化条件（950℃,60秒間）を
さらに浅く、即ち、低温または短時間にすれば、最良の
特性が期待出来る時の再酸化時間はより短く、不純物の
再分布及び電気的特性についてより有利であることが期
待出来る。
このように、本発明にかかる、ランプ加熱炉を用いてア
ンモニア雰囲気中で窒化処理し窒化酸化膜を形成した
後、酸素雰囲気中で再酸化処理することによって、従来
の抵抗加熱炉を用いた長時間の再酸化処理で問題となっ
た不純物の再分布を引き起こすことなく、かつより低い
捕獲電荷密度を有する再酸化窒化酸化膜が得られる。
ンモニア雰囲気中で窒化処理し窒化酸化膜を形成した
後、酸素雰囲気中で再酸化処理することによって、従来
の抵抗加熱炉を用いた長時間の再酸化処理で問題となっ
た不純物の再分布を引き起こすことなく、かつより低い
捕獲電荷密度を有する再酸化窒化酸化膜が得られる。
発明の効果 以上述べてきたように、本発明によれば、酸化膜を窒化
処理して第１の窒化酸化膜を形成し、この第１の窒化酸
化膜を酸化処理して第１の窒化酸化膜に導入された水素
を前記酸化膜中に含まれる水素量と少なくとも同程度ま
で低減されるように、第２の窒化酸化膜を形成するの
で、水素含有量の低い、捕獲電荷密度の少ない第２の窒
化酸化膜が得られる。また、微細なNOS型半導体装置に
おいて、ホットキャリアにより誘起される電気的特性の
劣化が著しく抑制され、また、EEPROM半導体装置におい
ても、書換え可能回数が著しく改善されるなど、実用的
にきわめて有用である。
処理して第１の窒化酸化膜を形成し、この第１の窒化酸
化膜を酸化処理して第１の窒化酸化膜に導入された水素
を前記酸化膜中に含まれる水素量と少なくとも同程度ま
で低減されるように、第２の窒化酸化膜を形成するの
で、水素含有量の低い、捕獲電荷密度の少ない第２の窒
化酸化膜が得られる。また、微細なNOS型半導体装置に
おいて、ホットキャリアにより誘起される電気的特性の
劣化が著しく抑制され、また、EEPROM半導体装置におい
ても、書換え可能回数が著しく改善されるなど、実用的
にきわめて有用である。
第１図は本発明の一実施例にかかる半導体装置の製造方
法の工程概略図、第２図は種々の窒化酸化膜及び再酸化
膜における0.1クローン／cm2の電子を絶縁膜に注入した
時のフラットバンド電圧シフトをSIMSにより評価した絶
縁膜中の水素含有量に対してプロットした特性図、第３
図はAuger分光法により評価した窒化酸化膜中の窒素の
分布図、第４図は、SIMSにより評価した酸化膜および窒
化酸化膜中の水素の分布図、第５図はSIMSにより評価し
た再酸化膜中の水素の分布図、第６図は0.1クローン／c
m2の電子を絶縁膜に注入した時の界面準位密度の増加量
及びフラットバンド電圧シフトを再酸化時間に対してプ
ロットした特性図、第７図は絶縁膜に電子を注入した時
のC-V特性の変化を示す特性図、第８図は絶縁膜に10mA/
cm2の電子を注入するのに必要なゲート電圧を注入時間
に対してプロットした特性図、第９図はAuger分光法に
より評価した窒化酸化膜中の窒素および酸素の分布図、
第10図はしきい値制御用として半導体基板中に形成した
リン及びボロンの不純物層の厚さの増加の許容値を約0.
04ミクロンと見積もったときに各熱処理温度で許される
最大の熱処理時間、及び、950℃（NO）及び1150℃（NO
HT）で60秒間窒化処理した窒化酸化膜を再酸化処理して
最良の特性が期待出来る時の再酸化時間を各熱処理温度
に対してそれぞれプロットした特性図である。 １……半導体基板、２……熱酸化膜、３……窒化酸化
膜、４……再酸化膜。
法の工程概略図、第２図は種々の窒化酸化膜及び再酸化
膜における0.1クローン／cm2の電子を絶縁膜に注入した
時のフラットバンド電圧シフトをSIMSにより評価した絶
縁膜中の水素含有量に対してプロットした特性図、第３
図はAuger分光法により評価した窒化酸化膜中の窒素の
分布図、第４図は、SIMSにより評価した酸化膜および窒
化酸化膜中の水素の分布図、第５図はSIMSにより評価し
た再酸化膜中の水素の分布図、第６図は0.1クローン／c
m2の電子を絶縁膜に注入した時の界面準位密度の増加量
及びフラットバンド電圧シフトを再酸化時間に対してプ
ロットした特性図、第７図は絶縁膜に電子を注入した時
のC-V特性の変化を示す特性図、第８図は絶縁膜に10mA/
cm2の電子を注入するのに必要なゲート電圧を注入時間
に対してプロットした特性図、第９図はAuger分光法に
より評価した窒化酸化膜中の窒素および酸素の分布図、
第10図はしきい値制御用として半導体基板中に形成した
リン及びボロンの不純物層の厚さの増加の許容値を約0.
04ミクロンと見積もったときに各熱処理温度で許される
最大の熱処理時間、及び、950℃（NO）及び1150℃（NO
HT）で60秒間窒化処理した窒化酸化膜を再酸化処理して
最良の特性が期待出来る時の再酸化時間を各熱処理温度
に対してそれぞれプロットした特性図である。 １……半導体基板、２……熱酸化膜、３……窒化酸化
膜、４……再酸化膜。
Claims (11)
- 【請求項１】半導体基板上に酸化膜を形成する第１の工
程と、 前記酸化膜を窒化処理して第１の窒化酸化膜を形成する
第２の工程と、 前記第１の窒化酸化膜を酸化処理して前記第２の工程で
前記第１の窒化酸化膜に導入された水素を前記酸化膜中
に含まれる水素量と少なくとも同程度まで低減されるよ
うに、第２の窒化酸化膜を形成する第３の工程と を備えた半導体装置の製造方法。 - 【請求項２】前記第２の工程はアンモニアを含む窒化性
雰囲気中で窒化処理されることを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - 【請求項３】前記第２の工程は窒化性雰囲気中で短時加
熱炉を用いて窒化処理されることを特徴とする特許請求
の範囲第１項または第２項記載の半導体装置の製造方
法。 - 【請求項４】前記第２の工程で半導体基板との界面付近
に5atmic％以下の窒素濃度を有した第１の窒化酸化膜を
形成することを特徴とする特許請求の範囲第１項、第２
項、第３項のいずれかに記載の半導体装置の製造方法。 - 【請求項５】前記第２の工程の窒化条件を、処理温度95
0℃、処理時間60秒より少なくとも低温または短時間に
した条件とすることを特徴とする特許請求の範囲第４項
記載の半導体装置の製造方法。 - 【請求項６】前記第３の工程は酸素雰囲気中で酸化処理
されることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - 【請求項７】前記第３の工程は酸化性雰囲気中で短時加
熱炉を用いて酸化処理されることを特徴とする特許請求
の範囲第１項または第６項記載の半導体装置の製造方
法。 - 【請求項８】前記第２の窒化酸化膜をMOS型半導体装置
のゲート絶縁膜に使用することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - 【請求項９】前記第２の窒化酸化膜を不揮発性メモリの
トンネル絶縁膜に使用することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - 【請求項１０】前記第３の工程はサブミクロンMOS型半
導体装置に許容される時間以下で処理されることを特徴
とする特許請求の範囲第１項または第８項記載の半導体
装置の製造方法。 - 【請求項１１】前記第２の窒化酸化膜の膜厚が所定の膜
厚になるように、前記第３の工程で増加された膜厚分だ
けあらかじめ第１の工程で形成する酸化膜の膜厚を薄く
することを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19291787A JPH0728037B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体装置の製造方法 |
| KR1019880009628A KR920007450B1 (ko) | 1987-07-31 | 1988-07-29 | 반도체장치 및 그 제조방법 |
| US08/251,642 US5403786A (en) | 1987-07-31 | 1994-05-31 | Semiconductor device and method for fabricating the same |
| US08/358,142 US5521127A (en) | 1987-07-31 | 1994-12-16 | Re-oxidized nitrided oxides and re-annealed nitrided oxides prepared by rapid thermal processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19291787A JPH0728037B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6437027A JPS6437027A (en) | 1989-02-07 |
| JPH0728037B2 true JPH0728037B2 (ja) | 1995-03-29 |
Family
ID=16299127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19291787A Expired - Fee Related JPH0728037B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728037B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017979A (en) | 1989-04-28 | 1991-05-21 | Nippondenso Co., Ltd. | EEPROM semiconductor memory device |
| JP2899311B2 (ja) * | 1989-06-01 | 1999-06-02 | 松下電子工業株式会社 | 溝形キャパシタの製造方法 |
-
1987
- 1987-07-31 JP JP19291787A patent/JPH0728037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6437027A (en) | 1989-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007450B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| KR100350815B1 (ko) | 유전체 형성방법 | |
| US4868632A (en) | Nonvolatile semiconductor memory | |
| US5656516A (en) | Method for forming silicon oxide layer | |
| JPH0728039B2 (ja) | 半導体装置の製造方法 | |
| Hori et al. | Excellent charge-trapping properties of ultrathin reoxidized nitrided oxides prepared by rapid thermal processing | |
| CN101494172B (zh) | 半导体装置及其制造方法 | |
| Hori et al. | Ultra-thin re-oxidized nitrided-oxides prepared by rapid thermal processing | |
| JPH08306809A (ja) | 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 | |
| JPH0685278A (ja) | 半導体装置の製造方法 | |
| JP2636783B2 (ja) | 半導体装置の製造方法 | |
| JP3054422B2 (ja) | 半導体装置の製造方法 | |
| JPH0728037B2 (ja) | 半導体装置の製造方法 | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| JP3439657B2 (ja) | 半導体装置の製造方法 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| JP3548563B2 (ja) | 半導体装置の製造方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| JPH06350093A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| JPH09213820A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3310988B2 (ja) | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 | |
| JPH0728038B2 (ja) | 半導体装置の製造方法 | |
| JPH08116053A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |