JPH0728652A - 遠隔メモリパッチ方式 - Google Patents

Abstract

(57)【要約】 【目的】装置の制御プログラムの不具合による障害発生
時の障害回復を迅速に行うことが可能な装置を提供す
る。 【構成】保守センタ１，通信回線４，通信アダプタ２，
ＭＴＣ３で構成し、保守センタ１から送出されたメモリ
パッチ情報を通信アダプタ２を介してＭＴＣ３に転送
し、制御プログラムが格納されているメモリ１（５２）
の内容を書き替え、その内容をＦＤＤ１（５６）に収納
されているＦＤ１に書き込みを行ない、遠隔操作により
制御プログラムの書き替えを可能としたものである。 【効果】装置の制御プログラムの不具合による障害発生
時、遠隔操作により制御プログラムの書き替えが可能で
あるため、障害回復を迅速に行うことが出き、保守性を
向上する効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置と保守セン
タを通信回線で接続した遠隔保守診断に係り、特に情報
処理装置を制御する制御プログラムの一部に不具合があ
る場合に好適な遠隔メモリパッチ方式に関する。

【０００２】

【従来の技術】従来の情報処理装置は装置内に通信回線
と接続可能な通信アダプタを持ち、通信アダプタと保守
センタとが通信回線を介して接続されていた。これによ
り、装置内の障害情報は通信アダプタを介して保守セン
タに通報され、迅速な保守が行なわれていた。しかし、
装置を制御する制御プログラムの一部に不具合があるよ
うな障害については配慮されていなかった。

【０００３】なお、この種の装置として関連するものに
は例えば特開昭５５−６６２８号公報等が挙げられる。

【０００４】

【発明が解決しようとする課題】従来の通信アダプタ内
蔵の情報処理装置において、情報処理装置自体を制御す
る制御プログラムはフロッピーディスク（ＦＤ）に記録
されており、そのＦＤをフロッピーディスク駆動装置
（ＦＤＤ）により読み取り、制御プログラムを装置内の
メモリに格納し、そのメモリの情報により装置の制御動
作が行なわれていた。そこで、制御プログラムの一部に
不具合があり、これにより障害が発生するような場合に
おいて、保守センタから通信アダプタを介して何らかの
対策を行なって障害回復させるような手段がなく、この
ような場合は、変更した制御プログラムが記録されてい
るＦＤを障害発生サイトまで持参する必要があり、その
ため障害回復に時間を要していた。

【０００５】本発明の目的は上記のような制御プログラ
ムの不具合による障害回復を迅速に行なうことが可能な
装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明の目的を達成する
ために、通信アダプタに制御プログラムの書き替え情報
（メモリパッチ情報）を受信可能な手段と、そのメモリ
パッチ情報を装置に転送可能な手段と、メモリパッチ情
報により装置内のメモリ内容を書き替え可能な手段と、
メモリ内容をＦＤに記録可能な手段を設けたものであ
る。

【０００７】

【作用】制御プログラムの一部に不具合がある場合は、
保守センタより通信アダプタに対し制御プログラムの不
具合箇所を直したメモリパッチ情報を送出し、これを通
信アダプタで受信する。メモリパッチ情報を受信した通
信アダプタはこれを装置に転送し、メモリ内容の書き替
えを指示する。装置はこの指示によりメモリ内容の書き
替えを行う。更に書き替えられたメモリ内容をＦＤに記
録する。

【０００８】

【実施例】以下、本発明の一実施例を図１により説明す
る。

【０００９】図１は本発明による磁気テープ制御装置
（ＭＴＣ）の遠隔保守支援システムのハードウェア構成
図である。遠隔保守支援システムは保守センタ１と通信
アダプタ２とＭＴＣ３から構成される。通常、通信アダ
プタ２はＭＴＣ２内に内蔵される。保守センタ１は遠隔
保守を司どる保守センタであり、遠隔保守が可能な通信
アダプタ２と通信回線４を介して接続される。通信アダ
プタ４は保守センタ１及びＭＴＣ２との間で情報の転送
を行い、以下により構成される。通信インタフェース回
路１０は保守センタ１と通信回線４を介して情報の転送
を行い、サービスプロセッサ（ＳＶＰ）１１は通常アダ
プタ２全体の制御を行い、メモリ０（１２）は通常アダ
プタ２のコントロールプログラムの格納、保守センタ
１，ＭＴＣ３との間で転送される情報の格納を行い、フ
ロッピーディスクコントローラ０（ＦＤＣ０）１３はフ
ロッピーディスク駆動装置０（ＦＤＤ０）１４の制御動
作を行い、フロッピーディスクから情報の読み取り、又
は書き込みを行う。ＭＴＣインタフェース回路１５はＭ
ＴＣ３との間で情報転送を行うもので、制御回路０（３
４）は通信アダプタ全体のハードウェアの制御を行う。
又、ＭＴＣインタフェース回路１５はＢＵＳ ＩＮ０レ
ジスタ１６，ＢＵＳ ＯＵＴ１レジスタ１７，ＢＵＳ Ｏ
ＵＴ０レジスタ１８，ディレイ回路１９より構成され
る。

【００１０】ＭＴＣ３はチャネルから指示されたコマン
ドにより磁気テープ（ＭＴＵ）の制御動作及び通信アダ
プタ２との情報転送を行い、以下により構成される。Ｓ
ＶＰインタフェース回路５０は通信アダプタ２との情報
転送を行い、メインプロセッサ（ＭＰ）５１はＭＴＣ３
全体の制御動作を行い、メモリ１（５２）はＭＴＣ３の
制御プログラムの格納，チャネル，ＭＴＵ，通信アダプ
タ２との間で転送されるデータの格納を行い、フロッピ
ーディスクコントローラ１（ＦＤＣ１）５３はフロッピ
ーディスク駆動装置１（ＦＤＤ１）５６の制御動作を行
い、フロッピーディスクから情報の読み取り、又は書き
込みを行う。チャネルインタフェース回路５４はチャネ
ルインタフェース５を介してチャネルに接続され、チャ
ネルとの情報転送を行う。制御回路１（５５）はＭＴＣ
３全体のハードウェアの制御を行う。又、ＳＶＰインタ
フェース回路５０はディレイ回路５７，デコード回路５
８，ステータスレジスタ（ＳＲ）５９，ファンクション
レジスタ（ＦＲ）６０，アドレスレジスタ（ＡＲ）６
１，データレジスタ（ＤＲ）６２より構成される。

【００１１】以下、本発明の動作について説明する。

【００１２】メモリ１（５２）に格納されているＭＴＣ
の制御プログラムの一部に不具合があり、これによりＭ
ＴＣの制御動作に異常をきたし、障害が発生したものと
する。このようなケースでは従来はＭＴＣの制御プログ
ラムの不具合箇所を直したフロッピーディスクを現地に
持参し、新しいフロッピーディスクに交換して装置を再
立ち上げ後使用し、障害の回復を行なっていたが、障害
回復までに時間がかかっていた。このような障害が発生
したケースにおいて、本発明によれば、保守センタ１か
ら通信回線４を介してフロッピーディスク駆動装置５６
に収納されているフロッピーディスクを書き替え可能で
あり、迅速な障害回復が可能となる。

【００１３】まず、制御プログラムの不具合箇所の変更
を行うため、保守センタ１より通信アダプタ２に転送デ
ータ長，メモリ書き替え指示，変更すべき制御プログラ
ムのアドレス，及びデータを転送する。これをメモリパ
ッチ情報と云う。ことで転送する情報は制御プログラム
の一部又は全部のいずれかによる。以下の説明では１ア
ドレスのみの制御プログラムの書き替え動作について記
すが、複数アドレス，全アドレスについての書き替え動
作については単一アドレスの書き替え動作を繰り返せば
よい。尚、複数アドレス，全アドレスの書き替えの場
合、保守センタ１から転送される情報はアドレス，デー
タ部が繰り返される。

【００１４】保守センタ１から転送されたメモリパッチ
情報は通信インタフェース回路１０により、アドレス線
２３にメモリ０（１２）内に格納すべきアドレスを出力
し、１アドレス毎にメモリパッチ情報をデータ線２４に
出力し、その都度書き込み信号２５をオン／オフするこ
とにより、メモリ０（１２）内に順次格納する。メモリ
パッチ情報の転送が完了すると、割込み信号２１がオン
になり、ＳＶＰ１１に対し割込み処理を指示する。ＳＶ
Ｐ１１は割込み処理において、メモリ０（１２）に格納
された転送データ長及びメモリ書き替え指示を取り込
む。ＳＶＰ１１はこの情報を解析し、メモリ書き替え指
示であることを認識し、ＭＴＣ３のメモリ内容の書き替
え動作を開始する。ＳＶＰ１１はＭＴＣ３に対しメモリ
１（５２）のどのアドレスの内容をどのように書き替え
るかを以下の動作により指示する。ＳＶＰ１１はメモリ
パッチ情報の内、アドレス部分をメモリ０（１２）より
読み出し、ＢＵＳ ＯＵＴ１データ線２８に出力する。
又、ＢＵＳ ＯＵＴ０データ線３０に（０１)₁₆データを
出力し、ＣＭＤＧＡＴＥ信号３１をオン／オフする。本
信号の立上りによりＢＵＳ ＯＵＴ１レジスタ１７，Ｂ
ＵＳ ＯＵＴ０レジスタ１８にデータがセットされ、Ｂ
ＵＳ ＯＵＴ１線６５，ＢＵＳ ＯＵＴ０線６６に出力さ
れる。ＣＭＤＧＡＴＥ信号３１はディレイ回路１９によ
り規定時間遅延した信号としてＤＣＭＤＧＡＴＥ信号６
７として出力される。

【００１５】デコード回路５８によりＢＵＳ ＯＵＴ０
線の値がデコードされ、ＡＲセレクト信号７０がオンに
なる。本信号によりＡＲ６１がイネーブルとなり、ＢＵ
ＳＯＵＴ１線６５上のアドレスデータがＤＣＭＤＧＡＴ
Ｅ信号の立上りによりＡＲ６１にセットされ、アドレス
線７７にメモリ１（５２）の書き替えアドレスが出力さ
れる。同様にＳＶＰ１１はメモリパッチ情報の内、デー
タ部分をメモリ０（１２）より読み出し、ＢＵＳ ＯＵ
Ｔ１データ線２８に出力する。又、ＢＵＳ ＯＵＴ０デ
ータ線３０に（００)₁₆データを出力し、ＣＭＤＧＡＴ
Ｅ信号３１をオン／オフする。これにより前述と同様に
ＤＲセレクト信号７１がオンになる。本信号によりＤＲ
６２がイネーブルとなり、ＢＵＳ ＯＵＴ１線６５上の
メモリパッチデータがＤＲ６２にセットされ、データ線
７８にメモリ１（５２）の書き替えデータが出力され
る。次にＳＶＰ１１はＢＵＳ ＯＵＴ１データ線２８の
データビット０と１をオンにし、ＢＵＳ ＯＵＴ０デー
タ線３０に（０２)₁₆データを出力し、ＣＭＤＧＡＴＥ
信号３１をオン／オフする。これによりＦＲセレクト信
号６９がオンになる。本信号によりＦＲ６０がイネーブ
ルとなり、ＦＲ６０の出力ビット０と１がオンになる。
ここでビット０はメモリパッチ指示信号７５に、ビット
１はメモリパッチデータ有効信号７６に相当する。ＭＰ
５１はメモリパッチ指示信号７５がオンになるとメモリ
パッチ動作を開始する。

【００１６】まず、ＭＰ５１はメモリパッチ動作を行う
前にチャネルインタフェース回路５４に対し、オフライ
ン指示信号８１をオンにする。これにより、チャネルイ
ンタフェース回路５４はチャネルに対しオフラインとな
り、メモリパッチ動作中チャネルからの起動に対しては
無応答となる。次にＭＰ５１はメモリパッチデータ有効
信号７６がオンであることを確認し、書き込み信号８３
をオン／オフする。これにより、メモリ１（５２）の内
容は、ＡＲ６１により指示されたアドレスの内容がＤＲ
６２で指定されたデータに書き替えられる。ＭＰ５１は
メモリパッチ終了信号７３をオンにし、レジスタセット
信号７４をオン／オフにする。これによりＳＲ５ａにメ
モリパッチ終了信号７３がセットされる。

【００１７】ＳＶＰ１１はＭＴＣ３に対しメモリパッチ
動作を指示した後はＭＴＣ３のメモリパッチ動作が完了
するのを監視する。そのために、ＢＵＳ ＯＵＴ０デー
タ線に（０３)₁₆データをセットし、定期的にＣＭＤＧ
ＡＴＥ信号３１をオン／オフする。これにより、ＳＲセ
レクト信号６８がオンになる。本信号によりＳＲ５９が
イネーブルとなり、ＢＵＳ ＩＮ線６４のビット０がオ
ンになる。ここでビット０はメモリパッチ終了信号７３
に相当する。ＤＣＭＤＧＡＴＥ信号６７はディレイ回路
５７で規定時間遅延した信号としてＣＭＤＶＡＬＩＤ信
号６３として出力される。本信号の立上りにてＢＵＳ
ＩＮ線のデータがセットされ、ＢＩＯレジスタ出力線２
７が出力される。本ＢＩＯレジスタ出力線２７のビット
０の信号線はメモリパッチ終了信号７３に相当する。Ｓ
ＶＰ１１は本信号がオンになるのを監視し、本信号がオ
ンになったことでＭＴＣ３でのメモリパッチ動作が終了
したことを確認する。その後、ＳＶＰ１１はメモリパッ
チデータ有効信号７６をオフにするため、ＢＵＳ ＯＵ
Ｔ１データ線２８のビット０のみをオンにし（ビット１
をオフにする）、ＢＵＳ ＯＵＴ０データ線３０に（０
２)₁₆データをセットし、ＣＭＤＧＡＴＥ信号３１をオ
ンにする。これによりＦＲ６０のビット１がオフにな
り、メモリパッチデータ有効信号７６がオフになる。こ
こでメモリパッチ指示信号７５はオンのままであるが、
本信号はメモリパッチ動作が繰り返される間はオンのま
まであり、メモリパッチの動作が終了した時点でメモリ
パッチデータ有効信号７６がオフされるのと同時にオフ
される。

【００１８】以上の動作によりメモリ１（５２）の内容
の１アドレスについてメモリパッチが終了したことにな
る。メモリパッチが複数アドレスある場合には以上の動
作を繰り返し行なう。

【００１９】メモリパッチが終了した時点でメモリパッ
チ指示信号７５がオフされると、ＭＰ５１はメモリ１
（５２）の内容をフロッピーディスクに書き込む動作を
行なう。ＭＰ５１はメモリ１（５２）に格納されている
制御プログラムの一部又は全部をフロッピーディスクに
書き込むため、メモリ１（５２）のアドレス範囲をアド
レス線７７と制御線８４によりＦＤＣ１（５３）に指示
する。これによりＦＤＣ１（５３）はメモリ１（５２）
の内容を指定されたアドレス範囲内で順次読み出し、制
御線７９によりＦＤＤ１（５６）に収納されているＦＤ
１に書き込む。ＦＤ１への書き込みが終了すると制御線
８４によりＭＰ５１に対し終了報告を行う。これにより
ＦＤ１には新しい制御プログラムが記録されたことにな
り、以降のＭＴＣ３の処理動作はこの新しい制御プログ
ラムが装置の電源が投入される毎にメモリ１（５２）に
格納され、これにより制御動作が行なわれることにな
る。

【００２０】ＭＰ５１はＦＤＣ１（５３）からの終了報
告を受けると、ＩＭＰＬ動作を行なう。これは装置の電
源投入時と同様の動作を行うもので、ＦＤ１に記録され
ている制御プログラムをメモリ１（５２）にロードし、
そのプログラムにより動作を行い、装置をＲeady状態
（チャネルからの起動を受付け可能状態）にする。

【００２１】以上で一連のメモリパッチ動作を終了す
る。

【００２２】尚、６はＭＴＵインタフェース，２０，２
２，２６，３２，３３，３５は通信アダプタの制御動作
を行うための制御線、７２，８０，８２，８５はＭＴＣ
３の制御動作を行うための制御線である。

【００２３】

【発明の効果】本発明によれば、装置の制御プログラム
の一部に不具合があり、これを新しい制御プログラムと
入れ替えるための方法として、保守センタより通信回線
を介してこれを行なうことが可能であるため、障害発生
時、障害対策を迅速に行うことが可能であり、保守性が
向上する効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例である遠隔保守支援システム
構成例を示す。

【符号の説明】

２…通信アダプタ、 １１…ＳＶＰ、 １０…通信インタフェース回路、 １５…ＭＴＣインタフェース回路、 ５０…ＳＶＰインタフェース回路、 ５１…ＭＰ、 ５２…メモリ１、 ５３…ＦＤＣ１、 ５６…ＦＤＤ１、 ７５…メモリパッチ指示信号、 ７６…メモリパッチデータ有効信号、 ７３…メモリパッチ終了信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】保守センタと通信回線に接続可能な通信ア
   ダプタを備えた情報処理装置において、保守センタから
   送出された情報処理装置の制御プログラムを書き替える
   ための情報を受信する手段と、その情報により情報処理
   装置の制御プログラムを書き替え可能な手段として備え
   たことを特徴とする遠隔メモリパッチ方式。