JPH0728738A - 周辺ｌｓｉ制御におけるソフトウェアによるリカ バリタイム調整方式 - Google Patents
周辺ｌｓｉ制御におけるソフトウェアによるリカ バリタイム調整方式Info
- Publication number
- JPH0728738A JPH0728738A JP17453593A JP17453593A JPH0728738A JP H0728738 A JPH0728738 A JP H0728738A JP 17453593 A JP17453593 A JP 17453593A JP 17453593 A JP17453593 A JP 17453593A JP H0728738 A JPH0728738 A JP H0728738A
- Authority
- JP
- Japan
- Prior art keywords
- input
- software
- peripheral lsi
- output
- port address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 59
- 238000011084 recovery Methods 0.000 title claims abstract description 59
- 238000012544 monitoring process Methods 0.000 claims abstract description 15
- 230000010365 information processing Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 230000003213 activating effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
Abstract
(57)【要約】
【目的】情報処理装置上で周辺ＬＳＩを直接制御するプ
ログラムを修正することなく、ＣＰＵ高速化等に伴なう
情報処理装置における周辺ＬＳＩに対する入出力命令実
行とレスポンスとを含むリカバリタイムの調整を可能と
する。 【構成】周辺ＬＳＩ１４を直接制御するプログラム２か
ら周辺ＬＳＩ１４に対する入出力命令を実行すると、入
出力命令監視部３がその入出力命令をリカバリ調整プロ
グラム４に転送する。リカバリ調整プログラム４の中の
ソフトウェアモジュールとして存在するポートアドレス
検索部６によりリカバリ調整が必要か否かを判断し、必
要な場合はリカバリタイム計算部８が時間計測部１０よ
り入力される計時時間とポートアドレス記録部１３から
入力される前回アクセス時の時間との差として示される
ＷＡＩＴ時間だけＷＡＩＴ制御部１１により周辺ＬＳＩ
１４に対する命令発行のタイミングを調整するように出
力指示信号の送出を遅らせて入出力命令を実行させる。
ログラムを修正することなく、ＣＰＵ高速化等に伴なう
情報処理装置における周辺ＬＳＩに対する入出力命令実
行とレスポンスとを含むリカバリタイムの調整を可能と
する。 【構成】周辺ＬＳＩ１４を直接制御するプログラム２か
ら周辺ＬＳＩ１４に対する入出力命令を実行すると、入
出力命令監視部３がその入出力命令をリカバリ調整プロ
グラム４に転送する。リカバリ調整プログラム４の中の
ソフトウェアモジュールとして存在するポートアドレス
検索部６によりリカバリ調整が必要か否かを判断し、必
要な場合はリカバリタイム計算部８が時間計測部１０よ
り入力される計時時間とポートアドレス記録部１３から
入力される前回アクセス時の時間との差として示される
ＷＡＩＴ時間だけＷＡＩＴ制御部１１により周辺ＬＳＩ
１４に対する命令発行のタイミングを調整するように出
力指示信号の送出を遅らせて入出力命令を実行させる。
Description
【０００１】
【産業上の利用分野】本発明は周辺ＬＳＩ制御における
ソフトウェアによるリカバリタイム調整方式に関し、特
に情報処理装置にあってプログラムによって直接制御さ
れる周辺ＬＳＩに対する入出力命令の実行とそのレスポ
ンス出力とを含む周辺ＬＳＩの種類ごとに異るリカバリ
タイムを前記周辺ＬＳＩを直接制御するプログラムの変
更を要することなく情報処理装置のＣＰＵの処理速度に
対応させてソフトウェアにより最適に保持させるように
調整する周辺ＬＳＩ制御におけるソフトウェアによるリ
カバリタイム調整方式に関する。
ソフトウェアによるリカバリタイム調整方式に関し、特
に情報処理装置にあってプログラムによって直接制御さ
れる周辺ＬＳＩに対する入出力命令の実行とそのレスポ
ンス出力とを含む周辺ＬＳＩの種類ごとに異るリカバリ
タイムを前記周辺ＬＳＩを直接制御するプログラムの変
更を要することなく情報処理装置のＣＰＵの処理速度に
対応させてソフトウェアにより最適に保持させるように
調整する周辺ＬＳＩ制御におけるソフトウェアによるリ
カバリタイム調整方式に関する。
【０００２】
【従来の技術】情報処理装置におけるＣＰＵ上で動作す
るプログラムで直接制御される周辺ＬＳＩに対する入出
力命令の実行とレスポンス出力とのリカバリタイムは、
ＬＳＩごとに、またＣＰＵの処理速度に対応して調整し
て周辺ＬＳＩを常時正常な動作状態に保つ必要がある。
るプログラムで直接制御される周辺ＬＳＩに対する入出
力命令の実行とレスポンス出力とのリカバリタイムは、
ＬＳＩごとに、またＣＰＵの処理速度に対応して調整し
て周辺ＬＳＩを常時正常な動作状態に保つ必要がある。
【０００３】従来のこの種の周辺ＬＳＩ制御におけるリ
カバリタイム調整は、周辺ＬＳＩを直接制御するプログ
ラムが一定の時間を消費する命令で周辺ＬＳＩに対する
入出力命令のアクセスのタイミングを調整したり、一定
の時間を消費する周辺ＬＳＩ指定の特定のポートアドレ
スに入出力命令を実行することによりアクセスのタイミ
ングを調整していた。
カバリタイム調整は、周辺ＬＳＩを直接制御するプログ
ラムが一定の時間を消費する命令で周辺ＬＳＩに対する
入出力命令のアクセスのタイミングを調整したり、一定
の時間を消費する周辺ＬＳＩ指定の特定のポートアドレ
スに入出力命令を実行することによりアクセスのタイミ
ングを調整していた。
【０００４】また、対象とする情報処理装置よりも以前
に動作していたＣＰＵの処理速度の低い情報処理装置上
で動作していた周辺ＬＳＩを制御するプログラムが、対
象とする情報処理装置の周辺ＬＳＩに対して制御コマン
ドを発行する場合には、情報処理装置自体の処理速度を
低下させていた。
に動作していたＣＰＵの処理速度の低い情報処理装置上
で動作していた周辺ＬＳＩを制御するプログラムが、対
象とする情報処理装置の周辺ＬＳＩに対して制御コマン
ドを発行する場合には、情報処理装置自体の処理速度を
低下させていた。
【０００５】
【発明が解決しようとする課題】上述した従来のリカバ
リタイム調整方式では、情報処理装置のＣＰＵの処理速
度のみが向上した場合には、周辺ＬＳＩを直接制御する
プログラムはＬＳＩに合わせて入出力命令のタイミング
を再調整するリカバリタイム調整が必要となるという欠
点があった。
リタイム調整方式では、情報処理装置のＣＰＵの処理速
度のみが向上した場合には、周辺ＬＳＩを直接制御する
プログラムはＬＳＩに合わせて入出力命令のタイミング
を再調整するリカバリタイム調整が必要となるという欠
点があった。
【０００６】また、このリカバリ調整のため情報処理装
置自体の処理速度を低下させると、情報処理装置で動作
する他のソフトウェア、例えばＯＳ等の入出力のタイミ
ングを変更することが必要となるという欠点があった。
置自体の処理速度を低下させると、情報処理装置で動作
する他のソフトウェア、例えばＯＳ等の入出力のタイミ
ングを変更することが必要となるという欠点があった。
【０００７】本発明の目的は上述した欠点を除去し、情
報処理装置のＣＰＵの処理速度が向上した場合に、周辺
ＬＳＩを直接制御するプログラムを修正することを必要
とせず、かつ情報処理装置で動作する他のソフトウェア
の入出力のタイミングを変更させる必要のない周辺ＬＳ
Ｉ制御におけるソフトウェアによるリカバリタイム調整
方式を提供することにある。
報処理装置のＣＰＵの処理速度が向上した場合に、周辺
ＬＳＩを直接制御するプログラムを修正することを必要
とせず、かつ情報処理装置で動作する他のソフトウェア
の入出力のタイミングを変更させる必要のない周辺ＬＳ
Ｉ制御におけるソフトウェアによるリカバリタイム調整
方式を提供することにある。
【０００８】
【課題を解決するための手段】本発明の方式は、情報処
理装置におけるＣＰＵ上で動作するソフトウェアの実行
する単位時間の計測精度を有する時間計測手段と、前記
ソフトウェアが周辺ＬＳＩに入出力命令を実行しようと
していることを監視し別の専用のソフトウェアに制御を
移行する入出力命令監視手段と、情報処理装置で動作す
るソフトウェアにおいて周辺ＬＳＩを直接制御するプロ
グラムから周辺ＬＳＩに入出力命令を実行する場合に前
記周辺ＬＳＩの種類を指定するポートアドレスを記録す
ることが必要か否かを判定するポートアドレス判定手段
と、情報処理装置で動作するソフトウェアにおいて前記
ポートアドレスを記録しておくポートアドレス記録手段
と、情報処理装置で動作するソフトウェアにおいて前記
周辺ＬＳＩに対する入出力命令のアクセスのタイミング
を調整してリカバリタイムを調整するための待時間を計
算する待時間計算手段と、情報処理装置で動作するソフ
トウェアにおいて前記アクセスのタイミングを調整する
ために前記待時間が経過するまで前記周辺ＬＳＩに対す
る入出力動作の実行待機を行なわせる待機手段とを有
し、前記周辺ＬＳＩに対する入出力命令の実行のタイミ
ングをソフトウェアによって調整してリカバリ調整をと
る構成を有する。
理装置におけるＣＰＵ上で動作するソフトウェアの実行
する単位時間の計測精度を有する時間計測手段と、前記
ソフトウェアが周辺ＬＳＩに入出力命令を実行しようと
していることを監視し別の専用のソフトウェアに制御を
移行する入出力命令監視手段と、情報処理装置で動作す
るソフトウェアにおいて周辺ＬＳＩを直接制御するプロ
グラムから周辺ＬＳＩに入出力命令を実行する場合に前
記周辺ＬＳＩの種類を指定するポートアドレスを記録す
ることが必要か否かを判定するポートアドレス判定手段
と、情報処理装置で動作するソフトウェアにおいて前記
ポートアドレスを記録しておくポートアドレス記録手段
と、情報処理装置で動作するソフトウェアにおいて前記
周辺ＬＳＩに対する入出力命令のアクセスのタイミング
を調整してリカバリタイムを調整するための待時間を計
算する待時間計算手段と、情報処理装置で動作するソフ
トウェアにおいて前記アクセスのタイミングを調整する
ために前記待時間が経過するまで前記周辺ＬＳＩに対す
る入出力動作の実行待機を行なわせる待機手段とを有
し、前記周辺ＬＳＩに対する入出力命令の実行のタイミ
ングをソフトウェアによって調整してリカバリ調整をと
る構成を有する。
【０００９】また本発明の方式は、前記情報処理装置に
おけるＣＰＵ上で動作するソフトウェアがＯＳプログラ
ムであるものとした構成を有する。
おけるＣＰＵ上で動作するソフトウェアがＯＳプログラ
ムであるものとした構成を有する。
【００１０】また本発明の方式は、前記情報処理装置に
おけるＣＰＵ上で動作するソフトウェアが常駐プログラ
ムのレジデントプログラムであるものとした構成を有す
る。
おけるＣＰＵ上で動作するソフトウェアが常駐プログラ
ムのレジデントプログラムであるものとした構成を有す
る。
【００１１】さらに本発明の方式は、前記情報処理装置
におけるＣＰＵ上で動作するソフトウェアが前記情報処
理装置の資源を管理するデバイスドライバプログラムで
あるものとした構成を有する。
におけるＣＰＵ上で動作するソフトウェアが前記情報処
理装置の資源を管理するデバイスドライバプログラムで
あるものとした構成を有する。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。第１図は、本発明の一実施例の構成図である。
る。第１図は、本発明の一実施例の構成図である。
【００１３】本実施例は、ＣＰＵ１と、ＣＰＵ１上で動
作する周辺ＬＳＩ１４を直接制御する周辺ＬＳＩ制御プ
ログラム２と、周辺ＬＳＩ制御プログラム２が入出力命
令を実行しようとする時に入出力命令の実行しようとす
る動作を監視してリカバリ調整プログラム４を起動させ
る入出力命令監視部３と、入出力命令監視部３より起動
されるリカバリ調整プログラム４と、リカバリ調整プロ
グラム４中に入出力命令監視部３より起動させられて最
初に動作しポートアドレスと入出力命令を受け取る入出
力命令入力部５と、入出力命令入力部５の受け取ったポ
ートアドレスを受け取り、そのポートアドレスがリカバ
リ調整のために記録すべき対象か否かを判定するポート
アドレス検索部６と、ポートアドレス検索部６に含まれ
ポートアドレスを検索するリカバリＩ／Ｏ表７と、ポー
トアドレス検索部６がポートアドレスの記録対象である
と判断した場合にポートアドレスを受け取り、ＷＡＩＴ
（待ち）時間を計算するリカバリタイム計算部８と、リ
カバリタイム計算部８に含まれポートアドレス連続アク
セスされた場合に必要なＷＡＩＴ時間を検索するリカバ
リタイム表９と、リカバリタイム計算部８またはポート
アドレス記録部１３より計時の命令が入力され、リカバ
リタイム計算部８またはポートアドレス記録部１３に時
間を出力する時間計測部１０と、リカバリタイム計算部
８によりＷＡＩＴが必要であると判断されてＷＡＩＴ時
間を受け取り動作するＷＡＩＴ制御部１１と、入出力命
令入力部５から周辺ＬＳＩ１４に対する入出力命令を受
け取り、入出力命令入力部５またはポートアドレス検索
部６，リカバリタイム計算部８，ＷＡＩＴ制御部１１よ
り周辺ＬＳＩ１４に入出力命令を出力する指示を受け取
る入出力命令出力部１２と、リカバリタイム計算部８よ
り入力されるポートアドレスを受け取り、前回のポート
アドレスアクセス時の時間をリカバリタイム計算部８に
出力するポートアドレス記録部１３と、入出力命令出力
部１２より入出力命令を受け取る周辺ＬＳＩ１４とを備
える。
作する周辺ＬＳＩ１４を直接制御する周辺ＬＳＩ制御プ
ログラム２と、周辺ＬＳＩ制御プログラム２が入出力命
令を実行しようとする時に入出力命令の実行しようとす
る動作を監視してリカバリ調整プログラム４を起動させ
る入出力命令監視部３と、入出力命令監視部３より起動
されるリカバリ調整プログラム４と、リカバリ調整プロ
グラム４中に入出力命令監視部３より起動させられて最
初に動作しポートアドレスと入出力命令を受け取る入出
力命令入力部５と、入出力命令入力部５の受け取ったポ
ートアドレスを受け取り、そのポートアドレスがリカバ
リ調整のために記録すべき対象か否かを判定するポート
アドレス検索部６と、ポートアドレス検索部６に含まれ
ポートアドレスを検索するリカバリＩ／Ｏ表７と、ポー
トアドレス検索部６がポートアドレスの記録対象である
と判断した場合にポートアドレスを受け取り、ＷＡＩＴ
（待ち）時間を計算するリカバリタイム計算部８と、リ
カバリタイム計算部８に含まれポートアドレス連続アク
セスされた場合に必要なＷＡＩＴ時間を検索するリカバ
リタイム表９と、リカバリタイム計算部８またはポート
アドレス記録部１３より計時の命令が入力され、リカバ
リタイム計算部８またはポートアドレス記録部１３に時
間を出力する時間計測部１０と、リカバリタイム計算部
８によりＷＡＩＴが必要であると判断されてＷＡＩＴ時
間を受け取り動作するＷＡＩＴ制御部１１と、入出力命
令入力部５から周辺ＬＳＩ１４に対する入出力命令を受
け取り、入出力命令入力部５またはポートアドレス検索
部６，リカバリタイム計算部８，ＷＡＩＴ制御部１１よ
り周辺ＬＳＩ１４に入出力命令を出力する指示を受け取
る入出力命令出力部１２と、リカバリタイム計算部８よ
り入力されるポートアドレスを受け取り、前回のポート
アドレスアクセス時の時間をリカバリタイム計算部８に
出力するポートアドレス記録部１３と、入出力命令出力
部１２より入出力命令を受け取る周辺ＬＳＩ１４とを備
える。
【００１４】これら構成要素中、時間計測部１０が時間
計測手段を構成し、周辺ＬＳＩ制御プログラム２と入出
力命令監視３とが入出力命令監視手段を構成し、ポート
アドレス検索部６がポートアドレス判定手段を構成し、
ポートアドレス記録部１３がポートアドレス記録手段を
構成し、リカバリタイム計算部８と時間計測部１０とポ
ートアドレス記録部１３とが待時間計算手段を構成し、
入出力命令出力部１２が待機手段を構成する。また入出
力命令入力部５と、リカバリＩ／Ｏ表７を含むポートア
ドレス検索部６と、リカバリタイム表９を含むリカバリ
タイム計算部８と、ＷＡＩＴ制御部１１と、入出力命令
出力部１２と、ポートアドレス記録部１３はそれぞれソ
フトウェアモジュールとして存在し、入出力命令監視部
３と時間計測部１０とはそれぞれ処理プログラム内蔵の
機能ブロックを表現している。
計測手段を構成し、周辺ＬＳＩ制御プログラム２と入出
力命令監視３とが入出力命令監視手段を構成し、ポート
アドレス検索部６がポートアドレス判定手段を構成し、
ポートアドレス記録部１３がポートアドレス記録手段を
構成し、リカバリタイム計算部８と時間計測部１０とポ
ートアドレス記録部１３とが待時間計算手段を構成し、
入出力命令出力部１２が待機手段を構成する。また入出
力命令入力部５と、リカバリＩ／Ｏ表７を含むポートア
ドレス検索部６と、リカバリタイム表９を含むリカバリ
タイム計算部８と、ＷＡＩＴ制御部１１と、入出力命令
出力部１２と、ポートアドレス記録部１３はそれぞれソ
フトウェアモジュールとして存在し、入出力命令監視部
３と時間計測部１０とはそれぞれ処理プログラム内蔵の
機能ブロックを表現している。
【００１５】次に、本実施例の動作について説明する。
【００１６】最初に、周辺ＬＳＩ制御プログラム２から
入出力命令を周辺ＬＳＩ１４に出力する動作を説明す
る。
入出力命令を周辺ＬＳＩ１４に出力する動作を説明す
る。
【００１７】ＣＰＵ１上で動作している周辺ＬＳＩ制御
プログラム２が、ポートアドレスに入出力命令を実施す
ると、入出力命令監視部３にポートアドレス入出力命令
２０１が入力される。入出力命令監視部３は、ポートア
ドレスにもとづいて対象とする周辺ＬＳＩ１４に入出力
命令を出力する代りに、リカバリ調整プログラム４を起
動させ、ポートアドレス入出力命令３０１を出力する。
プログラム２が、ポートアドレスに入出力命令を実施す
ると、入出力命令監視部３にポートアドレス入出力命令
２０１が入力される。入出力命令監視部３は、ポートア
ドレスにもとづいて対象とする周辺ＬＳＩ１４に入出力
命令を出力する代りに、リカバリ調整プログラム４を起
動させ、ポートアドレス入出力命令３０１を出力する。
【００１８】リカバリ調整プログラム４は、最初に入出
力命令入力部５が動作する。入出力命令監視部３から出
力されたポートアドレス入出力命令３０１を入出力命令
入力部５が受け取り、ポートアドレス５０１をポートア
ドレス検索部６に、ポートアドレス入出力命令５０２を
入出力命令出力部１２に出力する。この時入出力命令出
力部１２は、ポートアドレス検索部６，リカバリタイム
計算部８，ＷＡＩＴ制御部１１のいずれかから入力され
る出力指示信号６０１，８０１，１１０１のいずれかが
入力されるまで動作を停止している。
力命令入力部５が動作する。入出力命令監視部３から出
力されたポートアドレス入出力命令３０１を入出力命令
入力部５が受け取り、ポートアドレス５０１をポートア
ドレス検索部６に、ポートアドレス入出力命令５０２を
入出力命令出力部１２に出力する。この時入出力命令出
力部１２は、ポートアドレス検索部６，リカバリタイム
計算部８，ＷＡＩＴ制御部１１のいずれかから入力され
る出力指示信号６０１，８０１，１１０１のいずれかが
入力されるまで動作を停止している。
【００１９】ポートアドレス検索部６は、入出力命令入
力部５から入力されたポートアドレス５０１をリカバリ
Ｉ／Ｏ表７で検索してリカバリタイム調整の必要の有無
を判定する。判定の結果リカバリタイム調整の必要のな
い場合には、入出力命令出力部１２に周辺ＬＳＩ１４へ
の入出力命令の出力を指示する出力指示信号６０１を出
力する。判定の結果リカバリタイム調整の必要な場合に
は、リカバリタイム計算部８にポートアドレス６０２を
出力する。
力部５から入力されたポートアドレス５０１をリカバリ
Ｉ／Ｏ表７で検索してリカバリタイム調整の必要の有無
を判定する。判定の結果リカバリタイム調整の必要のな
い場合には、入出力命令出力部１２に周辺ＬＳＩ１４へ
の入出力命令の出力を指示する出力指示信号６０１を出
力する。判定の結果リカバリタイム調整の必要な場合に
は、リカバリタイム計算部８にポートアドレス６０２を
出力する。
【００２０】リカバリタイム計算部８は、ポートアドレ
ス記録部１３にポートアドレス８０２を出力し、時間計
測部１０には計時要求信号８０３を出力する。また、リ
カバリタイム計算部８は入力されたポートアドレス６０
２とリカバリタイム表９にもとづいて周辺ＬＳＩ１４に
対する入出力命令のアクセスのタイミングを遅らせるＷ
ＡＩＴ（待ち）時間を算出する。ポートアドレス記録部
１３は入力したポートアドレス８０２を記録・保持し、
入力したポートアドレス８０２にもとづいて前回アクセ
ス時の時間１３０１をリカバリタイム計算部８に出力す
る。もし、前回アクセスの記録がない場合には本システ
ムのとりうる最小の時間をリカバリタイム計算部８に出
力する。リカバリタイム計算部８は時間計測部１０から
入力した計時時間１００２とポートアドレス記録部１３
から入力した時間の差である入出力命令の実行間隔を求
め、この入出力命令の実行間隔がＷＡＩＴ時間８０４よ
りも大きければ入出力命令出力部１２に周辺ＬＳＩ１４
への入出力命令の出力を指示する出力指示信号８０１を
出力する。入出力命令の実行間隔がＷＡＩＴ時間よりも
小さければ、ＷＡＩＴ時間と入出力命令の実行間隔との
差を求め、これをＷＡＩＴ制御部１１にＷＡＩＴ時間８
０４として出力をする。
ス記録部１３にポートアドレス８０２を出力し、時間計
測部１０には計時要求信号８０３を出力する。また、リ
カバリタイム計算部８は入力されたポートアドレス６０
２とリカバリタイム表９にもとづいて周辺ＬＳＩ１４に
対する入出力命令のアクセスのタイミングを遅らせるＷ
ＡＩＴ（待ち）時間を算出する。ポートアドレス記録部
１３は入力したポートアドレス８０２を記録・保持し、
入力したポートアドレス８０２にもとづいて前回アクセ
ス時の時間１３０１をリカバリタイム計算部８に出力す
る。もし、前回アクセスの記録がない場合には本システ
ムのとりうる最小の時間をリカバリタイム計算部８に出
力する。リカバリタイム計算部８は時間計測部１０から
入力した計時時間１００２とポートアドレス記録部１３
から入力した時間の差である入出力命令の実行間隔を求
め、この入出力命令の実行間隔がＷＡＩＴ時間８０４よ
りも大きければ入出力命令出力部１２に周辺ＬＳＩ１４
への入出力命令の出力を指示する出力指示信号８０１を
出力する。入出力命令の実行間隔がＷＡＩＴ時間よりも
小さければ、ＷＡＩＴ時間と入出力命令の実行間隔との
差を求め、これをＷＡＩＴ制御部１１にＷＡＩＴ時間８
０４として出力をする。
【００２１】ＷＡＩＴ制御部１１は、ＷＡＩＴ時間８０
４が入力されるとＷＡＩＴ時間８０４相当分の時間遅延
を行なってから入出力命令出力部１２に周辺ＬＳＩ１４
へ入出力命令を出力指示する出力指示信号１１０１を出
力する。
４が入力されるとＷＡＩＴ時間８０４相当分の時間遅延
を行なってから入出力命令出力部１２に周辺ＬＳＩ１４
へ入出力命令を出力指示する出力指示信号１１０１を出
力する。
【００２２】入出力命令出力部１２は周辺ＬＳＩ１４へ
入出力命令を出力指示する各出力指示信号が入力される
と周辺ＬＳＩ１４に対する入出力命令１２０１を実行
し、ポートアドレス記録部１３に入出力命令出力通知１
２０２を通知する。ポートアドレス記録部１３は入出力
命令出力部１２からの入出力命令出力通知１２０２を受
け、もしリカバリタイム計算部８からポートアドレス８
０２が入力されていた場合には時間計測部１０に計時要
求信号１３０１で計時を要求し、時間計測部１０が計時
時間をポートアドレス記録部１３に計時時間１００１を
出力すると保持していたポートアドレスと入力された時
間とを記録する。
入出力命令を出力指示する各出力指示信号が入力される
と周辺ＬＳＩ１４に対する入出力命令１２０１を実行
し、ポートアドレス記録部１３に入出力命令出力通知１
２０２を通知する。ポートアドレス記録部１３は入出力
命令出力部１２からの入出力命令出力通知１２０２を受
け、もしリカバリタイム計算部８からポートアドレス８
０２が入力されていた場合には時間計測部１０に計時要
求信号１３０１で計時を要求し、時間計測部１０が計時
時間をポートアドレス記録部１３に計時時間１００１を
出力すると保持していたポートアドレスと入力された時
間とを記録する。
【００２３】次に、周辺ＬＳＩ１４から周辺ＬＳＩを直
接制御するプログラム２に対するレスポンスについての
動作を説明する。
接制御するプログラム２に対するレスポンスについての
動作を説明する。
【００２４】周辺ＬＳＩ１４からは直接ＣＰＵ１上で動
作する周辺ＬＳＩ制御プログラム２にレスポンス１４０
１を出力する。
作する周辺ＬＳＩ制御プログラム２にレスポンス１４０
１を出力する。
【００２５】
【発明の効果】以上説明したように本発明は、従来ＬＳ
Ｉを直接制御するプログラムが行っていたＬＳＩとの連
続アクセスのタイミングを実施する機能を備えることに
より、ＬＳＩの処理速度に依存したＬＳＩ制御プログラ
ムの開発を削除でき、リカバリタイムの調整においてＬ
ＳＩ制御プログラムを動作させる場合にプログラムの修
正／変更無しで行える効果がある。
Ｉを直接制御するプログラムが行っていたＬＳＩとの連
続アクセスのタイミングを実施する機能を備えることに
より、ＬＳＩの処理速度に依存したＬＳＩ制御プログラ
ムの開発を削除でき、リカバリタイムの調整においてＬ
ＳＩ制御プログラムを動作させる場合にプログラムの修
正／変更無しで行える効果がある。
【００２６】また、情報処理装置自体の処理速度自体を
低下させると情報処理装置で動作する他のソフトウェ
ア、例えばＯＳ等の入出力のタイミングを変更する必要
があるが、このタイミング変更を不要とすることができ
る効果がある。
低下させると情報処理装置で動作する他のソフトウェ
ア、例えばＯＳ等の入出力のタイミングを変更する必要
があるが、このタイミング変更を不要とすることができ
る効果がある。
【図１】本発明の一実施例の構成図である。
１ ＣＰＵ ２ 周辺ＬＳＩを直接制御するプログラム ３ 入出力命令監視部 ４ リカバリ調整プログラム ５ 入出力命令入力部 ６ ポートアドレス検索部 ７ リカバリＩ／Ｏ表 ８ リカバリタイム計算部 ９ リカバリタイム表 １０ 時間計測部 １１ ＷＡＩＴ制御部 １２ 入出力命令出力部 １３ ポートアドレス記録部 １４ 周辺ＬＳＩ
Claims (4)
- 【請求項１】 情報処理装置におけるＣＰＵ上で動作す
るソフトウェアの実行する単位時間の計測精度を有する
時間計測手段と、前記ソフトウェアが周辺ＬＳＩに入出
力命令を実行しようとしていることを監視し別の専用の
ソフトウェアに制御を移行する入出力命令監視手段と、
情報処理装置で動作するソフトウェアにおいて周辺ＬＳ
Ｉを直接制御するプログラムから周辺ＬＳＩに入出力命
令を実行する場合に前記周辺ＬＳＩの種類を指定するポ
ートアドレスを記録することが必要か否かを判定するポ
ートアドレス判定手段と、情報処理装置で動作するソフ
トウェアにおいて前記ポートアドレスを記録しておくポ
ートアドレス記録手段と、情報処理装置で動作するソフ
トウェアにおいて前記周辺ＬＳＩに対する入出力命令の
アクセスのタイミングを調整してリカバリタイムを調整
するための待時間を計算する待時間計算手段と、情報処
理装置で動作するソフトウェアにおいて前記アクセスの
タイミングを調整するために前記待時間が経過するまで
前記周辺ＬＳＩに対する入出力動作の実行待機を行なわ
せる待機手段とを有し、前記周辺ＬＳＩに対する入出力
命令の実行のタイミングをソフトウェアによって調整し
てリカバリ調整とすることを特徴とする周辺ＬＳＩ制御
におけるソフトウェアによるリカバリタイム調整方式。 - 【請求項２】 前記情報処理装置におけるＣＰＵ上で動
作するソフトウェアがＯＳプログラムであることを特徴
とする請求項１記載の周辺ＬＳＩ制御におけるソフトウ
ェアによるリカバリタイム調整方式。 - 【請求項３】 前記情報処理装置におけるＣＰＵ上で動
作するソフトウェアが常駐プログラムのレジデントプロ
グラムであることを特徴とする請求項１記載の周辺ＬＳ
Ｉ制御におけるソフトウェアによるリカバリタイム調整
方式。 - 【請求項４】 前記情報処理装置におけるＣＰＵ上で動
作するソフトウェアが前記情報処理装置の資源を管理す
るデバイスドライバプログラムであることを特徴とする
請求項１記載の周辺ＬＳＩ制御におけるソフトウェアに
よるリカバリタイム調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17453593A JPH0728738A (ja) | 1993-07-14 | 1993-07-14 | 周辺ｌｓｉ制御におけるソフトウェアによるリカ バリタイム調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17453593A JPH0728738A (ja) | 1993-07-14 | 1993-07-14 | 周辺ｌｓｉ制御におけるソフトウェアによるリカ バリタイム調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728738A true JPH0728738A (ja) | 1995-01-31 |
Family
ID=15980238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17453593A Withdrawn JPH0728738A (ja) | 1993-07-14 | 1993-07-14 | 周辺ｌｓｉ制御におけるソフトウェアによるリカ バリタイム調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011203810A (ja) * | 2010-03-24 | 2011-10-13 | Hitachi Ltd | サーバ、計算機システム及び仮想計算機管理方法 |
-
1993
- 1993-07-14 JP JP17453593A patent/JPH0728738A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011203810A (ja) * | 2010-03-24 | 2011-10-13 | Hitachi Ltd | サーバ、計算機システム及び仮想計算機管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0501655B1 (en) | Reducing power consumption in a digital processor | |
| EP1361501B1 (en) | Power conservation and thermal management arrangements for computers | |
| JPH07152450A (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| JPH0619760B2 (ja) | 情報処理装置 | |
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| JPH0728738A (ja) | 周辺ｌｓｉ制御におけるソフトウェアによるリカ バリタイム調整方式 | |
| US6205507B1 (en) | Memory coherency in a processor-to-bus cycle in a multi-processor system | |
| JP2567119B2 (ja) | バス調停回路 | |
| JPH02189658A (ja) | キャッシュメモリ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH08272608A (ja) | パイプライン処理装置 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JPH09251388A (ja) | 情報処理装置の割り込み制御方式 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2003162445A (ja) | メモリ読み取りコマンドの高速送信のためのグラフィックスコントローラ | |
| JPH04370862A (ja) | 情報処理装置 | |
| JPH1173366A (ja) | ユニファイドメモリアーキテクチャにおけるメモリ制御方法およびメモリ制御装置 | |
| JPH04191938A (ja) | 情報処理システム | |
| JPH0816473A (ja) | キャッシュメモリ制御回路 | |
| JPS6024663A (ja) | メモリ・アクセス制御方式 | |
| JPH03164924A (ja) | 磁気ディスクアクセス方式 | |
| JPH10320262A (ja) | 情報処理装置 | |
| JPS6252900B2 (ja) | ||
| JPH05298200A (ja) | 入出力制御装置 | |
| JPH06161897A (ja) | ディスクキャッシュ装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |