JPH0730114A - Ｍｏｓ型トランジスタの製造方法 - Google Patents
Ｍｏｓ型トランジスタの製造方法Info
- Publication number
- JPH0730114A JPH0730114A JP19412093A JP19412093A JPH0730114A JP H0730114 A JPH0730114 A JP H0730114A JP 19412093 A JP19412093 A JP 19412093A JP 19412093 A JP19412093 A JP 19412093A JP H0730114 A JPH0730114 A JP H0730114A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- annealing
- semiconductor substrate
- improved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 電流駆動特性以外の特性等を変動させること
なく、電流駆動特性のみを向上させる。 【構成】 半導体基板１１にゲート酸化膜１６を成長さ
せた後、赤外線１７を照射する赤外線ランプアニール
を、窒素雰囲気中でゲート酸化膜１６に対して行う。こ
れによって、ゲート酸化膜１６の膜質が改善されると共
に、ゲート酸化膜１６と半導体基板１１との界面状態も
改善される。しかも、赤外線ランプアニールでは、高温
アニールも短時間で行うことができるので、ウェル１５
を形成している不純物が実質的には再拡散しない。
なく、電流駆動特性のみを向上させる。 【構成】 半導体基板１１にゲート酸化膜１６を成長さ
せた後、赤外線１７を照射する赤外線ランプアニール
を、窒素雰囲気中でゲート酸化膜１６に対して行う。こ
れによって、ゲート酸化膜１６の膜質が改善されると共
に、ゲート酸化膜１６と半導体基板１１との界面状態も
改善される。しかも、赤外線ランプアニールでは、高温
アニールも短時間で行うことができるので、ウェル１５
を形成している不純物が実質的には再拡散しない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板とゲート電
極との間にゲート酸化膜を有するＭＯＳ型トランジスタ
の製造方法に関するものである。
極との間にゲート酸化膜を有するＭＯＳ型トランジスタ
の製造方法に関するものである。
【０００２】
【従来の技術】ＭＯＳ型トランジスタの電流駆動特性
は、ゲート酸化膜の膜質、及びゲート酸化膜と半導体基
板との界面状態によって決定される。そこで、この電流
駆動特性を向上させるために、従来は、酸素または水蒸
気の雰囲気を含む高温炉内で半導体基板を熱酸化してそ
の表面にゲート酸化膜を形成した後、窒素雰囲気を含む
同一の炉内で熱酸化時と略同程度の温度の高温アニール
を行って、ゲート酸化膜の膜質及び半導体基板との界面
状態を改善していた。
は、ゲート酸化膜の膜質、及びゲート酸化膜と半導体基
板との界面状態によって決定される。そこで、この電流
駆動特性を向上させるために、従来は、酸素または水蒸
気の雰囲気を含む高温炉内で半導体基板を熱酸化してそ
の表面にゲート酸化膜を形成した後、窒素雰囲気を含む
同一の炉内で熱酸化時と略同程度の温度の高温アニール
を行って、ゲート酸化膜の膜質及び半導体基板との界面
状態を改善していた。
【０００３】
【発明が解決しようとする課題】ところで、ＭＯＳ型ト
ランジスタのチャネル部分における不純物分布、例えば
ウェルは、ゲート酸化膜を形成する前にイオン注入等で
形成しておくのが一般的である。従って、ＭＯＳ型トラ
ンジスタの特性等を所望の状態から変動させないため
に、ゲート酸化及びその後の高温アニールは、チャネル
部分における不純物分布を実質的には変化させない程度
の温度及び時間で行う必要がある。
ランジスタのチャネル部分における不純物分布、例えば
ウェルは、ゲート酸化膜を形成する前にイオン注入等で
形成しておくのが一般的である。従って、ＭＯＳ型トラ
ンジスタの特性等を所望の状態から変動させないため
に、ゲート酸化及びその後の高温アニールは、チャネル
部分における不純物分布を実質的には変化させない程度
の温度及び時間で行う必要がある。
【０００４】しかし、上述の様な炉内における高温アニ
ールでゲート酸化膜の膜質及び半導体基板との界面状態
を改善するためには、長時間のアニールが必要であっ
た。このため、従来のＭＯＳ型トランジスタの製造方法
では、電流駆動特性以外の特性等を変動させることなく
電流駆動特性のみを向上させることができなかった。
ールでゲート酸化膜の膜質及び半導体基板との界面状態
を改善するためには、長時間のアニールが必要であっ
た。このため、従来のＭＯＳ型トランジスタの製造方法
では、電流駆動特性以外の特性等を変動させることなく
電流駆動特性のみを向上させることができなかった。
【０００５】
【課題を解決するための手段】本発明によるＭＯＳ型ト
ランジスタの製造方法は、窒素雰囲気中における短時間
アニールをゲート酸化膜１６に施す工程を有している。
ランジスタの製造方法は、窒素雰囲気中における短時間
アニールをゲート酸化膜１６に施す工程を有している。
【０００６】
【作用】本発明によるＭＯＳ型トランジスタの製造方法
では、窒素雰囲気中におけるアニールをゲート酸化膜１
６に施しているので、ゲート酸化膜１６中の正電荷を除
去してゲート酸化膜１６の膜質を改善し、また界面準位
の密度を減少させたりしてゲート酸化膜１６と半導体基
板１１との界面状態も改善することができる。しかも、
アニールが短時間アニールであるので、高温アニールを
施しても、既に形成してあるチャネル部分における不純
物分布１５を実質的には変化させない。
では、窒素雰囲気中におけるアニールをゲート酸化膜１
６に施しているので、ゲート酸化膜１６中の正電荷を除
去してゲート酸化膜１６の膜質を改善し、また界面準位
の密度を減少させたりしてゲート酸化膜１６と半導体基
板１１との界面状態も改善することができる。しかも、
アニールが短時間アニールであるので、高温アニールを
施しても、既に形成してあるチャネル部分における不純
物分布１５を実質的には変化させない。
【０００７】
【実施例】以下、ｎＭＯＳトランジスタの製造に適用し
た本発明の一実施例を、図１〜３を参照しながら説明す
る。本実施例でも、図１（ａ）に示す様に、シリコン基
板等であるｎ型の半導体基板１１の表面に、従来公知の
選択酸化法で素子分離用酸化膜１２を形成する。そし
て、次の工程のイオン注入時に半導体基板１１が汚染さ
れたり損傷されたりするのを防止するために、膜厚が１
０〜２０ｎｍの犠牲酸化膜１３を素子活性領域の表面に
形成する。
た本発明の一実施例を、図１〜３を参照しながら説明す
る。本実施例でも、図１（ａ）に示す様に、シリコン基
板等であるｎ型の半導体基板１１の表面に、従来公知の
選択酸化法で素子分離用酸化膜１２を形成する。そし
て、次の工程のイオン注入時に半導体基板１１が汚染さ
れたり損傷されたりするのを防止するために、膜厚が１
０〜２０ｎｍの犠牲酸化膜１３を素子活性領域の表面に
形成する。
【０００８】次に、図１（ｂ）に示す様に、犠牲酸化膜
１３及び素子分離用酸化膜１２を貫通して半導体基板１
１にＢ+ １４をイオン注入して、ｎＭＯＳトランジスタ
のチャネル部分における不純物分布としてのｐ型のウェ
ル１５を形成する。その後、フッ酸等で犠牲酸化膜１３
を除去し且つ洗浄して、素子活性領域の清浄な表面を露
出させる。そして、高温炉中の水蒸気雰囲気によって、
図１（ｃ）に示す様に、膜厚が１０〜２０ｎｍのゲート
酸化膜１６を素子活性領域の表面に成長させる。
１３及び素子分離用酸化膜１２を貫通して半導体基板１
１にＢ+ １４をイオン注入して、ｎＭＯＳトランジスタ
のチャネル部分における不純物分布としてのｐ型のウェ
ル１５を形成する。その後、フッ酸等で犠牲酸化膜１３
を除去し且つ洗浄して、素子活性領域の清浄な表面を露
出させる。そして、高温炉中の水蒸気雰囲気によって、
図１（ｃ）に示す様に、膜厚が１０〜２０ｎｍのゲート
酸化膜１６を素子活性領域の表面に成長させる。
【０００９】次に、図１（ｄ）に示す様に、赤外線１７
を照射する赤外線ランプアニールを、窒素雰囲気中でゲ
ート酸化膜１６に対して行う。アニール条件としては、
例えば１０５０℃の温度及び６０〜１２０秒程度の時間
が好ましい。このアニールによって、ゲート酸化膜１６
の膜質が改善されると共に、ゲート酸化膜１６と半導体
基板１１との界面状態も改善される。
を照射する赤外線ランプアニールを、窒素雰囲気中でゲ
ート酸化膜１６に対して行う。アニール条件としては、
例えば１０５０℃の温度及び６０〜１２０秒程度の時間
が好ましい。このアニールによって、ゲート酸化膜１６
の膜質が改善されると共に、ゲート酸化膜１６と半導体
基板１１との界面状態も改善される。
【００１０】次に、図１（ｅ）に示す様に、従来公知の
工程で、多結晶シリコン等から成るゲート電極２１を形
成する。そして、ゲート電極２１及び素子分離用酸化膜
１２をマスクにしたｎ型の不純物２２のイオン注入で、
ソース２３及びドレイン２４の不純物分布をゲート電極
２１に対して自己整合的に形成する。以上で、ｎＭＯＳ
トランジスタ２５が完成する。
工程で、多結晶シリコン等から成るゲート電極２１を形
成する。そして、ゲート電極２１及び素子分離用酸化膜
１２をマスクにしたｎ型の不純物２２のイオン注入で、
ソース２３及びドレイン２４の不純物分布をゲート電極
２１に対して自己整合的に形成する。以上で、ｎＭＯＳ
トランジスタ２５が完成する。
【００１１】図２、３は、本実施例で製造したｎＭＯＳ
トランジスタ２５と、窒素雰囲気中での８５０℃、３０
分の炉内アニールのみをゲート酸化膜に施す一従来例で
製造したｎＭＯＳトランジスタとにおける、相互コンダ
クタンスＧm のゲート電圧依存性とドレイン電流Ｉds−
ドレイン電圧Ｖds特性とを夫々示している。なお、Ｖg
はゲート電圧、Ｖthは閾値電圧、Ｔoxはゲート酸化膜の
膜厚である。
トランジスタ２５と、窒素雰囲気中での８５０℃、３０
分の炉内アニールのみをゲート酸化膜に施す一従来例で
製造したｎＭＯＳトランジスタとにおける、相互コンダ
クタンスＧm のゲート電圧依存性とドレイン電流Ｉds−
ドレイン電圧Ｖds特性とを夫々示している。なお、Ｖg
はゲート電圧、Ｖthは閾値電圧、Ｔoxはゲート酸化膜の
膜厚である。
【００１２】これらの図２、３から明らかな様に、相互
コンダクタンスＧm はピーク値で１０％程度、３．３Ｖ
での駆動電流Ｉdsは４％程度、本実施例で製造したｎＭ
ＯＳトランジスタ２５の方が、従来例で製造したｎＭＯ
Ｓトランジスタよりも夫々向上している。従って、ｎＭ
ＯＳトランジスタ２５を用いれば、ＭＯＳ集積回路の処
理速度を向上させることができる。
コンダクタンスＧm はピーク値で１０％程度、３．３Ｖ
での駆動電流Ｉdsは４％程度、本実施例で製造したｎＭ
ＯＳトランジスタ２５の方が、従来例で製造したｎＭＯ
Ｓトランジスタよりも夫々向上している。従って、ｎＭ
ＯＳトランジスタ２５を用いれば、ＭＯＳ集積回路の処
理速度を向上させることができる。
【００１３】しかも、本実施例で用いている赤外線ラン
プアニールでは、高温アニールも短時間で行うことがで
きるので、ウェル１５を形成している不純物が実質的に
は再拡散しない。このため、ｎＭＯＳトランジスタ２５
の電流駆動特性を向上させているにも拘らず他の特性は
変動せず、また、例えば、ＣＭＯＳトランジスタのｎＭ
ＯＳ領域とｐＭＯＳ領域との分離帯を広くしたりする必
要もない。
プアニールでは、高温アニールも短時間で行うことがで
きるので、ウェル１５を形成している不純物が実質的に
は再拡散しない。このため、ｎＭＯＳトランジスタ２５
の電流駆動特性を向上させているにも拘らず他の特性は
変動せず、また、例えば、ＣＭＯＳトランジスタのｎＭ
ＯＳ領域とｐＭＯＳ領域との分離帯を広くしたりする必
要もない。
【００１４】なお、以上の実施例では短時間アニールと
して赤外線ランプアニールを用いたが、赤外線ランプア
ニール以外の短時間アニールを用いることもできる。ま
た、上述の実施例は本発明をｎＭＯＳトランジスタの製
造に適用したものであるが、本発明はｐＭＯＳトランジ
スタの製造にも適用することができる。
して赤外線ランプアニールを用いたが、赤外線ランプア
ニール以外の短時間アニールを用いることもできる。ま
た、上述の実施例は本発明をｎＭＯＳトランジスタの製
造に適用したものであるが、本発明はｐＭＯＳトランジ
スタの製造にも適用することができる。
【００１５】
【発明の効果】本発明によるＭＯＳ型トランジスタの製
造方法では、既に形成してあるチャネル部分における不
純物分布を実質的には変化させることなく、ゲート酸化
膜の膜質を改善し、ゲート酸化膜と半導体基板との界面
状態も改善することができるので、電流駆動特性以外の
特性等を変動させることなく、電流駆動特性のみを向上
させることができる。
造方法では、既に形成してあるチャネル部分における不
純物分布を実質的には変化させることなく、ゲート酸化
膜の膜質を改善し、ゲート酸化膜と半導体基板との界面
状態も改善することができるので、電流駆動特性以外の
特性等を変動させることなく、電流駆動特性のみを向上
させることができる。
【図１】本発明の一実施例を工程順に示す側断面図であ
る。
る。
【図２】一実施例で製造したｎＭＯＳトランジスタと一
従来例で製造したｎＭＯＳトランジスタとにおける、相
互コンダクタンスのゲート電圧依存性を示すグラフであ
る。
従来例で製造したｎＭＯＳトランジスタとにおける、相
互コンダクタンスのゲート電圧依存性を示すグラフであ
る。
【図３】一実施例で製造したｎＭＯＳトランジスタと一
従来例で製造したｎＭＯＳトランジスタとにおける、ド
レイン電流−ドレイン電圧特性を示すグラフである。
従来例で製造したｎＭＯＳトランジスタとにおける、ド
レイン電流−ドレイン電圧特性を示すグラフである。
１１ 半導体基板 １５ ウェル １６ ゲート酸化膜 １７ 赤外線 ２５ ｎＭＯＳトランジスタ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｐ 7352−4Ｍ
Claims (1)
- 【請求項１】 窒素雰囲気中における短時間アニールを
ゲート酸化膜に施す工程を有するＭＯＳ型トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19412093A JPH0730114A (ja) | 1993-07-09 | 1993-07-09 | Ｍｏｓ型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19412093A JPH0730114A (ja) | 1993-07-09 | 1993-07-09 | Ｍｏｓ型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730114A true JPH0730114A (ja) | 1995-01-31 |
Family
ID=16319253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19412093A Pending JPH0730114A (ja) | 1993-07-09 | 1993-07-09 | Ｍｏｓ型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730114A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034431A1 (en) * | 1997-12-26 | 1999-07-08 | Seiko Epson Corporation | Method of producing silicon oxide film, method of manufacturing semiconductor device, semiconductor device, display, and infrared irradiating device |
| US6420281B2 (en) | 1999-12-24 | 2002-07-16 | Denso Corporation | Method of forming oxidized film on SOI substrate |
| US7306985B2 (en) | 2003-08-29 | 2007-12-11 | Seiko Epson Corporation | Method for manufacturing semiconductor device including heat treating with a flash lamp |
-
1993
- 1993-07-09 JP JP19412093A patent/JPH0730114A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034431A1 (en) * | 1997-12-26 | 1999-07-08 | Seiko Epson Corporation | Method of producing silicon oxide film, method of manufacturing semiconductor device, semiconductor device, display, and infrared irradiating device |
| EP0966029A4 (en) * | 1997-12-26 | 2001-05-09 | Seiko Epson Corp | METHOD FOR PRODUCING A SILICON OXIDE FILM, METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, DISPLAY AND INFRARED RADIATION SYSTEM |
| US6407012B1 (en) | 1997-12-26 | 2002-06-18 | Seiko Epson Corporation | Method of producing silicon oxide film, method of manufacturing semiconductor device, semiconductor device, display and infrared irradiating device |
| US6632749B2 (en) | 1997-12-26 | 2003-10-14 | Seiko Epson Corporation | Method for manufacturing silicon oxide film, method for manufacturing semiconductor device, semiconductor device, display device and infrared light irradiating device |
| US6420281B2 (en) | 1999-12-24 | 2002-07-16 | Denso Corporation | Method of forming oxidized film on SOI substrate |
| US7306985B2 (en) | 2003-08-29 | 2007-12-11 | Seiko Epson Corporation | Method for manufacturing semiconductor device including heat treating with a flash lamp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01264253A (ja) | 半導体装置の製造方法 | |
| TW501204B (en) | Method to adjust the threshold-voltage of a MOS-transistor | |
| JPH0730114A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP3328600B2 (ja) | バイポーラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| JP2002299590A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2833500B2 (ja) | 表面トンネルトランジスタの製造方法 | |
| JPH05267333A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPH0684944A (ja) | 薄膜トランジスタ | |
| JPH09148570A (ja) | 半導体装置の製造方法 | |
| JPH04209524A (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JP3008579B2 (ja) | 半導体装置の製造方法 | |
| JPS61287160A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6245179A (ja) | 半導体装置の製造方法 | |
| JPH06224380A (ja) | 半導体装置の製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPH0442938A (ja) | 半導体装置の製造方法 | |
| JPH11135801A (ja) | 薄膜トランジスタの製造方法 |