JPH0730125A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH0730125A JPH0730125A JP5192829A JP19282993A JPH0730125A JP H0730125 A JPH0730125 A JP H0730125A JP 5192829 A JP5192829 A JP 5192829A JP 19282993 A JP19282993 A JP 19282993A JP H0730125 A JPH0730125 A JP H0730125A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- gate insulating
- titanium nitride
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴのゲイト電極における活性層端部での
断線状態を無くし、ＴＦＴの信頼性を向上させる。 【構成】 活性層１４を覆ってゲイト絶縁膜１６を形成
した際、１５の領域に窪みが形成されてしまう。そこ
で、窒化チタン膜１７を形成し、さらにゲイト電極とな
るアルミ膜１８を形成する。こうすると、ゲイト電極の
パターニングの際に、アルミのエッチャントが１５の部
分に侵入しても、アルミ膜１８がゲイト絶縁膜１６側か
らエッチングされることがない。また、アルミ膜１８の
表面に陽極酸化工程において酸化膜１９を形成する際
に、電解溶液が１５の領域に侵入しても、アルミ膜１８
がゲイト絶縁膜１６側から酸化されることがない。こう
して、１５２の部分におけるアルミ膜の絶縁化あるいは
断絶を防ぐことができる。
断線状態を無くし、ＴＦＴの信頼性を向上させる。 【構成】 活性層１４を覆ってゲイト絶縁膜１６を形成
した際、１５の領域に窪みが形成されてしまう。そこ
で、窒化チタン膜１７を形成し、さらにゲイト電極とな
るアルミ膜１８を形成する。こうすると、ゲイト電極の
パターニングの際に、アルミのエッチャントが１５の部
分に侵入しても、アルミ膜１８がゲイト絶縁膜１６側か
らエッチングされることがない。また、アルミ膜１８の
表面に陽極酸化工程において酸化膜１９を形成する際
に、電解溶液が１５の領域に侵入しても、アルミ膜１８
がゲイト絶縁膜１６側から酸化されることがない。こう
して、１５２の部分におけるアルミ膜の絶縁化あるいは
断絶を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜半導体を用いた絶
縁ゲイト型電界効果半導体装置の構造、およびその作製
方法に関する。
縁ゲイト型電界効果半導体装置の構造、およびその作製
方法に関する。
【０００２】
【従来の技術】従来より、薄膜半導体を用いた絶縁ゲイ
ト型電界効果トランジスタ（以下ＴＦＴという）の構造
としては、図２に示すようなものが知られている。この
ようなＴＦＴの作製方法を以下に説明する。
ト型電界効果トランジスタ（以下ＴＦＴという）の構造
としては、図２に示すようなものが知られている。この
ようなＴＦＴの作製方法を以下に説明する。
【０００３】まず、ガラス基板２１上に下地膜（酸化珪
素膜）を２０００Å程度の厚さに形成し、さらに活性層
（ソース／ドレイン、チャネル形成領域が形成される）
となる非晶質または結晶性を有する珪素半導体層２３を
１０００Å程度の厚さに形成し、まず（Ａ）に示す形状
を得る。そして、素子間分離パターニングを行ない
（Ｂ）に示すような形状を得る。この際、活性層２０の
みをエッチングすることは困難であり、下地膜２３をも
エッチングされてしまう。そして、（Ｂ）に示すよう
に、２４の部分がえぐられてしまう。
素膜）を２０００Å程度の厚さに形成し、さらに活性層
（ソース／ドレイン、チャネル形成領域が形成される）
となる非晶質または結晶性を有する珪素半導体層２３を
１０００Å程度の厚さに形成し、まず（Ａ）に示す形状
を得る。そして、素子間分離パターニングを行ない
（Ｂ）に示すような形状を得る。この際、活性層２０の
みをエッチングすることは困難であり、下地膜２３をも
エッチングされてしまう。そして、（Ｂ）に示すよう
に、２４の部分がえぐられてしまう。
【０００４】そして、ゲイト絶縁膜となる酸化珪素膜２
６が１０００Å程度の厚さに成膜されるのであるが、こ
の膜も２７で示される部分が、窪んだ形状に膜形成が行
われてしまう。この状態を図４に示す。図４に示されて
いるのは、図２（Ｃ）に対応する断面ＴＥＭ写真であ
る。図４には、２７で示される薄膜の状態が示されて知
る。即ち、細長い凹部が形成され隙間が空いている状態
が示されている。
６が１０００Å程度の厚さに成膜されるのであるが、こ
の膜も２７で示される部分が、窪んだ形状に膜形成が行
われてしまう。この状態を図４に示す。図４に示されて
いるのは、図２（Ｃ）に対応する断面ＴＥＭ写真であ
る。図４には、２７で示される薄膜の状態が示されて知
る。即ち、細長い凹部が形成され隙間が空いている状態
が示されている。
【０００５】図２（Ｃ）に示されているのは、さらにア
ルミ膜２８を６０００Åの厚さに形成し、ゲイト電極と
するためのパターニングの後に陽極酸化工程によって、
酸化物層２９を２０００Åの厚さに形成した状態であ
る。（Ｃ）の状態において、Ａ−Ａ’で切った断面を
（Ｄ）に示す。（Ｄ）に示されるようにアルミ膜２８は
ゲイト電極としてパターニングされる。また、図３に
は、図２（Ｃ）または図２（Ｄ）にその断面を示すＴＦ
Ｔを上面から見た概略の構成を示す。図３において、Ｃ
−Ｃ’で示される断面が図２（Ｄ）に相当し、Ｂ−Ｂ’
に相当する断面が図２（Ｃ）に対応する。また、図２に
は示されていないが、図３における３０〜３２はコンタ
クト電極である。
ルミ膜２８を６０００Åの厚さに形成し、ゲイト電極と
するためのパターニングの後に陽極酸化工程によって、
酸化物層２９を２０００Åの厚さに形成した状態であ
る。（Ｃ）の状態において、Ａ−Ａ’で切った断面を
（Ｄ）に示す。（Ｄ）に示されるようにアルミ膜２８は
ゲイト電極としてパターニングされる。また、図３に
は、図２（Ｃ）または図２（Ｄ）にその断面を示すＴＦ
Ｔを上面から見た概略の構成を示す。図３において、Ｃ
−Ｃ’で示される断面が図２（Ｄ）に相当し、Ｂ−Ｂ’
に相当する断面が図２（Ｃ）に対応する。また、図２に
は示されていないが、図３における３０〜３２はコンタ
クト電極である。
【０００６】ここで問題となるのは、２７で示される窪
み部分が原因で、ゲイト電極及びゲイト配線（２８で示
される）が実質的に断線してしまうことである。この原
因は以下のような理由であると考えられる。
み部分が原因で、ゲイト電極及びゲイト配線（２８で示
される）が実質的に断線してしまうことである。この原
因は以下のような理由であると考えられる。
【０００７】１．アルミ材料であるゲイト膜２８のパタ
ーニングは、ウエットエチングによる選択エッチングに
よるものが好ましいが、この際に、２７で示される窪み
部分にエッチオング液が入り込み、さらに大きく窪み部
分２７が大きくなってしまい、最悪の場合は３４の部分
にアルミ電極２８が断線してしまう。
ーニングは、ウエットエチングによる選択エッチングに
よるものが好ましいが、この際に、２７で示される窪み
部分にエッチオング液が入り込み、さらに大きく窪み部
分２７が大きくなってしまい、最悪の場合は３４の部分
にアルミ電極２８が断線してしまう。
【０００８】２．アルミ膜２８のパターニングの後に、
陽極酸化を行ない、パターニングされたアルミ膜２８の
周囲を酸化するのであるが、この工程において、電解溶
液が２７で示される窪み部分に入り込み、３４の部分が
ゲイト電極側からも酸化されてしまう。この結果、ゲイ
ト電極２８の高抵抗化、さらには絶縁化が行われてしま
う。
陽極酸化を行ない、パターニングされたアルミ膜２８の
周囲を酸化するのであるが、この工程において、電解溶
液が２７で示される窪み部分に入り込み、３４の部分が
ゲイト電極側からも酸化されてしまう。この結果、ゲイ
ト電極２８の高抵抗化、さらには絶縁化が行われてしま
う。
【０００９】多くの場合、上記１．と２．の原因が複合
して不良が発生するものと考えられる。以上のような原
因が、図２に示す構成を有するＴＦＴの作製に際して、
の歩留りが低下する要因となっていた。
して不良が発生するものと考えられる。以上のような原
因が、図２に示す構成を有するＴＦＴの作製に際して、
の歩留りが低下する要因となっていた。
【００１０】
【発明が解決しようとする課題】本発明は、図２（Ｃ）
に示す工程において、アルミ膜２８のパターニングにお
いて２７で示す部分がエッチングされてしまう問題、さ
らにはパターニングの後の陽極酸化工程において、２７
で示される部分からの酸化がされてしまう問題、を防ぐ
ことを目的とする。
に示す工程において、アルミ膜２８のパターニングにお
いて２７で示す部分がエッチングされてしまう問題、さ
らにはパターニングの後の陽極酸化工程において、２７
で示される部分からの酸化がされてしまう問題、を防ぐ
ことを目的とする。
【００１１】
【課題を解決するための手段】本発明の要旨を図１を用
いて説明する。本発明は、図１（Ｃ）に示すように、ゲ
イト絶縁膜１６上に窒化チタン膜１７を形成し、さらに
ゲイト電極を構成するアルミ膜１８を形成することを特
徴とする。窒化チタン膜１７は、スパッタリング法によ
って極めて高いステップカバレージ（段差被覆性）で形
成できるので、１５で示される窪み１５１を埋める、あ
るいは覆って形成することができる。
いて説明する。本発明は、図１（Ｃ）に示すように、ゲ
イト絶縁膜１６上に窒化チタン膜１７を形成し、さらに
ゲイト電極を構成するアルミ膜１８を形成することを特
徴とする。窒化チタン膜１７は、スパッタリング法によ
って極めて高いステップカバレージ（段差被覆性）で形
成できるので、１５で示される窪み１５１を埋める、あ
るいは覆って形成することができる。
【００１２】ここで窒化チタン膜を用いるのは、アルミ
のエッチングに際して、選択性が得られるからである。
即ち、アルミのエッチングに際して、窒化チタン膜はエ
ッチングされないからである。また、陽極酸化工程にお
いて、窒化チタン膜は酸化されないからである。よって
このような特性を備えた膜であれば、導電性、絶縁性を
問わず、上記窒化チタン膜の代わりに利用することがで
きる。具体的には、窒素を添加しない金属チタン膜やＬ
ＰＣＶＤ法で形成されたリンドープ珪素膜は、窒化チタ
ン膜と同様な作用効果を得ることができ、有用である。
これらの膜は、その厚さを５０Å〜１０００Å、例えば
５０Å〜５００Åとすればよい。勿論、ゲイト絶縁膜の
厚さや、ゲイト電極の厚さを考慮して、この薄膜を形成
する必要がある。
のエッチングに際して、選択性が得られるからである。
即ち、アルミのエッチングに際して、窒化チタン膜はエ
ッチングされないからである。また、陽極酸化工程にお
いて、窒化チタン膜は酸化されないからである。よって
このような特性を備えた膜であれば、導電性、絶縁性を
問わず、上記窒化チタン膜の代わりに利用することがで
きる。具体的には、窒素を添加しない金属チタン膜やＬ
ＰＣＶＤ法で形成されたリンドープ珪素膜は、窒化チタ
ン膜と同様な作用効果を得ることができ、有用である。
これらの膜は、その厚さを５０Å〜１０００Å、例えば
５０Å〜５００Åとすればよい。勿論、ゲイト絶縁膜の
厚さや、ゲイト電極の厚さを考慮して、この薄膜を形成
する必要がある。
【００１３】本発明は、凸部を有する基体上にアルミを
主成分とする配線を、高い信頼性で形成するものであ
る。即ち、凸部を有する基体（例えば図１における活性
層１４）を覆って、あるいは横切ってアルミを主成分と
する電極あるいは配線を形成する場合に、凸部の端部１
５におけるアルミ膜１８で構成される配線の断線を防ぐ
ものである。これは、第１の膜（例えば窒化チタン膜１
７）が第２の膜（例えばアルミ膜１８）のエッチングに
対して選択性を有しており、第２の膜のエッチングに際
してエッチングされない、あるいはそのエッチングレー
トが低い、ということを利用したものである。
主成分とする配線を、高い信頼性で形成するものであ
る。即ち、凸部を有する基体（例えば図１における活性
層１４）を覆って、あるいは横切ってアルミを主成分と
する電極あるいは配線を形成する場合に、凸部の端部１
５におけるアルミ膜１８で構成される配線の断線を防ぐ
ものである。これは、第１の膜（例えば窒化チタン膜１
７）が第２の膜（例えばアルミ膜１８）のエッチングに
対して選択性を有しており、第２の膜のエッチングに際
してエッチングされない、あるいはそのエッチングレー
トが低い、ということを利用したものである。
【００１４】特に、第２の膜としてアルミ膜を用い、第
１の膜として窒化チタン膜を用いた場合には、陽極酸化
工程によってアルミ膜の周囲を酸化させる場合に凸状の
基体の端部根元付近（図１でいうと１５２の部分）にお
いて、凸状の基体側から酸化が進行することを防ぐこと
ができ、第２の膜の実質的な断線に起因する不良を低減
することができる。
１の膜として窒化チタン膜を用いた場合には、陽極酸化
工程によってアルミ膜の周囲を酸化させる場合に凸状の
基体の端部根元付近（図１でいうと１５２の部分）にお
いて、凸状の基体側から酸化が進行することを防ぐこと
ができ、第２の膜の実質的な断線に起因する不良を低減
することができる。
【作用】窒化チタン膜は、アルミエッチャントによって
エッチングされないので、ゲイト電極およびゲイト配線
のパターニングの際に、窪み１５１にエッチング液が侵
入しても、アルミ膜１８がエッチングされることを防ぐ
ことができる。
エッチングされないので、ゲイト電極およびゲイト配線
のパターニングの際に、窪み１５１にエッチング液が侵
入しても、アルミ膜１８がエッチングされることを防ぐ
ことができる。
【００１５】さらに、アルミ膜１８のパターニングの後
の陽極酸化工程において、電解溶液が１５１で示す部分
に進入したとしても、アルミ膜１８のゲイト絶縁膜側か
らの酸化を防ぐこともできる。
の陽極酸化工程において、電解溶液が１５１で示す部分
に進入したとしても、アルミ膜１８のゲイト絶縁膜側か
らの酸化を防ぐこともできる。
【００１６】以上のように、ゲイト絶縁膜上に窒化チタ
ン膜を介して、ゲイト電極となるアルミ膜を形成するこ
とにより、アルミ膜の断線を防止することができる。
ン膜を介して、ゲイト電極となるアルミ膜を形成するこ
とにより、アルミ膜の断線を防止することができる。
【００１７】
【実施例】本実施例の作製工程を図１に示す。図１に示
されるのは、Ｎチャネル型ＴＦＴの作製工程である。こ
こではＮチャネル型ＴＦＴの作製工程を示すが、Ｐチャ
ネル型ＴＦＴの作製方法であってもよい。本実施例のＴ
ＦＴは、液晶表示装置の周辺回路部分あるいは画素部分
に形成されるＴＦＴ、さらにはその他集積回路に利用で
きる。
されるのは、Ｎチャネル型ＴＦＴの作製工程である。こ
こではＮチャネル型ＴＦＴの作製工程を示すが、Ｐチャ
ネル型ＴＦＴの作製方法であってもよい。本実施例のＴ
ＦＴは、液晶表示装置の周辺回路部分あるいは画素部分
に形成されるＴＦＴ、さらにはその他集積回路に利用で
きる。
【００１８】まず、ガラス基板１１上に下地膜として酸
化珪素膜１２を２０００Åの厚さにスパッタ法によって
形成する。つぎに、非晶質の珪素膜１３をプラズマＣＶ
Ｄ法で１０００Åの厚さに形成する。そして、この珪素
膜１３を結晶化させる。結晶化の方法は、加熱によるも
の、レーザー光の照射によるもの、強光の照射によるも
の、等で行えばよい。また珪素膜１３は、気相法によっ
て直接結晶性珪素膜を形成する方法であってもよく、さ
らには非晶質のままでもよい。
化珪素膜１２を２０００Åの厚さにスパッタ法によって
形成する。つぎに、非晶質の珪素膜１３をプラズマＣＶ
Ｄ法で１０００Åの厚さに形成する。そして、この珪素
膜１３を結晶化させる。結晶化の方法は、加熱によるも
の、レーザー光の照射によるもの、強光の照射によるも
の、等で行えばよい。また珪素膜１３は、気相法によっ
て直接結晶性珪素膜を形成する方法であってもよく、さ
らには非晶質のままでもよい。
【００１９】次に、素子間分離パターニングを行い、活
性層１４を確定する。活性層１４は、ＴＦＴのソース／
ドレイン領域、チャネル形成領域が形成される部分であ
る。この素子間分離パターニングは、結晶化された珪素
膜１３上にマスクを配置し、ＲＩＥ法による異方性ドラ
イエッチングによって行うのであるが、このドライエッ
チングを下地膜１２の丁度表面で終えることは技術的に
困難であり、実際には下地膜１３をもエッチングされて
しまう。特に、活性層端部の１５の部分はえぐられてし
まい、水平方向へもエッチングが進行してしまう。この
結果、１５で示すような形状になってしまう。
性層１４を確定する。活性層１４は、ＴＦＴのソース／
ドレイン領域、チャネル形成領域が形成される部分であ
る。この素子間分離パターニングは、結晶化された珪素
膜１３上にマスクを配置し、ＲＩＥ法による異方性ドラ
イエッチングによって行うのであるが、このドライエッ
チングを下地膜１２の丁度表面で終えることは技術的に
困難であり、実際には下地膜１３をもエッチングされて
しまう。特に、活性層端部の１５の部分はえぐられてし
まい、水平方向へもエッチングが進行してしまう。この
結果、１５で示すような形状になってしまう。
【００２０】そして、ゲイト絶縁膜となる酸化珪素膜１
６をスパッタ法によって１０００Åの厚さに形成する。
この酸化珪素膜１６も図１（Ｃ）の１６に示すように、
活性層１４の方向に向かった窪みをもって形成されてし
まう。
６をスパッタ法によって１０００Åの厚さに形成する。
この酸化珪素膜１６も図１（Ｃ）の１６に示すように、
活性層１４の方向に向かった窪みをもって形成されてし
まう。
【００２１】また酸化珪素膜１６の形成後に、強光の照
射により珪素膜１４と酸化珪素膜１６との界面の特性を
向上させることは有用である。この場合の強光として
は、例えば１．３μｍに波長のピークを有する赤外光を
用いることが有用である。このような赤外光の照射によ
って、珪素膜１４と酸化珪素膜１６との界面における界
面準位を減少させることができる。
射により珪素膜１４と酸化珪素膜１６との界面の特性を
向上させることは有用である。この場合の強光として
は、例えば１．３μｍに波長のピークを有する赤外光を
用いることが有用である。このような赤外光の照射によ
って、珪素膜１４と酸化珪素膜１６との界面における界
面準位を減少させることができる。
【００２２】ここで、窒化チタン膜１７を５００Å（５
０Å〜１０００Å）の厚さに形成する。窒化チタン膜は
スパッタ法によって形成される。スパッタ法は、窒化チ
タン材料のターゲットをアルゴン分子でスパッタする方
法でも、さらにはチタン材料を窒素分子でスパッタする
方法でもよい。
０Å〜１０００Å）の厚さに形成する。窒化チタン膜は
スパッタ法によって形成される。スパッタ法は、窒化チ
タン材料のターゲットをアルゴン分子でスパッタする方
法でも、さらにはチタン材料を窒素分子でスパッタする
方法でもよい。
【００２３】スパッタリングの条件は、 圧力 ３×１０-3 Ｔｏｒｒ ＲＦパワー ２００Ｗ 加熱温度 ２００度 で行う。
【００２４】この窒化チタン膜１７は、１５１で示され
る酸化珪素膜１６の窪みを埋める、あるいは覆って形成
される。その後アルミ膜１８を成膜する。そしてこのア
ルミ膜１８をウエットエッチングによりパターニングす
る。このパターニングは、交酸アルミ液を用い、アルミ
膜１８のみを選択的にエッチングする。このエッチング
の際、窒化チタン膜１７はほとんどエッチングされない
ので、１５１の窪みがさらに大きくなることはない。ま
たこのアルミ膜１８には、後の陽極酸化工程を良好に行
うために、スカンジウム、パラジウム、珪素から選ばれ
た一種または複数種の元素を１〜５重量％添加する。
る酸化珪素膜１６の窪みを埋める、あるいは覆って形成
される。その後アルミ膜１８を成膜する。そしてこのア
ルミ膜１８をウエットエッチングによりパターニングす
る。このパターニングは、交酸アルミ液を用い、アルミ
膜１８のみを選択的にエッチングする。このエッチング
の際、窒化チタン膜１７はほとんどエッチングされない
ので、１５１の窪みがさらに大きくなることはない。ま
たこのアルミ膜１８には、後の陽極酸化工程を良好に行
うために、スカンジウム、パラジウム、珪素から選ばれ
た一種または複数種の元素を１〜５重量％添加する。
【００２５】さらに、窒化チタン膜１７をパターニング
されたアルミ膜をマスクとして、アンモニア過水により
エッチングする。この際、窒化チタン膜は選択的にエッ
チングされる。その後、陽極酸化によってパターニング
されたゲイト電極１８の周囲に酸化物層１９を形成す
る。この陽極酸化工程は、酒石酸を３重量％、アンモニ
ア水を５重量％混合したエチレングリコールを電解溶液
として用いた。また、この工程において形成される酸化
物層の厚さは、印加電圧と酸化時間によって制御するこ
とができる。
されたアルミ膜をマスクとして、アンモニア過水により
エッチングする。この際、窒化チタン膜は選択的にエッ
チングされる。その後、陽極酸化によってパターニング
されたゲイト電極１８の周囲に酸化物層１９を形成す
る。この陽極酸化工程は、酒石酸を３重量％、アンモニ
ア水を５重量％混合したエチレングリコールを電解溶液
として用いた。また、この工程において形成される酸化
物層の厚さは、印加電圧と酸化時間によって制御するこ
とができる。
【００２６】この陽極酸化工程において、１５１で示す
窪み部分に電解溶液が侵入しても、１５２で示す部分が
ゲイト絶縁膜１６側から進行することがないので、１５
２で示す部分が絶縁化され、ゲイト電極１８が断線する
ことを防ぐことをできる。
窪み部分に電解溶液が侵入しても、１５２で示す部分が
ゲイト絶縁膜１６側から進行することがないので、１５
２で示す部分が絶縁化され、ゲイト電極１８が断線する
ことを防ぐことをできる。
【００２７】図１において、図１（Ｃ）に示す状態をＡ
−Ａ’で切った断面が図１（Ｄ）である。
−Ａ’で切った断面が図１（Ｄ）である。
【００２８】そして、ゲイト電極（図１（Ｄ）の１８で
示される）と酸化物層１９とをマスクとして、Ｐのイオ
ン注入を行う。このＰのイオン注入工程において、１０
１と１０３の領域にＰのイオンが注入される。この工程
で、ソース／ドレイン領域１０１、１０３とチャネル形
成領域１０２とを自己整合的に形成する。この際、陽極
酸化工程で形成された酸化物層１９の厚さで、オフセッ
トゲイト領域を形成することができる。そして、レーザ
ー光または強光の照射によって、１０１と１０３の領域
の活性化を行い、ソース／ドレイン領域１０１、１０３
を形成する。
示される）と酸化物層１９とをマスクとして、Ｐのイオ
ン注入を行う。このＰのイオン注入工程において、１０
１と１０３の領域にＰのイオンが注入される。この工程
で、ソース／ドレイン領域１０１、１０３とチャネル形
成領域１０２とを自己整合的に形成する。この際、陽極
酸化工程で形成された酸化物層１９の厚さで、オフセッ
トゲイト領域を形成することができる。そして、レーザ
ー光または強光の照射によって、１０１と１０３の領域
の活性化を行い、ソース／ドレイン領域１０１、１０３
を形成する。
【００２９】この活性化工程（アニール工程）におい
て、強光として赤外光を用いたラピッドサーマルアニー
ル（ＲＴＡ）を行うことは有用である。この方法は、珪
素膜に赤外光が選択的に吸収されることを利用して、短
時間において珪素膜を１０００〜１２００度程度に加熱
し、アニールする方法である。
て、強光として赤外光を用いたラピッドサーマルアニー
ル（ＲＴＡ）を行うことは有用である。この方法は、珪
素膜に赤外光が選択的に吸収されることを利用して、短
時間において珪素膜を１０００〜１２００度程度に加熱
し、アニールする方法である。
【００３０】そして、図面には示さないが、層間絶縁物
の成膜と穴明けパターニング、さらにはソース／ドレイ
ン電極とゲイト電極の形成を行ってＴＦＴを完成する。
の成膜と穴明けパターニング、さらにはソース／ドレイ
ン電極とゲイト電極の形成を行ってＴＦＴを完成する。
【００３１】
【効果】ゲイト絶縁膜上に窒化チタン膜を形成し、さら
にアルミ膜を形成することで、その後のアルミ膜のパタ
ーニング工程において、活性層端部におけるアルミ膜が
ゲイト絶縁膜側からエッチングされることがない。さら
には、陽極酸化工程における酸化物層形成に際し、アル
ミ膜のゲイト絶縁膜側からの酸化の進行を抑えることが
できる。こうして、ゲイト配線の実質的な断線を防止す
ることができ、高信頼性を有するＴＦＴを得ることがで
きる。
にアルミ膜を形成することで、その後のアルミ膜のパタ
ーニング工程において、活性層端部におけるアルミ膜が
ゲイト絶縁膜側からエッチングされることがない。さら
には、陽極酸化工程における酸化物層形成に際し、アル
ミ膜のゲイト絶縁膜側からの酸化の進行を抑えることが
できる。こうして、ゲイト配線の実質的な断線を防止す
ることができ、高信頼性を有するＴＦＴを得ることがで
きる。
【図１】 実施例の構成を示す。
【図２】 従来例の構成を示す。
【図３】 従来例の構成を示す。
【図４】 薄膜の状態を示す写真である。
１１・・・・ガラス基板 １２・・・・下地膜（酸化珪素膜） １３・・・・珪素膜 １４・・・・活性層 １６・・・・ゲイト絶縁膜（酸化珪素膜） １７・・・・窒化チタン膜 １８・・・・アルミ膜 １９・・・・酸化物層 １０１・・・ソース／ドレイン領域 １０２・・・チャネル形成領域 １０３・・・ドレイン／ソース領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 Ａ 7376−4Ｍ
Claims (5)
- 【請求項１】 活性層上にゲイト絶縁膜を形成する工程
と、 前記ゲイト絶縁膜上に窒化チタン膜、金属チタン膜、リ
ンドープ珪素膜から選ばれた第１の膜を形成する工程
と、 前記第１の膜上にアルミを主成分とする第２の膜を形成
する工程と、 前記第２の膜表面を酸化して酸化物層を形成する工程
と、 を有する半導体装置作製方法。 - 【請求項２】 活性層を覆ってゲイト絶縁膜が形成さ
れ、 前記ゲイト絶縁膜上に活性層を覆って窒化チタン膜、金
属チタン膜、リンドープ珪素膜から選ばれた第１の膜が
形成され、 前記第１の膜上にアルミを主成分とする第２の膜が形成
され、 前記第２の膜表面は酸化されていることを特徴とする半
導体装置。 - 【請求項３】 ゲイト電極が、窒化チタン膜、金属チタ
ン膜、リンドープ珪素膜から選ばれた第１の膜と、アル
ミを主成分とする第２の膜との２層構造を有しているこ
とを特膜とする半導体装置。 - 【請求項４】 凸部を有する基体上にアルミを主成分と
する配線を形成する方法であって、 凸部を有する基体上にアルミのエッチングに際して、選
択性が得られる材料で第１の膜を形成する工程と、 前記第１の膜上にアルミを主成分とする第２の膜を形成
する工程と、 前記第２の膜をパターニングする工程と、 を有する半導体装置作製方法。 - 【請求項５】 請求項４において、第２の膜のパターニ
ング後に、該膜の周囲を酸化することを特徴とする半導
体装置作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192829A JPH0730125A (ja) | 1993-07-07 | 1993-07-07 | 半導体装置およびその作製方法 |
| US08/635,283 US6201281B1 (en) | 1993-07-07 | 1996-04-19 | Semiconductor device and method for producing the same |
| US09/782,299 US6569719B2 (en) | 1993-07-07 | 2001-02-14 | Semiconductor device and method for producing the same |
| US10/336,805 US6784453B2 (en) | 1993-07-07 | 2003-01-06 | Semiconductor device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192829A JPH0730125A (ja) | 1993-07-07 | 1993-07-07 | 半導体装置およびその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730125A true JPH0730125A (ja) | 1995-01-31 |
Family
ID=16297673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5192829A Pending JPH0730125A (ja) | 1993-07-07 | 1993-07-07 | 半導体装置およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6201281B1 (ja) |
| JP (1) | JPH0730125A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396147B1 (en) | 1998-05-16 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with metal-oxide conductors |
| US6495857B2 (en) | 1995-07-27 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transister semiconductor devices |
| KR100477821B1 (ko) * | 1997-12-30 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730125A (ja) * | 1993-07-07 | 1995-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3907726B2 (ja) * | 1995-12-09 | 2007-04-18 | 株式会社半導体エネルギー研究所 | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 |
| KR100248123B1 (ko) | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| US6501094B1 (en) * | 1997-06-11 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a bottom gate type thin film transistor |
| JP3403949B2 (ja) | 1998-09-03 | 2003-05-06 | シャープ株式会社 | 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法 |
| CN1244890C (zh) * | 1998-11-26 | 2006-03-08 | 精工爱普生株式会社 | 电光装置及其制造方法和电子装置 |
| US6777716B1 (en) | 1999-02-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing therefor |
| JP3415602B2 (ja) * | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
| JP3532188B1 (ja) * | 2002-10-21 | 2004-05-31 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US7485579B2 (en) | 2002-12-13 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004200378A (ja) * | 2002-12-18 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2004241397A (ja) * | 2003-01-23 | 2004-08-26 | Dainippon Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP4663963B2 (ja) * | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI489519B (zh) | 2004-04-28 | 2015-06-21 | 半導體能源研究所股份有限公司 | 基板上配線，半導體裝置及其製造方法 |
| US7785947B2 (en) * | 2005-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma |
| US8222646B2 (en) * | 2005-07-08 | 2012-07-17 | The Hong Kong University Of Science And Technology | Thin-film transistors with metal source and drain and methods of fabrication |
| US10854472B2 (en) | 2014-03-19 | 2020-12-01 | Globalfoundries Inc. | Method for forming a metal gate including de-oxidation of an oxidized surface of the metal gate utilizing a reducing agent |
| CN105374748B (zh) * | 2015-10-13 | 2018-05-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458564A (ja) * | 1990-06-28 | 1992-02-25 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPH04360580A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタおよびその製造方法 |
| JPH05114724A (ja) * | 1991-08-26 | 1993-05-07 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置およびその作製方法 |
| JPH0613615A (ja) * | 1992-04-10 | 1994-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995592A (ja) | 1973-01-12 | 1974-09-10 | ||
| DE3272410D1 (en) * | 1981-02-16 | 1986-09-11 | Fujitsu Ltd | Method of producing mosfet type semiconductor device |
| US4570328A (en) | 1983-03-07 | 1986-02-18 | Motorola, Inc. | Method of producing titanium nitride MOS device gate electrode |
| JPS61183971A (ja) | 1985-02-08 | 1986-08-16 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| US5166086A (en) | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| US4931411A (en) | 1985-05-01 | 1990-06-05 | Texas Instruments Incorporated | Integrated circuit process with TiN-gate transistor |
| US4707721A (en) * | 1986-02-20 | 1987-11-17 | Texas Instruments Incorporated | Passivated dual dielectric gate system and method for fabricating same |
| US4755478A (en) * | 1987-08-13 | 1988-07-05 | International Business Machines Corporation | Method of forming metal-strapped polysilicon gate electrode for FET device |
| JPH0283941A (ja) | 1988-09-21 | 1990-03-26 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| US5245207A (en) | 1989-04-21 | 1993-09-14 | Nobuo Mikoshiba | Integrated circuit |
| JP2731236B2 (ja) | 1989-05-09 | 1998-03-25 | 三菱電機株式会社 | 薄膜結晶層を有する半導体装置の製造方法 |
| EP0431165A1 (de) | 1989-06-30 | 1991-06-12 | Institut Strukturnoi Makrokinetiki Akademii Nauk Sssr | Verfahren zur herstellung keramischen kompositmaterials |
| US5498573A (en) * | 1989-11-29 | 1996-03-12 | General Electric Company | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices |
| US5141897A (en) | 1990-03-23 | 1992-08-25 | At&T Bell Laboratories | Method of making integrated circuit interconnection |
| JPH0411722A (ja) | 1990-04-28 | 1992-01-16 | Kyocera Corp | 半導体結晶化膜の形成方法 |
| JPH0465168A (ja) | 1990-07-05 | 1992-03-02 | Hitachi Ltd | 薄膜トランジスタ |
| JP2982254B2 (ja) | 1990-08-20 | 1999-11-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR950013784B1 (ko) * | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| GB2255443B (en) | 1991-04-30 | 1995-09-13 | Samsung Electronics Co Ltd | Fabricating a metal electrode of a semiconductor device |
| JPH0521829A (ja) * | 1991-07-12 | 1993-01-29 | Hitachi Ltd | 半導体装置 |
| JPH0793363B2 (ja) * | 1991-09-25 | 1995-10-09 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| JPH06132303A (ja) | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH05299655A (ja) | 1992-04-08 | 1993-11-12 | Nec Corp | 薄膜トランジスタ |
| US5576225A (en) * | 1992-05-09 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming electric circuit using anodic oxidation |
| US5252502A (en) | 1992-08-03 | 1993-10-12 | Texas Instruments Incorporated | Method of making MOS VLSI semiconductor device with metal gate |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| JP3450376B2 (ja) * | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH0730125A (ja) * | 1993-07-07 | 1995-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR0139346B1 (ko) | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
-
1993
- 1993-07-07 JP JP5192829A patent/JPH0730125A/ja active Pending
-
1996
- 1996-04-19 US US08/635,283 patent/US6201281B1/en not_active Expired - Lifetime
-
2001
- 2001-02-14 US US09/782,299 patent/US6569719B2/en not_active Expired - Fee Related
-
2003
- 2003-01-06 US US10/336,805 patent/US6784453B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458564A (ja) * | 1990-06-28 | 1992-02-25 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPH04360580A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタおよびその製造方法 |
| JPH05114724A (ja) * | 1991-08-26 | 1993-05-07 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置およびその作製方法 |
| JPH0613615A (ja) * | 1992-04-10 | 1994-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495857B2 (en) | 1995-07-27 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transister semiconductor devices |
| KR100477821B1 (ko) * | 1997-12-30 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US6396147B1 (en) | 1998-05-16 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with metal-oxide conductors |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030132482A1 (en) | 2003-07-17 |
| US6784453B2 (en) | 2004-08-31 |
| US20010044196A1 (en) | 2001-11-22 |
| US6201281B1 (en) | 2001-03-13 |
| US6569719B2 (en) | 2003-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0730125A (ja) | 半導体装置およびその作製方法 | |
| US8198683B2 (en) | Semiconductor device including transistors with silicided impurity regions | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| JPH07310191A (ja) | エッチング材料およびエッチング方法 | |
| JP3030367B2 (ja) | 半導体装置およびその作製方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP3252990B2 (ja) | 半導体装置およびその作製方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP2003023014A (ja) | 半導体装置 | |
| JPH1117186A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
| JPH10261805A (ja) | 薄膜半導体装置の作製方法 | |
| JP3357337B2 (ja) | 集積回路 | |
| JP3357321B2 (ja) | 半導体装置の作製方法 | |
| JP2002033328A (ja) | 半導体装置 | |
| JPH09186101A (ja) | 半導体装置の作製方法 | |
| JPH09181329A (ja) | 半導体装置およびその作製方法 | |
| JP2000091594A (ja) | 半導体装置 | |
| JPH1074953A (ja) | 半導体装置の作製方法 | |
| JP2002237595A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002033329A (ja) | 半導体装置の作製方法 | |
| JPH11154647A (ja) | 薄膜状半導体装置の作製方法 | |
| JPH11330490A (ja) | 半導体装置およびその作製方法並びに電気光学装置 |