JPH0730128A - 振動式トランスデューサとその製造方法 - Google Patents
振動式トランスデューサとその製造方法Info
- Publication number
- JPH0730128A JPH0730128A JP5169043A JP16904393A JPH0730128A JP H0730128 A JPH0730128 A JP H0730128A JP 5169043 A JP5169043 A JP 5169043A JP 16904393 A JP16904393 A JP 16904393A JP H0730128 A JPH0730128 A JP H0730128A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- vibrating
- vibration
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/50—Devices controlled by mechanical forces, e.g. pressure
Landscapes
- Measuring Fluid Pressure (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で歪を高精度に計測することがで
きるように改良された振動式トランスデューサとその製
造方法を提供するにある。 【構成】 第１伝導形式を有する半導体の基板と、この
基板の表面に形成され先の伝導形式とは逆の第２伝導形
式を有するドレインとソースにより挟まれたチャネル
と、両端が固定されこれ等のドレインとソースの表面か
ら変位可能なように間隙を保持しながら先のドレインと
ソースのうち少なくとも１つと先のチャネルとを覆って
配置され自励発振により先のドレインとの間に生じる静
電力により変位する板状の振動ゲートとを具備する振動
式トランスデューサと、その製造方法である。
きるように改良された振動式トランスデューサとその製
造方法を提供するにある。 【構成】 第１伝導形式を有する半導体の基板と、この
基板の表面に形成され先の伝導形式とは逆の第２伝導形
式を有するドレインとソースにより挟まれたチャネル
と、両端が固定されこれ等のドレインとソースの表面か
ら変位可能なように間隙を保持しながら先のドレインと
ソースのうち少なくとも１つと先のチャネルとを覆って
配置され自励発振により先のドレインとの間に生じる静
電力により変位する板状の振動ゲートとを具備する振動
式トランスデューサと、その製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、歪などに対応して変化
する周波数を検出することにより印加された歪などの物
理量を知る振動式トランスデューサに係り、特に、簡単
な構成で歪を高精度に計測することができるように改良
された振動式トランスデューサに関する。
する周波数を検出することにより印加された歪などの物
理量を知る振動式トランスデューサに係り、特に、簡単
な構成で歪を高精度に計測することができるように改良
された振動式トランスデューサに関する。
【０００２】
【従来の技術】図３０は従来の振動式トランスデューサ
を圧力センサとして用いた構成の斜視図、図３１は図３
０におけるＡ部を拡大しこれに振動検出回路を接続した
構成図、図３２は図３１におけるＡ−Ａ’断面を示す断
面図、図３３は図３１に示す構成を電気的な等価回路で
示した説明図である。これらの従来の振動式トランスデ
ューサは米国特許第４９２６１４３号などに開示されて
いる。
を圧力センサとして用いた構成の斜視図、図３１は図３
０におけるＡ部を拡大しこれに振動検出回路を接続した
構成図、図３２は図３１におけるＡ−Ａ’断面を示す断
面図、図３３は図３１に示す構成を電気的な等価回路で
示した説明図である。これらの従来の振動式トランスデ
ューサは米国特許第４９２６１４３号などに開示されて
いる。
【０００３】図３０に示すように、１０はその上面が結
晶面（１００）を有する例えば不純物濃度が１０15原子
／ｃｍ3以下で、伝導形式がｐ形のシリコン単結晶の基
板である。この基板１０の一方の面にダイアフラム１１
が裏面からエッチングにより掘り起こされて薄肉に形成
されている。
晶面（１００）を有する例えば不純物濃度が１０15原子
／ｃｍ3以下で、伝導形式がｐ形のシリコン単結晶の基
板である。この基板１０の一方の面にダイアフラム１１
が裏面からエッチングにより掘り起こされて薄肉に形成
されている。
【０００４】このダイアフラム１１の周辺の厚肉部１２
は中央に導圧孔１３を持つ台座１４に接合されて、この
導圧管１５に測定すべき圧力ＰMが導入される。このダ
イアフラム１１の符号Ａで示すエッチングしない側の表
面には部分的に不純物濃度が１０17程度のｎ+拡散層
（図では省略）が形成され、このｎ+拡散層の一部に振
動子１６が結晶軸＜００１＞方向に形成されている（図
３１）。この振動子１６は、例えばダイアフラム１１に
形成されたｎ+拡散層およびｐ層をフオトリソグラフイ
とアンダーエッチングの技術を用いて加工する。
は中央に導圧孔１３を持つ台座１４に接合されて、この
導圧管１５に測定すべき圧力ＰMが導入される。このダ
イアフラム１１の符号Ａで示すエッチングしない側の表
面には部分的に不純物濃度が１０17程度のｎ+拡散層
（図では省略）が形成され、このｎ+拡散層の一部に振
動子１６が結晶軸＜００１＞方向に形成されている（図
３１）。この振動子１６は、例えばダイアフラム１１に
形成されたｎ+拡散層およびｐ層をフオトリソグラフイ
とアンダーエッチングの技術を用いて加工する。
【０００５】１７は振動子１６の中央上部に振動子１６
に直交して非接触の状態で設けられた磁石であり、１８
は絶縁膜としてのＳiＯ2膜である（図３２参照）。１９
ａ、１９ｂは例えばアルミニウムなどの金属電極であ
り、この金属電極１９ａの一端は振動子１６から延長し
たｎ+層にＳiＯ2層を介して設けたコンタクトホール２
０ａを通じて接続され、その他端はリード線を介して振
動子１６の抵抗値にほぼ等しい比較抵抗Ｒ0の一端と増
幅器２１の入力端にそれぞれ接続されている。
に直交して非接触の状態で設けられた磁石であり、１８
は絶縁膜としてのＳiＯ2膜である（図３２参照）。１９
ａ、１９ｂは例えばアルミニウムなどの金属電極であ
り、この金属電極１９ａの一端は振動子１６から延長し
たｎ+層にＳiＯ2層を介して設けたコンタクトホール２
０ａを通じて接続され、その他端はリード線を介して振
動子１６の抵抗値にほぼ等しい比較抵抗Ｒ0の一端と増
幅器２１の入力端にそれぞれ接続されている。
【０００６】増幅器２１の出力端からは出力信号が取り
出されるとともにトランス２２の一次コイルＬ1の一端
に接続されている。この一次コイルＬ1の他端はコモン
ラインに接続されている。一方、比較抵抗Ｒ0の他端は
中点がコモンラインに接続されたトランス２２の２次コ
イルＬ2の一端に接続され、この２次コイルＬ2の他端は
振動子１６の他端に同様に形成された金属電極１９ｂ、
コンタクトホール２０ｂを介してｎ+拡散層に接合され
ている。
出されるとともにトランス２２の一次コイルＬ1の一端
に接続されている。この一次コイルＬ1の他端はコモン
ラインに接続されている。一方、比較抵抗Ｒ0の他端は
中点がコモンラインに接続されたトランス２２の２次コ
イルＬ2の一端に接続され、この２次コイルＬ2の他端は
振動子１６の他端に同様に形成された金属電極１９ｂ、
コンタクトホール２０ｂを介してｎ+拡散層に接合され
ている。
【０００７】以上の構成において、ｐ形層（基板１０）
とｎ+拡散層（振動子１６）の間に逆バイアス電圧を印
加して絶縁し、振動子１６に交流電流ｉを流すと、振動
子１６の共振状態において振動子１６のインピーダンス
をＲとして図３３に示すような等価回路を得る。
とｎ+拡散層（振動子１６）の間に逆バイアス電圧を印
加して絶縁し、振動子１６に交流電流ｉを流すと、振動
子１６の共振状態において振動子１６のインピーダンス
をＲとして図３３に示すような等価回路を得る。
【０００８】このようにして、中点Ｃ0をコモンライン
に接続した２次コイルＬ2、比較抵抗Ｒ0、及びインピー
ダンスＲによりブリッジが構成されるので、このブリッ
ジによる不平衡信号を増幅器２１で検出し、その出力を
帰還線２３を介して１次コイルＬ1に正帰還すると、系
は振動子１６の固有振動数で自励発振を起こす。
に接続した２次コイルＬ2、比較抵抗Ｒ0、及びインピー
ダンスＲによりブリッジが構成されるので、このブリッ
ジによる不平衡信号を増幅器２１で検出し、その出力を
帰還線２３を介して１次コイルＬ1に正帰還すると、系
は振動子１６の固有振動数で自励発振を起こす。
【０００９】ここで、導圧孔１３を介してダイアフラム
１１に圧力Ｐが印加されると、これにより振動子１６に
働く張力が変化し、その共振周波数が変化する。このた
め、振動子１６の固有振動数が変化することとなり、こ
の固有振動数の変化から圧力Ｐの大きさを知ることがで
きる。
１１に圧力Ｐが印加されると、これにより振動子１６に
働く張力が変化し、その共振周波数が変化する。このた
め、振動子１６の固有振動数が変化することとなり、こ
の固有振動数の変化から圧力Ｐの大きさを知ることがで
きる。
【００１０】
【発明が解決しようとする課題】しかしながら、以上の
ような振動式センサは、大きな寸法の磁石１７を必要と
し、このため固定構造が複雑になる欠点を有している。
そこで、この磁石を使用しない構成として、例えば励振
手段として静電気力を用い、検出素子としてピエゾ抵抗
を用い、これ等を発振ループの中に組み込んで自励発振
を起こさせ、この発振ループに生じる周波数の変化で歪
を検出する構成が考えられるが、この構成によると振動
子に電流を流す構成となるので発熱により温度が上昇し
誤差要因を作り、また振動子の上にピエゾゲージを作り
込む必要があるので製造プロセスが複雑になる欠点をも
つ。また、圧電ドライブして感圧素子で検出する構成も
考えられるが、この構成によれば、圧電材料が限定さ
れ、特にシリコンは圧電性がないので、ＰＺＴなどをシ
リコン上に成膜しなければならず、作製が難しいという
問題がある。
ような振動式センサは、大きな寸法の磁石１７を必要と
し、このため固定構造が複雑になる欠点を有している。
そこで、この磁石を使用しない構成として、例えば励振
手段として静電気力を用い、検出素子としてピエゾ抵抗
を用い、これ等を発振ループの中に組み込んで自励発振
を起こさせ、この発振ループに生じる周波数の変化で歪
を検出する構成が考えられるが、この構成によると振動
子に電流を流す構成となるので発熱により温度が上昇し
誤差要因を作り、また振動子の上にピエゾゲージを作り
込む必要があるので製造プロセスが複雑になる欠点をも
つ。また、圧電ドライブして感圧素子で検出する構成も
考えられるが、この構成によれば、圧電材料が限定さ
れ、特にシリコンは圧電性がないので、ＰＺＴなどをシ
リコン上に成膜しなければならず、作製が難しいという
問題がある。
【００１１】
【課題を解決するための手段】本発明は、以上の課題を
解決するための第１の主な構成は、第１伝導形式を有す
る半導体の基板と、この基板の表面に形成され先の伝導
形式とは逆の第２伝導形式を有するドレインとソースに
より挟まれたチャネルと、両端が固定されこれ等のドレ
インとソースの表面から変位可能なように間隙を保持し
ながら先のドレインとソースのうち少なくとも１つと先
のチャネルとを覆って配置され自励発振により先のドレ
インとの間に生じる静電力により変位する板状の振動ゲ
ートとを具備するようにし、第２の主な構成は、第１伝
導形式を有する半導体の基板と、この基板の表面に形成
され先の伝導形式とは逆の第２伝導形式を有するドレイ
ンとソースにより挟まれたチャネルと、先の基板の表面
上に形成されたゲート酸化膜と、このゲート酸化膜の上
を覆い弗化水素酸に対して耐性の強い絶縁膜と、主とし
てポリシリコンよりなり先の絶縁膜とは間隙を保持して
先のチャネルに対向するように先の基板に両端が固定さ
れた導電性の振動ゲートと、この振動ゲートを覆い内部
が真空に保持されたシエルとを具備するようにし、第３
の主な構成は、底部が薄肉に形成されたシリコンの基板
の上面に所定の間隔を保持して両端が固定された振動ゲ
ートを有しその周囲に間隔を保って覆うシエルを形成す
る振動式トランスデューサの製造方法において、（Ａ）
先の基板の上をゲート酸化膜で成膜し、この後、チャネ
ルに対応する部分だけ先の基板に間隔をおいて不純物を
イオン注入してドレインとソースとを形成してから先の
ゲート酸化膜の上を弗化水素酸に対して耐性の強い絶縁
膜で覆い、（Ｂ）この絶縁膜の上に第１犠牲酸化膜を成
膜してからこの上に振動ゲートとなるポリシリコンを堆
積してこれに不純物をドープして導電性を付与して所定
形状とし、この上を第２犠牲酸化膜で成膜して先の第１
・第２犠牲酸化膜を弗化水素酸でエッチングして所定形
状の間隙対応部を形成し、（Ｃ）この間隙対応部と先の
絶縁膜を覆ってギャップ対応の酸化膜を成膜し、この上
にシェルとなるポリシリコンを堆積してから、先の間隙
対応部とギャップ対応の酸化膜とを弗化水素酸でエッチ
ングして除去して振動ゲートとシエルとこれらに囲まれ
た空隙部を形成し、（Ｄ）この後、真空中で先のシエル
と先の絶縁膜とをポリシリコンで覆って先の空隙部を真
空に保持するようにして製造するようにしたものであ
る。
解決するための第１の主な構成は、第１伝導形式を有す
る半導体の基板と、この基板の表面に形成され先の伝導
形式とは逆の第２伝導形式を有するドレインとソースに
より挟まれたチャネルと、両端が固定されこれ等のドレ
インとソースの表面から変位可能なように間隙を保持し
ながら先のドレインとソースのうち少なくとも１つと先
のチャネルとを覆って配置され自励発振により先のドレ
インとの間に生じる静電力により変位する板状の振動ゲ
ートとを具備するようにし、第２の主な構成は、第１伝
導形式を有する半導体の基板と、この基板の表面に形成
され先の伝導形式とは逆の第２伝導形式を有するドレイ
ンとソースにより挟まれたチャネルと、先の基板の表面
上に形成されたゲート酸化膜と、このゲート酸化膜の上
を覆い弗化水素酸に対して耐性の強い絶縁膜と、主とし
てポリシリコンよりなり先の絶縁膜とは間隙を保持して
先のチャネルに対向するように先の基板に両端が固定さ
れた導電性の振動ゲートと、この振動ゲートを覆い内部
が真空に保持されたシエルとを具備するようにし、第３
の主な構成は、底部が薄肉に形成されたシリコンの基板
の上面に所定の間隔を保持して両端が固定された振動ゲ
ートを有しその周囲に間隔を保って覆うシエルを形成す
る振動式トランスデューサの製造方法において、（Ａ）
先の基板の上をゲート酸化膜で成膜し、この後、チャネ
ルに対応する部分だけ先の基板に間隔をおいて不純物を
イオン注入してドレインとソースとを形成してから先の
ゲート酸化膜の上を弗化水素酸に対して耐性の強い絶縁
膜で覆い、（Ｂ）この絶縁膜の上に第１犠牲酸化膜を成
膜してからこの上に振動ゲートとなるポリシリコンを堆
積してこれに不純物をドープして導電性を付与して所定
形状とし、この上を第２犠牲酸化膜で成膜して先の第１
・第２犠牲酸化膜を弗化水素酸でエッチングして所定形
状の間隙対応部を形成し、（Ｃ）この間隙対応部と先の
絶縁膜を覆ってギャップ対応の酸化膜を成膜し、この上
にシェルとなるポリシリコンを堆積してから、先の間隙
対応部とギャップ対応の酸化膜とを弗化水素酸でエッチ
ングして除去して振動ゲートとシエルとこれらに囲まれ
た空隙部を形成し、（Ｄ）この後、真空中で先のシエル
と先の絶縁膜とをポリシリコンで覆って先の空隙部を真
空に保持するようにして製造するようにしたものであ
る。
【００１２】
【実施例】以下、本発明の実施例について図を用いて説
明する。図１は本発明の１実施例の構成を示す構成図で
ある。
明する。図１は本発明の１実施例の構成を示す構成図で
ある。
【００１３】シリコン基板２４は、例えば伝導形式がｎ
形に形成され、ここには電極２５が固定され、電極２５
は共通電位点ＣＯＭに接続されている。このシリコン基
板２４の上面には、ｐ形の不純物が拡散されてソースＳ
が形成され、ここにソースＳの電位を取り出すための電
極２６が形成されている。また、このシリコン基板２４
の下面には図示していないが測定すべき圧力ＰMなどが
印加される。
形に形成され、ここには電極２５が固定され、電極２５
は共通電位点ＣＯＭに接続されている。このシリコン基
板２４の上面には、ｐ形の不純物が拡散されてソースＳ
が形成され、ここにソースＳの電位を取り出すための電
極２６が形成されている。また、このシリコン基板２４
の下面には図示していないが測定すべき圧力ＰMなどが
印加される。
【００１４】また、このソースＳに対して所定間隔Ｗだ
け離れて、同じくシリコン基板２４の上面にｐ形の不純
物が拡散されてドレインＤが形成され、ここにドレイン
Ｄの電位を取り出すための電極２７が形成されている。
け離れて、同じくシリコン基板２４の上面にｐ形の不純
物が拡散されてドレインＤが形成され、ここにドレイン
Ｄの電位を取り出すための電極２７が形成されている。
【００１５】シリコン基板２４の所定間隔Ｗの部分の上
方には、ｘ1だけ離れて凸部２８、２９が形成され、不
純物が拡散されて導電性が付与された板状の振動子とし
て機能する振動ゲート３０（便宜的にＧなる符号を用い
ることもある）の両端が、これ等の凸部２８、２９に固
定されている。つまり、振動ゲート３０とシリコン基板
２４とは両端を除いてｘだけ離れて配置され、この振動
ゲート３０に対応するシリコン基板２４には図示されて
いないがドレインＤとソースＳとの間にチャネルＣＮＮ
が形成される。
方には、ｘ1だけ離れて凸部２８、２９が形成され、不
純物が拡散されて導電性が付与された板状の振動子とし
て機能する振動ゲート３０（便宜的にＧなる符号を用い
ることもある）の両端が、これ等の凸部２８、２９に固
定されている。つまり、振動ゲート３０とシリコン基板
２４とは両端を除いてｘだけ離れて配置され、この振動
ゲート３０に対応するシリコン基板２４には図示されて
いないがドレインＤとソースＳとの間にチャネルＣＮＮ
が形成される。
【００１６】電極２７と共通電位点ＣＯＭとの間には、
抵抗Ｒ１と直流電源Ｅ１とが直列に接続され、共通電位
点ＣＯＭに対してドレインＤの電位は負電位に保持され
ている。また、振動ゲート３０には直流電源Ｅ２が共通
電位点ＣＯＭに対して負電位になるように接続されてい
る。
抵抗Ｒ１と直流電源Ｅ１とが直列に接続され、共通電位
点ＣＯＭに対してドレインＤの電位は負電位に保持され
ている。また、振動ゲート３０には直流電源Ｅ２が共通
電位点ＣＯＭに対して負電位になるように接続されてい
る。
【００１７】図２は図１に示す実施例の動作を説明する
説明図である。振動ゲート３０の長手方向から見たシリ
コン基板２４の断面を含む構成となっている。ゲートと
して機能する振動ゲート３０には、直流電源Ｅ２から負
の電位が印加されているので、図２に示すように電子は
振動子３０の下の表面からシリコン基板２４の内部（図
２では下の方）へ押しやられ、逆に正孔は表面に引き寄
せられるようになる。
説明図である。振動ゲート３０の長手方向から見たシリ
コン基板２４の断面を含む構成となっている。ゲートと
して機能する振動ゲート３０には、直流電源Ｅ２から負
の電位が印加されているので、図２に示すように電子は
振動子３０の下の表面からシリコン基板２４の内部（図
２では下の方）へ押しやられ、逆に正孔は表面に引き寄
せられるようになる。
【００１８】引き寄せられた正孔（Ｐ形）によって表面
に細いＰ形の伝導層であるチャネルＣＮＮ１が形成され
ソースＳ（Ｐ形）とドレインＤ（Ｐ形）との間をＰ形で
結ぶことになり、このためソースＳとドレインＤとの間
に電流ｉd1が流れる。
に細いＰ形の伝導層であるチャネルＣＮＮ１が形成され
ソースＳ（Ｐ形）とドレインＤ（Ｐ形）との間をＰ形で
結ぶことになり、このためソースＳとドレインＤとの間
に電流ｉd1が流れる。
【００１９】この電流ｉd1によって発生するドレインＤ
の電圧は、ドレイン抵抗ＲDと、ドレインとシリコン基
板２４との間に形成される静電容量ＣDにより、位相シ
フトを受け、この位相シフトを受けた電位変化により振
動ゲート３０とドレインＤとの間の静電吸引力を変化さ
せ間隔ｘ1を変化させる。
の電圧は、ドレイン抵抗ＲDと、ドレインとシリコン基
板２４との間に形成される静電容量ＣDにより、位相シ
フトを受け、この位相シフトを受けた電位変化により振
動ゲート３０とドレインＤとの間の静電吸引力を変化さ
せ間隔ｘ1を変化させる。
【００２０】この間隔ｘ1の変化によりチャネルＣＮＮ
１の厚さを変化させ、これにより電流ｉd1を変化させ、
これがドレインの電位変化を引き起こす。これを繰り返
して発振するが、この発振はドレイン抵抗ＲDとドレイ
ンＤとシリコン基板２４の間の静電容量ＣDと発振の発
振角速度ωとの積（ωＲDＣD）が１に比べて極めて大き
くなる様に選定することにより継続される。
１の厚さを変化させ、これにより電流ｉd1を変化させ、
これがドレインの電位変化を引き起こす。これを繰り返
して発振するが、この発振はドレイン抵抗ＲDとドレイ
ンＤとシリコン基板２４の間の静電容量ＣDと発振の発
振角速度ωとの積（ωＲDＣD）が１に比べて極めて大き
くなる様に選定することにより継続される。
【００２１】以上のように自励発振が維持されている状
態で、図示のようにシリコン基板２４に圧力ＰMが印加
されると、振動ゲート３０を固定する凸部２８、２９を
介してこの圧力ＰMによる歪が振動ゲート３０に加わ
り、これに対応して固有振動数が変化する。したがっ
て、この固有振動数の変化を取り出すことにより、圧力
ＰMの値を検知することができる。
態で、図示のようにシリコン基板２４に圧力ＰMが印加
されると、振動ゲート３０を固定する凸部２８、２９を
介してこの圧力ＰMによる歪が振動ゲート３０に加わ
り、これに対応して固有振動数が変化する。したがっ
て、この固有振動数の変化を取り出すことにより、圧力
ＰMの値を検知することができる。
【００２２】つぎに、以上の点について、数式を用いて
詳細に説明する。図３は図１に示すデバイス構成を等価
回路として表現したものである。図４は以下の計算をす
るために必要な図１に示すデバイス構成の各部の符号の
取り決めを示したものであり、図５は図３に示す等価回
路の各部を分解して伝達関数を求めるための説明図であ
る。
詳細に説明する。図３は図１に示すデバイス構成を等価
回路として表現したものである。図４は以下の計算をす
るために必要な図１に示すデバイス構成の各部の符号の
取り決めを示したものであり、図５は図３に示す等価回
路の各部を分解して伝達関数を求めるための説明図であ
る。
【００２３】図３においてＲDはドレインＤのドレイン
抵抗、ＣDはドレインＤとシリコン基板２４の間の静電
容量であり、基板２４に対向して振動ゲート３０が絶縁
して配置され、この振動ゲート３０は発振の発振角速度
ωで基板２４に接近したり離れたりして振動している。
この振動ゲート３０には直流電源Ｅ２が印加されてい
る。なお、簡単のためＲ1はゼロとして説明する。
抵抗、ＣDはドレインＤとシリコン基板２４の間の静電
容量であり、基板２４に対向して振動ゲート３０が絶縁
して配置され、この振動ゲート３０は発振の発振角速度
ωで基板２４に接近したり離れたりして振動している。
この振動ゲート３０には直流電源Ｅ２が印加されてい
る。なお、簡単のためＲ1はゼロとして説明する。
【００２４】この様な配列に対して、図４に示すよう
に、振動ゲート３０の幅はｂ、厚さはｈであり、基板２
４に対してｘ1だけ離れているものとする。また、この
振動ゲート３０は基板２４に形成されたドレインＤと幅
ａだけ覆われるように配置されている。このように覆う
ことによりドレインＤと振動ゲート３０との間の静電吸
引力を発振に対して有効に用いることができる。
に、振動ゲート３０の幅はｂ、厚さはｈであり、基板２
４に対してｘ1だけ離れているものとする。また、この
振動ゲート３０は基板２４に形成されたドレインＤと幅
ａだけ覆われるように配置されている。このように覆う
ことによりドレインＤと振動ゲート３０との間の静電吸
引力を発振に対して有効に用いることができる。
【００２５】そして、基板２４上のソースＳとドレイン
Ｄとの間隔、つまりチャネル幅はｗの長さとしてある。
図５は図３、図４に示す構成で発振が引き起こされる過
程を各部の伝達関数に分解して示している。これを用い
て、順次解析をする。
Ｄとの間隔、つまりチャネル幅はｗの長さとしてある。
図５は図３、図４に示す構成で発振が引き起こされる過
程を各部の伝達関数に分解して示している。これを用い
て、順次解析をする。
【００２６】ここで、Ｋ1はドレインＤに発生するドレ
イン電圧の変化Δｅd1に対するドレインＤと振動ゲート
３０との間の静電吸引力の変化ΔＦの比である伝達関数
を、Ｋ2は静電吸引力ΔＦに対する振動ゲート３０の変
位Δｘ1の比である伝達関数を、Ｋ3は振動ゲート３０の
変位Δｘ1に対するドレインＤのドレイン電流Δｉd1の
比である伝達関数を、Ｋ4はドレイン電流Δｉd1に対す
るドレイン電圧の変化Δｅd2の比である伝達関数をそれ
ぞれ示している。
イン電圧の変化Δｅd1に対するドレインＤと振動ゲート
３０との間の静電吸引力の変化ΔＦの比である伝達関数
を、Ｋ2は静電吸引力ΔＦに対する振動ゲート３０の変
位Δｘ1の比である伝達関数を、Ｋ3は振動ゲート３０の
変位Δｘ1に対するドレインＤのドレイン電流Δｉd1の
比である伝達関数を、Ｋ4はドレイン電流Δｉd1に対す
るドレイン電圧の変化Δｅd2の比である伝達関数をそれ
ぞれ示している。
【００２７】ここで、これ等の系が発振を起こす条件
は、 ＧL＝Ｋ1Ｋ2Ｋ3Ｋ4 （１） とし、∠ＧLをＧLの位相角とすれば、 ＧL＞１ （２） ∠ＧL＝０ （３） が発振条件となる。
は、 ＧL＝Ｋ1Ｋ2Ｋ3Ｋ4 （１） とし、∠ＧLをＧLの位相角とすれば、 ＧL＞１ （２） ∠ＧL＝０ （３） が発振条件となる。
【００２８】第１に、振動ゲート３０の単位長さ当りに
発生する静電吸引力Ｆは Ｆ＝ε0ａ（Ｖ／ｘ）2 （４） となる。ここで、Ｖ＝Ｅ1−Ｅ2であり、ε0は誘電率で
ある。ＶがΔｅd1変化したときに変化する静電吸引力Ｆ
の変化ΔＦは、δを偏微分記号として表現すると、 ΔＦ＝（δＦ／δＶ）Δｅd1 ＝２ε0ａＶ・Δｅd1／ｘ1 2 （５） ∴ Ｋ1＝ΔＦ／Δｅd1＝２ε0ａＶ／ｘ1 2 （６） となる。
発生する静電吸引力Ｆは Ｆ＝ε0ａ（Ｖ／ｘ）2 （４） となる。ここで、Ｖ＝Ｅ1−Ｅ2であり、ε0は誘電率で
ある。ＶがΔｅd1変化したときに変化する静電吸引力Ｆ
の変化ΔＦは、δを偏微分記号として表現すると、 ΔＦ＝（δＦ／δＶ）Δｅd1 ＝２ε0ａＶ・Δｅd1／ｘ1 2 （５） ∴ Ｋ1＝ΔＦ／Δｅd1＝２ε0ａＶ／ｘ1 2 （６） となる。
【００２９】第２に、両端固定梁の分布荷重ΔＦによる
変位Δｘは、 Δｘ1＝ΔＦ・Ｌ4／３８４ＥＩ（１＋ｊγω−τ0 2ω2） （７） となる。但し、Ｌは振動ゲート３０の長さ、Ｉは振動ゲ
ート３０の慣性モーメント、γは減衰率、τ0は固有周
期である。なお、Ｅは Ｅ＝Ｅ0（１＋Ｓη） Ｓ＝０．２４（Ｌ／ｈ）2 であり、Ｅ0は振動ゲート３０のヤング率、ηは歪であ
る。したがって、Ｋ2は Ｋ2＝Δｘ1／ΔＦ ＝Ｌ4／３８４Ｅ0Ｉ（１＋ｊγω−τ0 2ω2） （８） となる。
変位Δｘは、 Δｘ1＝ΔＦ・Ｌ4／３８４ＥＩ（１＋ｊγω−τ0 2ω2） （７） となる。但し、Ｌは振動ゲート３０の長さ、Ｉは振動ゲ
ート３０の慣性モーメント、γは減衰率、τ0は固有周
期である。なお、Ｅは Ｅ＝Ｅ0（１＋Ｓη） Ｓ＝０．２４（Ｌ／ｈ）2 であり、Ｅ0は振動ゲート３０のヤング率、ηは歪であ
る。したがって、Ｋ2は Ｋ2＝Δｘ1／ΔＦ ＝Ｌ4／３８４Ｅ0Ｉ（１＋ｊγω−τ0 2ω2） （８） となる。
【００３０】第３に、ドレイン電流ｉd1は、ピンチオフ
領域では、 ｉd1＝（１／２）μＣ0Ｌ（Ｅ2−ＶT）2／ｗ （９） となる。ここで、μは電子の易動度、Ｃ0はチャネル間
の単位面積当りの静電容量、ＶTはしきい値電圧であ
る。Ｃ0は Ｃ0＝ε0／ｘ1 （１０） である。
領域では、 ｉd1＝（１／２）μＣ0Ｌ（Ｅ2−ＶT）2／ｗ （９） となる。ここで、μは電子の易動度、Ｃ0はチャネル間
の単位面積当りの静電容量、ＶTはしきい値電圧であ
る。Ｃ0は Ｃ0＝ε0／ｘ1 （１０） である。
【００３１】振動ゲート３０がΔｘ1だけシリコン基板
２４側に接近したときのドレイン電流ｉd1の変化Δｉd1
は、 Δｉd1＝（δｉd1／δｘ1）（−Δｘ1） ＝（−１／２）με0Ｌ［（Ｅ2−ＶT）／ｘ1］2（−Δｘ1）／ｗ となる。従って、 Ｋ3＝Δｉd／Δｘ1 ＝（１／２）με0Ｌ［（Ｅ2−ＶT）／ｘ1］2／ｗ （１１） となる。
２４側に接近したときのドレイン電流ｉd1の変化Δｉd1
は、 Δｉd1＝（δｉd1／δｘ1）（−Δｘ1） ＝（−１／２）με0Ｌ［（Ｅ2−ＶT）／ｘ1］2（−Δｘ1）／ｗ となる。従って、 Ｋ3＝Δｉd／Δｘ1 ＝（１／２）με0Ｌ［（Ｅ2−ＶT）／ｘ1］2／ｗ （１１） となる。
【００３２】第４に、ドレイン電流ｉd1の変化Δｉd1に
対するドレイン電圧ｅd1の変化Δｅ d1を求める。この場
合は、図６を参照して説明する。ピンチオフ領域では定
電流源ＣＣ１とみなせるので、これを図示すると図６
（ａ）に示すようになる。これを交流的にみると図６
（ｂ）に示す等価回路を得る。この図６（ｂ）の等価回
路から、 Ｋ4＝Δｅd2／Δｉd1 ＝−Ｒ／（１＋ｊωＣDＲD） （１２） となる。
対するドレイン電圧ｅd1の変化Δｅ d1を求める。この場
合は、図６を参照して説明する。ピンチオフ領域では定
電流源ＣＣ１とみなせるので、これを図示すると図６
（ａ）に示すようになる。これを交流的にみると図６
（ｂ）に示す等価回路を得る。この図６（ｂ）の等価回
路から、 Ｋ4＝Δｅd2／Δｉd1 ＝−Ｒ／（１＋ｊωＣDＲD） （１２） となる。
【００３３】従って、 ＧL＝Ｋ1Ｋ2Ｋ3Ｋ4 ＝２ε0ａ（Ｅ1−Ｅ2）／ｘ1 2 ・Ｌ4／３８４ＥＩ（１＋ｊγω−τ0 2ω2） ・（１／２）με0Ｌ［（Ｅ2−ＶT）／ｘ1］2／ｗ ・［−Ｒ／（１＋ｊωＣDＲD）］ を得る。
【００３４】ここで、ω＝ω0＝１／τ0とし、ω0ＣDＲ
Dが１に比べて極めて大きいとすると、 ＧL＝−με0 2Ｌ5ａ（Ｅ1−Ｅ2）（Ｅ2−ＶT）2 ・（１／ｊγω0）（１／ｊω0ＣD） ・（１／３８４ＥＩｘ1 4） となる。
Dが１に比べて極めて大きいとすると、 ＧL＝−με0 2Ｌ5ａ（Ｅ1−Ｅ2）（Ｅ2−ＶT）2 ・（１／ｊγω0）（１／ｊω0ＣD） ・（１／３８４ＥＩｘ1 4） となる。
【００３５】ここで、共振の鋭さをＱとすれば、Ｑ＝１
／γω0で示されるので、 ＧL＝−με0 2Ｌ5ａ（Ｅ1−Ｅ2）（Ｅ2−ＶT）2 ・（Ｑ／ｊ）（１／ｊω0ＣD） ・（１／３８４ＥＩｘ1 4） （１２） を得る。
／γω0で示されるので、 ＧL＝−με0 2Ｌ5ａ（Ｅ1−Ｅ2）（Ｅ2−ＶT）2 ・（Ｑ／ｊ）（１／ｊω0ＣD） ・（１／３８４ＥＩｘ1 4） （１２） を得る。
【００３６】さらに、 Ｉ＝ｂｈ／１２ Ｅ＝Ｅ0［１＋０．２４（Ｌ／ｈ）2η］ を（１２）式に代入すると、 ＧL＝Ｑμε0 2Ｌ5ａ（Ｅ1−Ｅ2）（Ｅ2−ＶT）2 ／３２Ｅ0［１＋０．２４（Ｌ／ｈ）2η］ｂｈ3ｘ1 4ｗω0ＣD （１３） となる。
【００３７】ここで、 Ｅ0＝１．６Ｘ１０11Ｎ／ｍ2 ε0＝８．８５Ｘ１０ー12／ｍ μ＝０．１ｍ2／Ｖｓ（不純物濃度：１Ｘ１０16／ｃ
ｍ3） を用いれば、 ＧL＝２．４３Ｘ１０ー37ＱＬ5ａ（Ｅ1−Ｅ2）（Ｅ2−Ｖ
T）2／Ｅ0［１＋０．２４（Ｌ／ｈ）2η］ｂｈ3ｘ1 4ｗ
ω0ＣD となる。
ｍ3） を用いれば、 ＧL＝２．４３Ｘ１０ー37ＱＬ5ａ（Ｅ1−Ｅ2）（Ｅ2−Ｖ
T）2／Ｅ0［１＋０．２４（Ｌ／ｈ）2η］ｂｈ3ｘ1 4ｗ
ω0ＣD となる。
【００３８】１例として、例えば、Ｌ＝１５０Ｘ１０ー6
ｍ、ａ＝ｗ＝５Ｘ１０ー6ｍ、ｈ＝１Ｘ１０ー6ｍ、ｂ＝１
０Ｘ１０ー6ｍ、ｘ1＝０．５Ｘ１０ー6ｍ、η＝０、ｆ0＝
５００Ｘ１０3Ｈｚ、ＣD＝１０Ｘ１０ー12Ｆ、Ｅ1−Ｅ2
＝１Ｖ、Ｅ2−ＶT＝１Ｖとすれば、ＧL＝６１Ｘ１０ー4
Ｑとなる。従って、Ｑ＝１０4とすれば、ＧL＝６１とな
る。
ｍ、ａ＝ｗ＝５Ｘ１０ー6ｍ、ｈ＝１Ｘ１０ー6ｍ、ｂ＝１
０Ｘ１０ー6ｍ、ｘ1＝０．５Ｘ１０ー6ｍ、η＝０、ｆ0＝
５００Ｘ１０3Ｈｚ、ＣD＝１０Ｘ１０ー12Ｆ、Ｅ1−Ｅ2
＝１Ｖ、Ｅ2−ＶT＝１Ｖとすれば、ＧL＝６１Ｘ１０ー4
Ｑとなる。従って、Ｑ＝１０4とすれば、ＧL＝６１とな
る。
【００３９】つまり、長さ１５０μｍ、幅１０μｍ、ギ
ャップ０．５μｍで振動式トランスデューサを構成すれ
ば、ＧL＝６１となり、ＧLの位相も同相であり、発振条
件を十分に満足する。式（１３）において、ＧLは（Ｅ2
−ＶT）2に比例するので、Ｅ2を調節することにより、
ＧLの振幅を制御することができる。
ャップ０．５μｍで振動式トランスデューサを構成すれ
ば、ＧL＝６１となり、ＧLの位相も同相であり、発振条
件を十分に満足する。式（１３）において、ＧLは（Ｅ2
−ＶT）2に比例するので、Ｅ2を調節することにより、
ＧLの振幅を制御することができる。
【００４０】なお、積Ｋ1・Ｋ2・Ｋ3は、振動ゲート３
０とドレインＤとの間の電位差であるドレイン電圧の変
化Δｅd1に対するドレイン電流の変化Δｉd1との関係を
現すが、共振状態ではω＝ω0＝１／τ0でω0ＣDＲDが
１に比べて極めて大きいので、Ｑ＝１／γω0を考慮す
ると、Ｋ1とＫ3には位相差は発生しない（式（６）、式
（１１）参照）が、Ｋ2において９０°の位相差（式
（８））が発生することがわかる。したがって、振動ゲ
ート３０とドレインＤとの間の電位差に対してドレイン
電流は９０°の位相差を持つことがわかる。
０とドレインＤとの間の電位差であるドレイン電圧の変
化Δｅd1に対するドレイン電流の変化Δｉd1との関係を
現すが、共振状態ではω＝ω0＝１／τ0でω0ＣDＲDが
１に比べて極めて大きいので、Ｑ＝１／γω0を考慮す
ると、Ｋ1とＫ3には位相差は発生しない（式（６）、式
（１１）参照）が、Ｋ2において９０°の位相差（式
（８））が発生することがわかる。したがって、振動ゲ
ート３０とドレインＤとの間の電位差に対してドレイン
電流は９０°の位相差を持つことがわかる。
【００４１】具体的な回路構成を図７に示す。３１は図
１に開示されている振動ゲージである。振動ゲート３０
とドレインＤとの間の電位差に対してドレイン電流は９
０°位相が進むが、抵抗ＲdとコンデンサＣdとで位相が
９０°遅らされて同相とされて発振条件が満足され、こ
の電圧がコンデンサＣ2を介して入力端が抵抗Ｒ2に接続
された増幅器３２に出力され、その出力端に電圧Ｖ0を
出力する。
１に開示されている振動ゲージである。振動ゲート３０
とドレインＤとの間の電位差に対してドレイン電流は９
０°位相が進むが、抵抗ＲdとコンデンサＣdとで位相が
９０°遅らされて同相とされて発振条件が満足され、こ
の電圧がコンデンサＣ2を介して入力端が抵抗Ｒ2に接続
された増幅器３２に出力され、その出力端に電圧Ｖ0を
出力する。
【００４２】この電圧Ｖ0はこの値に対応するように自
動ゲイン制御回路３３に出力され、ここで基準電圧Ｖ
refと比較されて、この基準電圧Ｖrefに対応するように
振動ゲート３０に直流電圧を印加する。
動ゲイン制御回路３３に出力され、ここで基準電圧Ｖ
refと比較されて、この基準電圧Ｖrefに対応するように
振動ゲート３０に直流電圧を印加する。
【００４３】自動ゲイン制御回路３３は、整流回路３４
により電圧Ｖ0を対応する直流電圧に変更し、基準電圧
Ｖrefが入力端の一端に印加されたコンパレータ３５の
入力の他端にこの直流電圧を印加して、ここで振動ゲー
ト３０に印加する直流電圧の大きさを自動調整する。こ
れらにより構成されたループは、発振条件が満足されて
いるので、自励発振を起こし、その発振振幅は基準電圧
Ｖrefの値を調節することにより制御することができ
る。
により電圧Ｖ0を対応する直流電圧に変更し、基準電圧
Ｖrefが入力端の一端に印加されたコンパレータ３５の
入力の他端にこの直流電圧を印加して、ここで振動ゲー
ト３０に印加する直流電圧の大きさを自動調整する。こ
れらにより構成されたループは、発振条件が満足されて
いるので、自励発振を起こし、その発振振幅は基準電圧
Ｖrefの値を調節することにより制御することができ
る。
【００４４】図８は本発明の他の実施例の構成を示す斜
視図、図９はその中央部近傍の断面図である。ただし、
振動ゲートを覆うシエル部分とダイアフラム部分につい
ては省略してある。図８に示す実施例は図１に示す実施
例に対して次の点の改良がなされている。
視図、図９はその中央部近傍の断面図である。ただし、
振動ゲートを覆うシエル部分とダイアフラム部分につい
ては省略してある。図８に示す実施例は図１に示す実施
例に対して次の点の改良がなされている。
【００４５】第１に、振動ゲートにバイアス電圧（図１
のＥ2に対応）を印加しない構成として回路構成を簡単
にしてこのバイアス電圧の変動の影響を除去して周波数
安定度を向上させる。第２に、このバイアス電圧をなく
すことにより静電吸引力により振動ゲートが基板へ付着
するのを避け、動作不能になるのを防止する。第３に、
振動ゲートに対向するシリコン基板の上を弗化水素酸に
対する耐性の高い保護膜で保護して安定性を確保し、微
細加工が容易に出来るようにする。第４に、振動ゲート
としてポリシリコンを用い、微細加工を可能としなが
ら、不純物をドープして振動ゲートに導通性を持たせる
ことができる。
のＥ2に対応）を印加しない構成として回路構成を簡単
にしてこのバイアス電圧の変動の影響を除去して周波数
安定度を向上させる。第２に、このバイアス電圧をなく
すことにより静電吸引力により振動ゲートが基板へ付着
するのを避け、動作不能になるのを防止する。第３に、
振動ゲートに対向するシリコン基板の上を弗化水素酸に
対する耐性の高い保護膜で保護して安定性を確保し、微
細加工が容易に出来るようにする。第４に、振動ゲート
としてポリシリコンを用い、微細加工を可能としなが
ら、不純物をドープして振動ゲートに導通性を持たせる
ことができる。
【００４６】以下、図８、図９を用いて説明する。シリ
コン基板３５は、例えば伝導形式がｎ形に形成され、こ
のシリコン基板３５の上面には、ｐ形の不純物が拡散さ
れてソースＳが形成され、ここにソースＳの電位を取り
出すためのアルミニウム製の電極３６が点線で示す配線
部ＷSを介して形成されている。また、このシリコン基
板３５の下面には図示していないがダイアフラムが凹部
状に形成されここに測定すべき圧力ＰMなどが印加され
る。
コン基板３５は、例えば伝導形式がｎ形に形成され、こ
のシリコン基板３５の上面には、ｐ形の不純物が拡散さ
れてソースＳが形成され、ここにソースＳの電位を取り
出すためのアルミニウム製の電極３６が点線で示す配線
部ＷSを介して形成されている。また、このシリコン基
板３５の下面には図示していないがダイアフラムが凹部
状に形成されここに測定すべき圧力ＰMなどが印加され
る。
【００４７】また、このソースＳに対して所定間隔だけ
離れて、同じくシリコン基板３５の上面にｐ形の不純物
が拡散されてドレインＤが形成され、ここにドレインＤ
の電位を取り出すためのアルミニウム製の電極３７が点
線で示す配線部ＷDを介して形成されている。
離れて、同じくシリコン基板３５の上面にｐ形の不純物
が拡散されてドレインＤが形成され、ここにドレインＤ
の電位を取り出すためのアルミニウム製の電極３７が点
線で示す配線部ＷDを介して形成されている。
【００４８】シリコン基板３５の上方には、間隙ｘ2だ
け離れて固定端３８、３９が形成され、不純物が拡散さ
れて導電性が付与されたポリシリコンの板状の振動ゲー
ト４０の両端が、これ等の固定端３８、３９に一体に固
定されている。振動ゲート４０の梁の長さはＬである。
そして、この振動ゲート４０はアルミニウム製の電極４
１と点線で示す配線部ＷGを介して接続されている。
け離れて固定端３８、３９が形成され、不純物が拡散さ
れて導電性が付与されたポリシリコンの板状の振動ゲー
ト４０の両端が、これ等の固定端３８、３９に一体に固
定されている。振動ゲート４０の梁の長さはＬである。
そして、この振動ゲート４０はアルミニウム製の電極４
１と点線で示す配線部ＷGを介して接続されている。
【００４９】つまり、振動ゲート４０とシリコン基板３
５とは両端を除いて間隙ｘ2だけ離れて配置され、この
振動ゲート４０に対応するシリコン基板３５のドレイン
ＤとソースＳとの間にチャネルＣＮＮ２が形成される。
５とは両端を除いて間隙ｘ2だけ離れて配置され、この
振動ゲート４０に対応するシリコン基板３５のドレイン
ＤとソースＳとの間にチャネルＣＮＮ２が形成される。
【００５０】シリコン基板３５の上面に形成されたこれ
らのドレインＤ、チャネルＣＮＮ２およびソースＳの上
には弗化水素酸（ＨＦ）に対する耐食性の高い保護膜４
２、例えばＳi3Ｎ4、ＳiＣxＮy、ＳiＣ、ＡL2Ｏ3など
と、酸化膜４３とからなる２層構造膜４４が形成されて
いる。
らのドレインＤ、チャネルＣＮＮ２およびソースＳの上
には弗化水素酸（ＨＦ）に対する耐食性の高い保護膜４
２、例えばＳi3Ｎ4、ＳiＣxＮy、ＳiＣ、ＡL2Ｏ3など
と、酸化膜４３とからなる２層構造膜４４が形成されて
いる。
【００５１】そして、この２層構造膜４４と振動ゲート
４０との間は振動ゲート４０が固定端３８、３９を節と
して上下に振動できるように間隙が設けられている。こ
のようにして振動ゲージ４５が構成されている。
４０との間は振動ゲート４０が固定端３８、３９を節と
して上下に振動できるように間隙が設けられている。こ
のようにして振動ゲージ４５が構成されている。
【００５２】図１０は図９に示す振動ゲージ４５の開ル
ープ特性を説明するための説明図である。ｖioは特性を
とるために印加する交流電圧、Ｖgは振動ゲート４０に
印加する直流バイアス電圧である。図１１〜図１３に示
す振動ゲージ４５の特性を図１０を参照して説明する。
ープ特性を説明するための説明図である。ｖioは特性を
とるために印加する交流電圧、Ｖgは振動ゲート４０に
印加する直流バイアス電圧である。図１１〜図１３に示
す振動ゲージ４５の特性を図１０を参照して説明する。
【００５３】図１１は直流バイアス電圧対交流出力の特
性を示す特性図である。縦軸は交流電圧ｖOOの実効値を
用いた増幅度として示されている。そして、この場合は
一定の交流電圧ｖioを印加した状態でドレインＤに出力
される交流電圧ｖOOが直流バイアス電圧Ｖgによってど
のように変化するかを示している。
性を示す特性図である。縦軸は交流電圧ｖOOの実効値を
用いた増幅度として示されている。そして、この場合は
一定の交流電圧ｖioを印加した状態でドレインＤに出力
される交流電圧ｖOOが直流バイアス電圧Ｖgによってど
のように変化するかを示している。
【００５４】振動ゲート４０にはバイアス電圧Ｖgを印
加しない状態、つまりＶg＝０のときが最も大きな出力
電圧が得られることを図１１は示している。これは、図
１におけるＥ2＝０に対応するときが最も効率が良いこ
とを示している。
加しない状態、つまりＶg＝０のときが最も大きな出力
電圧が得られることを図１１は示している。これは、図
１におけるＥ2＝０に対応するときが最も効率が良いこ
とを示している。
【００５５】次に、Ｖg＝−２ボルト付近で信号がでな
い領域が存在する。これはドレインＤとソースＳとの間
には多少の電位差（−２ボルト程度）が存在し、これに
よる静電力とこのＶgによる静電力とが相殺して振動ゲ
ート４０に対して吸引力がなくなるためである。また、
Ｖg＝−７ボルトを越えると振動ゲート４０がシリコン
基板側に静電力により付着して信号が出なくなる。
い領域が存在する。これはドレインＤとソースＳとの間
には多少の電位差（−２ボルト程度）が存在し、これに
よる静電力とこのＶgによる静電力とが相殺して振動ゲ
ート４０に対して吸引力がなくなるためである。また、
Ｖg＝−７ボルトを越えると振動ゲート４０がシリコン
基板側に静電力により付着して信号が出なくなる。
【００５６】図１２は直流バイアス電圧対周波数出力の
特性を示す特性図である。縦軸はドレインＤに現れる交
流電圧ｖOOの共振周波数ｆOOで示されている。そして、
この場合は一定の交流電圧ｖioを印加した状態でドレイ
ンＤに出力される交流電圧ｖ OOの共振周波数ｆOOが直流
バイアス電圧Ｖgによってどのように変化するかを示し
ている。
特性を示す特性図である。縦軸はドレインＤに現れる交
流電圧ｖOOの共振周波数ｆOOで示されている。そして、
この場合は一定の交流電圧ｖioを印加した状態でドレイ
ンＤに出力される交流電圧ｖ OOの共振周波数ｆOOが直流
バイアス電圧Ｖgによってどのように変化するかを示し
ている。
【００５７】振動ゲート４０にはバイアス電圧Ｖgを印
加しない状態、つまりＶg＝０の付近のときが最もＶgに
対するｆOOの変化が小さいことが示されている。つま
り、Ｖg＝０の状態は、共振周波数ｆOOのバイアス電圧
Ｖg依存性が小さく、安定している状態にある。
加しない状態、つまりＶg＝０の付近のときが最もＶgに
対するｆOOの変化が小さいことが示されている。つま
り、Ｖg＝０の状態は、共振周波数ｆOOのバイアス電圧
Ｖg依存性が小さく、安定している状態にある。
【００５８】以上の図１１と図１２に示す特性曲線か
ら、振動ゲート４０にはバイアス用の直流電圧を印加し
ない図８に示す構成は、効率も周波数安定性も共に良い
ことが判る。
ら、振動ゲート４０にはバイアス用の直流電圧を印加し
ない図８に示す構成は、効率も周波数安定性も共に良い
ことが判る。
【００５９】なお、図１３はドレイン／ソース間電圧Ｖ
ds対交流出力の特性を示す特性図である。縦軸はドレイ
ンにおける交流電圧ｖOOの実効値を用いた増幅度として
示されている。
ds対交流出力の特性を示す特性図である。縦軸はドレイ
ンにおける交流電圧ｖOOの実効値を用いた増幅度として
示されている。
【００６０】そして、この場合は一定の交流電圧ｖioを
印加し、Ｖg＝０とした状態でドレインＤに出力される
交流電圧ｖOOが直流電圧Ｅ1の変化、つまりドレイン／
ソース間電圧Ｖdsによってどのように変化するかを示し
ている。振動ゲート４０の梁の長さＬをＬ1とＬ2に（Ｌ
1＜Ｌ2）変えて示してある。これは、ソース電圧がゼロ
であるので、結局、交流電圧ｖOOのドレイン直流電圧依
存性を示していることとなる。
印加し、Ｖg＝０とした状態でドレインＤに出力される
交流電圧ｖOOが直流電圧Ｅ1の変化、つまりドレイン／
ソース間電圧Ｖdsによってどのように変化するかを示し
ている。振動ゲート４０の梁の長さＬをＬ1とＬ2に（Ｌ
1＜Ｌ2）変えて示してある。これは、ソース電圧がゼロ
であるので、結局、交流電圧ｖOOのドレイン直流電圧依
存性を示していることとなる。
【００６１】図１４は以上のような特性をもつ振動ゲー
ジ４５を用いて自励発振回路を構成した振動式トランス
デューサを示す。ドレインＤは一端が直流電源−Ｅ１に
接続されたバイアス用の定電流源ＣＣ２に接続されてい
る。
ジ４５を用いて自励発振回路を構成した振動式トランス
デューサを示す。ドレインＤは一端が直流電源−Ｅ１に
接続されたバイアス用の定電流源ＣＣ２に接続されてい
る。
【００６２】ソースＳは共通電位点ＣＯＭに接続されて
いる。これらのドレインＤとソースＳに対向するゲート
Ｇとして機能する振動ゲート４０は、抵抗Ｒ3の一端に
接続されその抵抗Ｒ3の他端は共通電位点ＣＯＭに接続
されている。さらに、移動電極４０はコンデンサＣ3を
介して可変増幅回路４６の出力端に接続されている。
いる。これらのドレインＤとソースＳに対向するゲート
Ｇとして機能する振動ゲート４０は、抵抗Ｒ3の一端に
接続されその抵抗Ｒ3の他端は共通電位点ＣＯＭに接続
されている。さらに、移動電極４０はコンデンサＣ3を
介して可変増幅回路４６の出力端に接続されている。
【００６３】非反転入力端（＋）にバイアス電圧ＥR1が
印加された演算増幅器４７の反転入力端（−）は、振動
ゲージ４５のドレインＤに接続されると共にその出力端
と抵抗Ｒ4で接続されている。
印加された演算増幅器４７の反転入力端（−）は、振動
ゲージ４５のドレインＤに接続されると共にその出力端
と抵抗Ｒ4で接続されている。
【００６４】演算増幅器４７の出力端は、９０°移相回
路４８を介して可変増幅回路４６の入力端に接続される
と共に整流／平滑回路４９の入力端に接続されている。
この整流／平滑回路４９の出力端は、非反転入力端
（＋）に設定電圧ＥR2が印加された誤差増幅器５０の反
転入力端（−）に接続されている。この誤差増幅器５０
の出力端に現れる誤差電圧Ｖeで可変増幅回路４６の利
得を制御する。
路４８を介して可変増幅回路４６の入力端に接続される
と共に整流／平滑回路４９の入力端に接続されている。
この整流／平滑回路４９の出力端は、非反転入力端
（＋）に設定電圧ＥR2が印加された誤差増幅器５０の反
転入力端（−）に接続されている。この誤差増幅器５０
の出力端に現れる誤差電圧Ｖeで可変増幅回路４６の利
得を制御する。
【００６５】次に、以上のように構成された振動式トラ
ンスデューサ５１の動作について説明する。共振点でド
レインＤに流れる交流のドレイン電流ｉd2は、ドレイン
Ｄ／振動ゲート４０間の電圧に対して９０°位相が進ん
で流れる。演算増幅器４７はこのドレイン電流ｉd2を電
圧信号Ｖd2に変換して９０°移相回路４８に出力する。
９０°移相回路４８は電圧信号Ｖd2を９０°位相を遅ら
して可変増幅回路４６に印加し、その出力端からコンデ
ンサＣ3を介して振動ゲート４０に印加する。
ンスデューサ５１の動作について説明する。共振点でド
レインＤに流れる交流のドレイン電流ｉd2は、ドレイン
Ｄ／振動ゲート４０間の電圧に対して９０°位相が進ん
で流れる。演算増幅器４７はこのドレイン電流ｉd2を電
圧信号Ｖd2に変換して９０°移相回路４８に出力する。
９０°移相回路４８は電圧信号Ｖd2を９０°位相を遅ら
して可変増幅回路４６に印加し、その出力端からコンデ
ンサＣ3を介して振動ゲート４０に印加する。
【００６６】このように、振動ゲージ４５−演算増幅器
４７−９０°位相回路４８−可変増幅回路４６−振動ゲ
ージ４５を結ぶループにより自励発振回路が形成され発
振が継続される。発振周波数は端子Ｔ0で検出される。
なお、定電流源ＣＣ２は演算増幅器４７が飽和しないよ
うに直流バイアス電流を設定する。
４７−９０°位相回路４８−可変増幅回路４６−振動ゲ
ージ４５を結ぶループにより自励発振回路が形成され発
振が継続される。発振周波数は端子Ｔ0で検出される。
なお、定電流源ＣＣ２は演算増幅器４７が飽和しないよ
うに直流バイアス電流を設定する。
【００６７】この場合に、交流の電圧信号Ｖd2は、整流
／平滑回路４９で整流／平滑されて直流電圧とされる。
誤差増幅器５０はこの直流電圧と設定電圧ＥR2と比較し
て設定電圧ＥR2に等しくなるような誤差電圧Ｖeを可変
増幅回路４６に出力し、その増幅度を制御して全体とし
て発振振幅が一定になるように振幅制御する。
／平滑回路４９で整流／平滑されて直流電圧とされる。
誤差増幅器５０はこの直流電圧と設定電圧ＥR2と比較し
て設定電圧ＥR2に等しくなるような誤差電圧Ｖeを可変
増幅回路４６に出力し、その増幅度を制御して全体とし
て発振振幅が一定になるように振幅制御する。
【００６８】図１５はインダクタを用いて自励発振回路
を構成した振動式トランスデューサを示す。図１５
（ａ）はＰチャネル形として構成した振動ゲージ５２、
図１５（ｂ）はＮチャネル形の振動ゲージ４５の例をそ
れぞれ示している。
を構成した振動式トランスデューサを示す。図１５
（ａ）はＰチャネル形として構成した振動ゲージ５２、
図１５（ｂ）はＮチャネル形の振動ゲージ４５の例をそ
れぞれ示している。
【００６９】図１５（ａ）において、振動ゲージ５２の
振動ゲートＧは、抵抗Ｒ3を介してソースＳに、そのド
レインＤはインダクタＬn1の一端に、そのインダクタＬ
n1の他端は直流電源Ｅ3の負電極にそれぞれ接続されて
いる。さらに、直流電源Ｅ3の正電極はソースＳと共通
電位点ＣＯＭに接続されている。ここで、抵抗Ｒ3は振
動ゲートＧの電位を固定化するためのものである。
振動ゲートＧは、抵抗Ｒ3を介してソースＳに、そのド
レインＤはインダクタＬn1の一端に、そのインダクタＬ
n1の他端は直流電源Ｅ3の負電極にそれぞれ接続されて
いる。さらに、直流電源Ｅ3の正電極はソースＳと共通
電位点ＣＯＭに接続されている。ここで、抵抗Ｒ3は振
動ゲートＧの電位を固定化するためのものである。
【００７０】また、図１５（ｂ）において、振動ゲージ
４５の振動ゲートＧは、抵抗Ｒ3を介して共通電位点Ｃ
ＯＭとソースＳに、そのドレインＤはインダクタＬn2の
一端に、そのインダクタＬn2の他端は直流電源Ｅ3の正
電極にそれぞれ接続されている。そして、直流電源Ｅ3
の負電極は共通電位点ＣＯＭに接続されている。
４５の振動ゲートＧは、抵抗Ｒ3を介して共通電位点Ｃ
ＯＭとソースＳに、そのドレインＤはインダクタＬn2の
一端に、そのインダクタＬn2の他端は直流電源Ｅ3の正
電極にそれぞれ接続されている。そして、直流電源Ｅ3
の負電極は共通電位点ＣＯＭに接続されている。
【００７１】以上の構成において、振動ゲートＧには直
流バイアス電圧は印加されていないが、必要に応じて、
抵抗Ｒ3の代わりに、図１５（ａ）の回路ではその振動
ゲートＧにソースＳに対して負電位を、図１５（ｂ）の
回路ではその振動ゲートＧにソースＳに対して正電位を
印加して振動ゲージ５２、４５の相互コンダクタンスを
変えて電流増幅率を制御しても良い。
流バイアス電圧は印加されていないが、必要に応じて、
抵抗Ｒ3の代わりに、図１５（ａ）の回路ではその振動
ゲートＧにソースＳに対して負電位を、図１５（ｂ）の
回路ではその振動ゲートＧにソースＳに対して正電位を
印加して振動ゲージ５２、４５の相互コンダクタンスを
変えて電流増幅率を制御しても良い。
【００７２】次に、図１５（ａ）に示す振動式トランス
デューサの動作について図１６に示す波形図を用いて説
明する。ドレインＤと振動ゲートＧとの間に印加される
交流電圧Ｖgd（図１６（ａ））に対してドレインＤに流
れる交流のドレイン電流ｉd3は、図１６（ｂ）に示すよ
うに９０°位相が進む。
デューサの動作について図１６に示す波形図を用いて説
明する。ドレインＤと振動ゲートＧとの間に印加される
交流電圧Ｖgd（図１６（ａ））に対してドレインＤに流
れる交流のドレイン電流ｉd3は、図１６（ｂ）に示すよ
うに９０°位相が進む。
【００７３】したがって、ソースＳに対してドレインＤ
に発生する交流のドレイン電圧Ｖd3は、 Ｖd3＝ｊωＬn1・ｉd3 （１４） となり、ｉd3に対して９０°位相が進む。但し、ω＝２
πｆ、ｆは共振周波数である。
に発生する交流のドレイン電圧Ｖd3は、 Ｖd3＝ｊωＬn1・ｉd3 （１４） となり、ｉd3に対して９０°位相が進む。但し、ω＝２
πｆ、ｆは共振周波数である。
【００７４】しだがって、このドレイン電圧Ｖd3は、振
動ゲートＧとドレインＤとの間で見れば、１８０゜位相
が反転されてＶd3´（図１６（ｄ））となり、当初の交
流電圧Ｖgd（図１６（ａ））とその位相が一致し、発振
条件を満足する。
動ゲートＧとドレインＤとの間で見れば、１８０゜位相
が反転されてＶd3´（図１６（ｄ））となり、当初の交
流電圧Ｖgd（図１６（ａ））とその位相が一致し、発振
条件を満足する。
【００７５】このため、ドレイン電圧Ｖd3の周波数を検
出することにより圧力などに起因する歪を検出すること
ができる。以上の点は図１５（ｂ）の場合も同様であ
り、同じように自励発振する。
出することにより圧力などに起因する歪を検出すること
ができる。以上の点は図１５（ｂ）の場合も同様であ
り、同じように自励発振する。
【００７６】図１７は狭帯域の演算増幅器を用いて構成
した他の振動式トランスデューサの例を示す。振動ゲー
ジ５２はＰチャネルで構成してある。振動ゲートＧは抵
抗Ｒ３を介してソースＳと共に共通電位点ＣＯＭに接続
されている。
した他の振動式トランスデューサの例を示す。振動ゲー
ジ５２はＰチャネルで構成してある。振動ゲートＧは抵
抗Ｒ３を介してソースＳと共に共通電位点ＣＯＭに接続
されている。
【００７７】演算増幅器５３の反転入力端（−）は、ド
レインＤに接続されると共に抵抗Ｒ 5を介してその出力
端に接続されている。また、その非反転入力端（＋）は
設定電源Ｅ4により共通電位点ＣＯＭに対して負の電位
に設定されている。
レインＤに接続されると共に抵抗Ｒ 5を介してその出力
端に接続されている。また、その非反転入力端（＋）は
設定電源Ｅ4により共通電位点ＣＯＭに対して負の電位
に設定されている。
【００７８】この場合の演算増幅器５３は、狭帯域の演
算増幅器を用い、反転入力端子（−）の電位は図１８に
示すような周波数特性を有している。横軸は周波数ｆを
示し、Ａは位相特性を、Ｂはゲイン特性をそれぞれ示し
ている。演算増幅器５３の反転入力端子（−）の特性
は、周波数がｆAとｆBの範囲で、位相は９０°ずれて一
定であり、ゲインは直線的に変化する。振動ゲージの共
振周波数が周波数ｆAとｆBの間となるような演算増幅器
５３を使用する。
算増幅器を用い、反転入力端子（−）の電位は図１８に
示すような周波数特性を有している。横軸は周波数ｆを
示し、Ａは位相特性を、Ｂはゲイン特性をそれぞれ示し
ている。演算増幅器５３の反転入力端子（−）の特性
は、周波数がｆAとｆBの範囲で、位相は９０°ずれて一
定であり、ゲインは直線的に変化する。振動ゲージの共
振周波数が周波数ｆAとｆBの間となるような演算増幅器
５３を使用する。
【００７９】演算増幅器５３は反転入力端（−）と非反
転入力端（＋）の電位が同じになるように動作するの
で、反転入力端（−）の電圧は設定電源Ｅ4と同一に維
持され、振動ゲージ５２の直流電源となる。
転入力端（＋）の電位が同じになるように動作するの
で、反転入力端（−）の電圧は設定電源Ｅ4と同一に維
持され、振動ゲージ５２の直流電源となる。
【００８０】また、演算増幅器５３の反転入力端子
（−）の特性は図１８に示すように９０°位相がシフト
する特性を利用するので、これは等価的にインダクタと
して機能し、演算増幅器５３の反転入力端（−）の電圧
はドレイン電流ｉd4に対して９０°位相が進むこととな
る。したがって、図１５の場合と同様な動作をする。た
だし、この場合は演算増幅器５３の出力端からドレイン
電圧Ｖd4を取り出すので、低インピーダンスで出力させ
ることができるメリットがある。
（−）の特性は図１８に示すように９０°位相がシフト
する特性を利用するので、これは等価的にインダクタと
して機能し、演算増幅器５３の反転入力端（−）の電圧
はドレイン電流ｉd4に対して９０°位相が進むこととな
る。したがって、図１５の場合と同様な動作をする。た
だし、この場合は演算増幅器５３の出力端からドレイン
電圧Ｖd4を取り出すので、低インピーダンスで出力させ
ることができるメリットがある。
【００８１】図１９はコンデンサを用いて自励発振回路
を構成した他の振動式トランスデューサの例を示す。こ
の場合は、振動ゲージ５２はＰチャネルで構成し、位相
シフト素子はインダクタの代わりにコンデンサを用いる
構成としたものである。振動ゲージ５２の振動ゲートＧ
にはバイアス電圧Ｅ6が、共通電位点ＣＯＭに対して負
電位として印加され、そのソースＳも共通電位点ＣＯＭ
に接続されている。
を構成した他の振動式トランスデューサの例を示す。こ
の場合は、振動ゲージ５２はＰチャネルで構成し、位相
シフト素子はインダクタの代わりにコンデンサを用いる
構成としたものである。振動ゲージ５２の振動ゲートＧ
にはバイアス電圧Ｅ6が、共通電位点ＣＯＭに対して負
電位として印加され、そのソースＳも共通電位点ＣＯＭ
に接続されている。
【００８２】ドレインＤは、直流ドレイン電流ＩDを供
給する定電流源ＣＣ３を介して直流電源Ｅ5の負電極
に、その直流電源Ｅ5の正電極は共通電位点ＣＯＭにそ
れぞれ接続され、また定電流源ＣＣ３の両端には移相用
のコンデンサＣPが接続されている。
給する定電流源ＣＣ３を介して直流電源Ｅ5の負電極
に、その直流電源Ｅ5の正電極は共通電位点ＣＯＭにそ
れぞれ接続され、また定電流源ＣＣ３の両端には移相用
のコンデンサＣPが接続されている。
【００８３】この場合は、Ｅ6＞Ｅ5の関係が満たされる
ように電圧値が設定されるので、図１６（ｄ）のＶgd´
に示すようにＶgdに対して位相が反転しない。したがっ
て、コンデンサＣPを用いて、交流のドレイン電流ｉd5
に対してドレイン電圧Ｖd5の位相を９０°遅らせて同相
として発振条件を満たさせている。
ように電圧値が設定されるので、図１６（ｄ）のＶgd´
に示すようにＶgdに対して位相が反転しない。したがっ
て、コンデンサＣPを用いて、交流のドレイン電流ｉd5
に対してドレイン電圧Ｖd5の位相を９０°遅らせて同相
として発振条件を満たさせている。
【００８４】図２０はインダクタを用いて自励発振回路
を構成した他の振動式トランスデューサを示す。図２０
はＰチャネル形として構成した例である。振動ゲージ５
２のドレインＤはドレイン電流ｉd6を検出する抵抗Ｒ6
を介して共通電位点ＣＯＭに、ソースＳは直流電源Ｅ6
に接続されている。
を構成した他の振動式トランスデューサを示す。図２０
はＰチャネル形として構成した例である。振動ゲージ５
２のドレインＤはドレイン電流ｉd6を検出する抵抗Ｒ6
を介して共通電位点ＣＯＭに、ソースＳは直流電源Ｅ6
に接続されている。
【００８５】トランジスタＱ1のベースには抵抗Ｒ6の両
端の電圧がカップリング用のコンデンサＣ4を介して、
直流電源Ｅ6を抵抗Ｒ7とＲ8で分圧したバイアス用の分
圧電圧がそれぞれ印加されている。
端の電圧がカップリング用のコンデンサＣ4を介して、
直流電源Ｅ6を抵抗Ｒ7とＲ8で分圧したバイアス用の分
圧電圧がそれぞれ印加されている。
【００８６】また、直流電源Ｅ6と共通電位点ＣＯＭと
の間には、インダクタＬn3と、トランジスタＱ1のコレ
クタとエミッタと、トランジスタＱ1のアイドリング電
流を決める抵抗Ｒ9が直列に接続されている。
の間には、インダクタＬn3と、トランジスタＱ1のコレ
クタとエミッタと、トランジスタＱ1のアイドリング電
流を決める抵抗Ｒ9が直列に接続されている。
【００８７】そして、トランジスタＱ1のコレクタはカ
ップリング用のコンデンサＣ5を介して振動ゲージ５２
の振動ゲートＧに、振動ゲートＧはバイアス用の抵抗Ｒ
10を介してソースＳにそれぞれ接続されている。これら
の振動ゲージ５２、抵抗Ｒ6、Ｒ10、コンデンサＣ5を除
く点線で囲まれた部分で９０°遅相回路５４が構成され
ている。
ップリング用のコンデンサＣ5を介して振動ゲージ５２
の振動ゲートＧに、振動ゲートＧはバイアス用の抵抗Ｒ
10を介してソースＳにそれぞれ接続されている。これら
の振動ゲージ５２、抵抗Ｒ6、Ｒ10、コンデンサＣ5を除
く点線で囲まれた部分で９０°遅相回路５４が構成され
ている。
【００８８】次に、以上のように構成された振動式トラ
ンスデューサの動作について図２１に示す波形図を用い
て説明する。共振点では、図２１に示すように、振動ゲ
ートＧとドレインＤ間の電圧ＶGDに対してドレイン電流
ｉd6は位相が９０°進む。このドレイン電流ｉd6は抵抗
Ｒ6によりドレイン電圧に変換され、コンデンサＣ4及び
抵抗Ｒ7とＲ8の並列抵抗で構成されるハイパスフイルタ
を介してトランジスタＱ1で増幅され、コレクタ電流ｉ
d6´としてインダクタＬn3に流される。この場合のコレ
クタ電流ｉd6´とドレイン電流ｉd6との位相は同相関係
にある。
ンスデューサの動作について図２１に示す波形図を用い
て説明する。共振点では、図２１に示すように、振動ゲ
ートＧとドレインＤ間の電圧ＶGDに対してドレイン電流
ｉd6は位相が９０°進む。このドレイン電流ｉd6は抵抗
Ｒ6によりドレイン電圧に変換され、コンデンサＣ4及び
抵抗Ｒ7とＲ8の並列抵抗で構成されるハイパスフイルタ
を介してトランジスタＱ1で増幅され、コレクタ電流ｉ
d6´としてインダクタＬn3に流される。この場合のコレ
クタ電流ｉd6´とドレイン電流ｉd6との位相は同相関係
にある。
【００８９】したがって、インダクタＬn3の両端の電
圧、つまり振動ゲージ５２の振動ゲートとソース間電圧
ＶSGはドレイン電流ｉd6に対して９０°位相が進むの
で、振動ゲートとドレイン間電圧ＶGDはドレイン電流ｉ
d6に対して９０°位相が遅れ、発振条件を満足し、自励
発振を継続する。
圧、つまり振動ゲージ５２の振動ゲートとソース間電圧
ＶSGはドレイン電流ｉd6に対して９０°位相が進むの
で、振動ゲートとドレイン間電圧ＶGDはドレイン電流ｉ
d6に対して９０°位相が遅れ、発振条件を満足し、自励
発振を継続する。
【００９０】図２２はコンデンサを用いて自励発振回路
を構成した他の振動式トランスデューサを示す。図２２
はＰチャネル形として構成した例である。振動ゲージ５
２のドレインＤはドレイン電流ｉd7を検出する抵抗Ｒ11
を介して共通電位点ＣＯＭに、ソースＳは直流電源Ｅ7
にそれぞれ接続されている。電界効果トランジスタＱ2
のゲートＧには抵抗Ｒ11の両端の電圧がコンデンサＣ6
と抵抗Ｒ12で構成されるハイパスフイルタを介して印加
されている。
を構成した他の振動式トランスデューサを示す。図２２
はＰチャネル形として構成した例である。振動ゲージ５
２のドレインＤはドレイン電流ｉd7を検出する抵抗Ｒ11
を介して共通電位点ＣＯＭに、ソースＳは直流電源Ｅ7
にそれぞれ接続されている。電界効果トランジスタＱ2
のゲートＧには抵抗Ｒ11の両端の電圧がコンデンサＣ6
と抵抗Ｒ12で構成されるハイパスフイルタを介して印加
されている。
【００９１】電界効果トランジスタＱ2のドレインＤと
ソースＳは、それぞれ抵抗Ｒ13とＲ1 4を介して電源Ｅ7
と共通電位点ＣＯＭとの間に接続されている。このドレ
インＤとソースＳとの間には、コンデンサＣ7と抵抗Ｒ
15とが直列に接続され、これ等の接続点は電界効果トラ
ンジスタＱ3のゲートＧに接続されている。
ソースＳは、それぞれ抵抗Ｒ13とＲ1 4を介して電源Ｅ7
と共通電位点ＣＯＭとの間に接続されている。このドレ
インＤとソースＳとの間には、コンデンサＣ7と抵抗Ｒ
15とが直列に接続され、これ等の接続点は電界効果トラ
ンジスタＱ3のゲートＧに接続されている。
【００９２】電界効果トランジスタＱ3のドレインＤは
電源Ｅ7に、ソースＳは抵抗Ｒ16を介して共通電位点Ｃ
ＯＭにそれぞれ接続されている。さらに、ソースＳはコ
ンデンサＣ5と抵抗Ｒ10で構成されるハイパスフイルタ
を介して振動ゲージ５２の振動ゲートＧに接続されてい
る。
電源Ｅ7に、ソースＳは抵抗Ｒ16を介して共通電位点Ｃ
ＯＭにそれぞれ接続されている。さらに、ソースＳはコ
ンデンサＣ5と抵抗Ｒ10で構成されるハイパスフイルタ
を介して振動ゲージ５２の振動ゲートＧに接続されてい
る。
【００９３】これらの振動ゲージ５２、抵抗Ｒ11、
Ｒ10、コンデンサＣ5を除く点線で囲まれた部分で９０
°遅相回路５５が構成されている。具体的には、抵抗Ｒ
13、Ｒ14、Ｒ15、電界効果トランジスタＱ2とコンデン
サＣ7で９０°遅相させ、電界効果トランジスタＱ3はソ
ースフオロワとして機能している。動作については、図
２０に示す振動式トランスデューサの場合と同様である
ので、省略する。
Ｒ10、コンデンサＣ5を除く点線で囲まれた部分で９０
°遅相回路５５が構成されている。具体的には、抵抗Ｒ
13、Ｒ14、Ｒ15、電界効果トランジスタＱ2とコンデン
サＣ7で９０°遅相させ、電界効果トランジスタＱ3はソ
ースフオロワとして機能している。動作については、図
２０に示す振動式トランスデューサの場合と同様である
ので、省略する。
【００９４】今までの説明では、図８に示すような振動
ゲージと電子回路とを結合して振動式トランスデューサ
を構成する点について説明した。次に、このような振動
式トランスデューサの構成要素としての振動ゲージ４５
を製造する製造方法について、図２３と図２４に示す製
造工程図を用いて説明する。なお、図２４に示す製造工
程は、図２３に示す製造工程に連続して続くものである
が、説明の便宜上２つに分割してある。
ゲージと電子回路とを結合して振動式トランスデューサ
を構成する点について説明した。次に、このような振動
式トランスデューサの構成要素としての振動ゲージ４５
を製造する製造方法について、図２３と図２４に示す製
造工程図を用いて説明する。なお、図２４に示す製造工
程は、図２３に示す製造工程に連続して続くものである
が、説明の便宜上２つに分割してある。
【００９５】図８に示す構成では、振動ゲート４０の部
分とこれを両端で固定する固定端３８、３９の部分とで
は製造工程の過程で生じる断面構造が異なるので、同一
工程ではあるが左右に分離してこれらを各別に図示す
る。左側の図は振動ゲート４０の中央部の断面構造で、
右側の図が固定端３８の部分の断面構造である。なお、
固定端３９の部分は固定端３８の部分と同一の構造であ
るので省略する。
分とこれを両端で固定する固定端３８、３９の部分とで
は製造工程の過程で生じる断面構造が異なるので、同一
工程ではあるが左右に分離してこれらを各別に図示す
る。左側の図は振動ゲート４０の中央部の断面構造で、
右側の図が固定端３８の部分の断面構造である。なお、
固定端３９の部分は固定端３８の部分と同一の構造であ
るので省略する。
【００９６】ステップ１は、ゲート酸化膜形成工程を示
す。ｎ形のシリコン単結晶の基板６０の上にゲート酸化
膜６１を、例えば５００オングストローム程度の厚さに
形成する。この工程では、振動ゲートの中央部と固定端
部での断面構造は同一に形成される。この後、ステップ
２に移行する。以後、各ステップをステップ番号に従っ
て進行する。
す。ｎ形のシリコン単結晶の基板６０の上にゲート酸化
膜６１を、例えば５００オングストローム程度の厚さに
形成する。この工程では、振動ゲートの中央部と固定端
部での断面構造は同一に形成される。この後、ステップ
２に移行する。以後、各ステップをステップ番号に従っ
て進行する。
【００９７】ステップ２は、イオン注入工程を示す。こ
こでは、ｐ形不純物としてボロンを所定領域にイオン注
入する。これにより、振動ゲートの中央部ではチャネル
ＣＣＮを形成する予定の所定間隔ＷNをおいてｐ形のソ
ース部６２（図８のＷSに対応）とドレイン部６３（図
８のＷDに対応）とを形成し、固定端部ではｐ形のゲー
トリード部６４（図８のＷGに対応）を形成する。
こでは、ｐ形不純物としてボロンを所定領域にイオン注
入する。これにより、振動ゲートの中央部ではチャネル
ＣＣＮを形成する予定の所定間隔ＷNをおいてｐ形のソ
ース部６２（図８のＷSに対応）とドレイン部６３（図
８のＷDに対応）とを形成し、固定端部ではｐ形のゲー
トリード部６４（図８のＷGに対応）を形成する。
【００９８】ステップ３は、チャネル形成工程を示す。
ここでは、振動ゲートの中央部においてチャネルＣＣＮ
を形成する予定の所定間隔ＷNのチャネル部６４（ＣＣ
Ｎ２）にボロンを浅い深さでイオン注入する。これによ
って、ソース・ドレイン間の抵抗を所定値に制御するこ
とができる。この場合、固定端部では変化がない。
ここでは、振動ゲートの中央部においてチャネルＣＣＮ
を形成する予定の所定間隔ＷNのチャネル部６４（ＣＣ
Ｎ２）にボロンを浅い深さでイオン注入する。これによ
って、ソース・ドレイン間の抵抗を所定値に制御するこ
とができる。この場合、固定端部では変化がない。
【００９９】ステップ４は、窒化膜形成工程を示す。こ
の工程では、後工程で使用する弗化水素酸（ＨＦ）に対
するゲート酸化膜６１の保護のために、弗化水素酸に対
して耐性が強い絶縁膜６５として例えばＳiＣxＮy膜を
ほぼ１０００オングストローム程度の厚さでゲート酸化
膜６１の上に成膜する。
の工程では、後工程で使用する弗化水素酸（ＨＦ）に対
するゲート酸化膜６１の保護のために、弗化水素酸に対
して耐性が強い絶縁膜６５として例えばＳiＣxＮy膜を
ほぼ１０００オングストローム程度の厚さでゲート酸化
膜６１の上に成膜する。
【０１００】ステップ５は、第１犠牲層酸化膜形成工程
を示す。この工程は、先ず、最終的に振動ゲート４０の
周囲に空隙を形成するための下側の犠牲層としてＣＶＤ
（Chemical Vapour Deposition）法により５０００オン
グストローム程度の厚さに絶縁膜６５の上に酸化膜６６
を形成する。次に、固定端部に対しては、フオトリソグ
ラフイ技術により固定端３８が形成される予定の部分の
ゲート酸化膜６１、絶縁膜６５、及び酸化膜６６の部分
を開口部６７として開口する。
を示す。この工程は、先ず、最終的に振動ゲート４０の
周囲に空隙を形成するための下側の犠牲層としてＣＶＤ
（Chemical Vapour Deposition）法により５０００オン
グストローム程度の厚さに絶縁膜６５の上に酸化膜６６
を形成する。次に、固定端部に対しては、フオトリソグ
ラフイ技術により固定端３８が形成される予定の部分の
ゲート酸化膜６１、絶縁膜６５、及び酸化膜６６の部分
を開口部６７として開口する。
【０１０１】ステップ６は、ポリシリコン成膜工程を示
す。この工程は最終的に振動ゲート４０と固定端３８と
を形成するための前工程である。先ず、酸化膜６６と開
口部６７の上にポリシリコン６８を例えば１μｍ程度の
厚さで成膜する。この後、導電性を付与するためにボロ
ンをドープする。次に、フオトリソグラフイ技術により
振動ゲート４０に対応する部分と開口部６７に対応する
部分にマスクをしてから、ＲＩＥ（Reactive Ion Etchi
ng）によりポリシリコン６８を所定の形状にエッチング
して最終的に振動ゲートとなる板状の梁６９と、開口部
６７にＹ形の支柱７０を形成する。
す。この工程は最終的に振動ゲート４０と固定端３８と
を形成するための前工程である。先ず、酸化膜６６と開
口部６７の上にポリシリコン６８を例えば１μｍ程度の
厚さで成膜する。この後、導電性を付与するためにボロ
ンをドープする。次に、フオトリソグラフイ技術により
振動ゲート４０に対応する部分と開口部６７に対応する
部分にマスクをしてから、ＲＩＥ（Reactive Ion Etchi
ng）によりポリシリコン６８を所定の形状にエッチング
して最終的に振動ゲートとなる板状の梁６９と、開口部
６７にＹ形の支柱７０を形成する。
【０１０２】ステップ７は、第２犠牲層酸化膜形成工程
を示す。この工程は、最終的に振動ゲート４０の周囲に
空隙を形成するための下側を除く部分の犠牲層としてＣ
ＶＤ法により５０００オングストローム程度の厚さに酸
化膜６６、梁６９、及び支柱７０の上に酸化膜７１を形
成する。
を示す。この工程は、最終的に振動ゲート４０の周囲に
空隙を形成するための下側を除く部分の犠牲層としてＣ
ＶＤ法により５０００オングストローム程度の厚さに酸
化膜６６、梁６９、及び支柱７０の上に酸化膜７１を形
成する。
【０１０３】ステップ８は、酸化膜エッチング工程を示
す。まず、フオトリソグラフイ技術により振動ゲートの
中央部では梁６９の近傍を、固定端部では支柱７０の近
傍と支柱７０のＹ字中央部７２を除く部分をマスクして
から、これらの周囲の酸化膜６６と７１を弗化水素酸で
エッチングして間隙対応部７３、７４を形成する。
す。まず、フオトリソグラフイ技術により振動ゲートの
中央部では梁６９の近傍を、固定端部では支柱７０の近
傍と支柱７０のＹ字中央部７２を除く部分をマスクして
から、これらの周囲の酸化膜６６と７１を弗化水素酸で
エッチングして間隙対応部７３、７４を形成する。
【０１０４】ステップ９は、ギャップ対応成膜工程を示
す。この工程は、後工程で用いられるエッチング液を導
入するための犠牲層としての酸化膜７５を、ほぼ５００
オングストローム程度の厚さで絶縁膜６５と間隙対応部
７３、７４の上を含んで全面にＣＶＤ法により形成す
る。この後、フオトリソグラフイ技術を用いてＹ字中央
部７２の上の酸化膜７５をエッチングして除去する。
す。この工程は、後工程で用いられるエッチング液を導
入するための犠牲層としての酸化膜７５を、ほぼ５００
オングストローム程度の厚さで絶縁膜６５と間隙対応部
７３、７４の上を含んで全面にＣＶＤ法により形成す
る。この後、フオトリソグラフイ技術を用いてＹ字中央
部７２の上の酸化膜７５をエッチングして除去する。
【０１０５】ステップ１０は、シエル対応部形成工程を
示す。ステップ９で形成された酸化膜７５などの上に１
μｍ程度の厚さになるようにポリシリコン７６を成膜す
る。この後、ＲＴＡ（Rapid Thermal Aneal）によりシ
エル及び振動ゲートのポリシリコンに残存するストレス
を短時間熱処理して除去し、これらが変形するのを防止
する。この後、フオトリソグラフイ技術を用いてマスク
し、ＲＩＥによりポリシリコン７６をエッチングして振
動ゲートを覆う大きさの範囲にシエル対応部７７を形成
する。
示す。ステップ９で形成された酸化膜７５などの上に１
μｍ程度の厚さになるようにポリシリコン７６を成膜す
る。この後、ＲＴＡ（Rapid Thermal Aneal）によりシ
エル及び振動ゲートのポリシリコンに残存するストレス
を短時間熱処理して除去し、これらが変形するのを防止
する。この後、フオトリソグラフイ技術を用いてマスク
し、ＲＩＥによりポリシリコン７６をエッチングして振
動ゲートを覆う大きさの範囲にシエル対応部７７を形成
する。
【０１０６】ステップ１１は、エッチングギャップ形成
工程を示す。この工程は、振動ゲートとシエルとを形成
するために、弗化水素酸を用いて酸化膜７５をエッチン
グしながらこれを除去して導入孔７８を形成し、ついで
この導入孔７８を介して間隙対応部７３、７４をも除去
する。このようにして、振動ゲート４０、固定端３８、
及びシエル７９を形成する。
工程を示す。この工程は、振動ゲートとシエルとを形成
するために、弗化水素酸を用いて酸化膜７５をエッチン
グしながらこれを除去して導入孔７８を形成し、ついで
この導入孔７８を介して間隙対応部７３、７４をも除去
する。このようにして、振動ゲート４０、固定端３８、
及びシエル７９を形成する。
【０１０７】ステップ１２は、真空封止工程を示す。こ
の工程は、真空中でシエル７９、導入孔７８、絶縁膜６
５の上をポリシリコン８０でほぼ５０００オングストロ
ーム程度の厚さで成膜して、シエル７９の内部を真空に
保持する。
の工程は、真空中でシエル７９、導入孔７８、絶縁膜６
５の上をポリシリコン８０でほぼ５０００オングストロ
ーム程度の厚さで成膜して、シエル７９の内部を真空に
保持する。
【０１０８】ステップ１３は、コンタクトホール形成工
程を示す。ソース部６２とドレイン部６３の上部にある
ゲート酸化膜６１、絶縁膜６５、及びポリシリコン８０
の一部をフオトリソグラフイ技術とＲＩＥとを用いて開
口してコンタクトホール８１、８２を形成する。同様に
して、ゲート部にもコンタクトホール８４を形成するこ
とができる。
程を示す。ソース部６２とドレイン部６３の上部にある
ゲート酸化膜６１、絶縁膜６５、及びポリシリコン８０
の一部をフオトリソグラフイ技術とＲＩＥとを用いて開
口してコンタクトホール８１、８２を形成する。同様に
して、ゲート部にもコンタクトホール８４を形成するこ
とができる。
【０１０９】ステップ１４は、ダイアフラム形成工程を
示す。水酸化カリウム（ＫＯＨ）液を用いて、中央部が
薄肉で周囲が厚肉となる薄肉部になるようにシリコン単
結晶の基板６０の底部をエッチングしてダイアフラム８
３を形成する。
示す。水酸化カリウム（ＫＯＨ）液を用いて、中央部が
薄肉で周囲が厚肉となる薄肉部になるようにシリコン単
結晶の基板６０の底部をエッチングしてダイアフラム８
３を形成する。
【０１１０】ステップ１５は、ボンデング工程を示す。
コンタクトホール８１、８２、８４にアルミニウム製の
電極３７、３６を形成する。以上が、振動式トランスデ
ューサの振動ゲージをシェルで覆いダイアフラムを形成
する製造方法である。
コンタクトホール８１、８２、８４にアルミニウム製の
電極３７、３６を形成する。以上が、振動式トランスデ
ューサの振動ゲージをシェルで覆いダイアフラムを形成
する製造方法である。
【０１１１】なお、ステップ１１のエッチングギャップ
形成工程において、酸化膜７５、間隙対応部７３、７４
を除去するエッチング剤として弗化水素酸を用いるもの
として説明したが、この弗化水素酸に代えて、所定の気
相エッチングを用いることにより、さらに効果的にエッ
チングをすることができる。次に、これについて説明す
る。
形成工程において、酸化膜７５、間隙対応部７３、７４
を除去するエッチング剤として弗化水素酸を用いるもの
として説明したが、この弗化水素酸に代えて、所定の気
相エッチングを用いることにより、さらに効果的にエッ
チングをすることができる。次に、これについて説明す
る。
【０１１２】弗化水素酸を用いる液相エッチングにおい
ては、エッチング後にエッチング液の表面張力により振
動ゲート４０がポリシリコンのシエル７９側、或いは絶
縁膜６５側に付着し易いという問題がある。
ては、エッチング後にエッチング液の表面張力により振
動ゲート４０がポリシリコンのシエル７９側、或いは絶
縁膜６５側に付着し易いという問題がある。
【０１１３】このような場合には、例えば、窒素ガス９
５％、弗化水素ガス４．９９％、水蒸気０．０１％の割
合で混合されたエッチングガスを用いて気相エッチング
を行う。このように微量の水蒸気を混入させると、反応
自体はこの微量の水蒸気の存在により弗化水素ガスによ
る液相的反応となるが、微量な水蒸気により表面が乾燥
した状態となり表面張力が大幅に低下し、振動ゲートの
付着防止に効果がある。
５％、弗化水素ガス４．９９％、水蒸気０．０１％の割
合で混合されたエッチングガスを用いて気相エッチング
を行う。このように微量の水蒸気を混入させると、反応
自体はこの微量の水蒸気の存在により弗化水素ガスによ
る液相的反応となるが、微量な水蒸気により表面が乾燥
した状態となり表面張力が大幅に低下し、振動ゲートの
付着防止に効果がある。
【０１１４】このときのエッチングガスと犠牲層として
の酸化膜（ＳiＯ2）７５などとの反応は、およそ （ＳiＯ2＋ＨＦ＋Ｈ2Ｏ）→（ＳiＦ4↑＋Ｈ2Ｏ↑） となる。この反応の左側のＨ2Ｏは水蒸気を、右側のＨ2
Ｏ↑は揮発した水蒸気を示している。ＳiＦ4↑は弗化シ
リコンが揮発（ガス化）することを示している。
の酸化膜（ＳiＯ2）７５などとの反応は、およそ （ＳiＯ2＋ＨＦ＋Ｈ2Ｏ）→（ＳiＦ4↑＋Ｈ2Ｏ↑） となる。この反応の左側のＨ2Ｏは水蒸気を、右側のＨ2
Ｏ↑は揮発した水蒸気を示している。ＳiＦ4↑は弗化シ
リコンが揮発（ガス化）することを示している。
【０１１５】なお、この気相エッチングに際して、大き
な割合の窒素ガス（Ｎ2）が用いられているが、これは
弗化シリコンガス（ＳiＦ4↑）と水蒸気（Ｈ2Ｏ↑）と
を十分に取り去るためのものである。
な割合の窒素ガス（Ｎ2）が用いられているが、これは
弗化シリコンガス（ＳiＦ4↑）と水蒸気（Ｈ2Ｏ↑）と
を十分に取り去るためのものである。
【０１１６】次に、振動ゲートの異なる構成について順
次説明する。図２５は図９（図８）に対応する振動ゲー
トの他の構成を示す部分斜視図である。図８に示す振動
ゲート４０には直流バイアスを印加しない構成であるの
で、振動ゲートとドレインとの間に発生する静電力によ
る付着は生じないが、これ等の間は極めて近接してお
り、その表面は平滑度の良い平面を成しているので、場
合により、分子間力などにより振動ゲートが保護膜４２
に付着したままになることがある。このような事態にな
ると、発振が停止する。
次説明する。図２５は図９（図８）に対応する振動ゲー
トの他の構成を示す部分斜視図である。図８に示す振動
ゲート４０には直流バイアスを印加しない構成であるの
で、振動ゲートとドレインとの間に発生する静電力によ
る付着は生じないが、これ等の間は極めて近接してお
り、その表面は平滑度の良い平面を成しているので、場
合により、分子間力などにより振動ゲートが保護膜４２
に付着したままになることがある。このような事態にな
ると、発振が停止する。
【０１１７】そこで、振動ゲート８５と保護膜４２との
間に接触する接触面積を小さくして“付着力＜復元力”
の関係になるように振動ゲート８５の底部にこの振動ゲ
ート８５の長手中央軸に沿って微小な突起８６を形成す
る。この突起８６は、例えば幅が１μｍ以下の一本以上
の連続線、或いは破線状で高さが５００オングストロー
ム以上の突起として形成する。
間に接触する接触面積を小さくして“付着力＜復元力”
の関係になるように振動ゲート８５の底部にこの振動ゲ
ート８５の長手中央軸に沿って微小な突起８６を形成す
る。この突起８６は、例えば幅が１μｍ以下の一本以上
の連続線、或いは破線状で高さが５００オングストロー
ム以上の突起として形成する。
【０１１８】この突起８６は、図２５では振動ゲート８
５の底部にのみ設ける構成としてあるが、このほかに、
この振動ゲート８５を覆うシエルの内面側、又は振動ゲ
ート８５の上部に突起を設け、これ等を併用しても良
い。
５の底部にのみ設ける構成としてあるが、このほかに、
この振動ゲート８５を覆うシエルの内面側、又は振動ゲ
ート８５の上部に突起を設け、これ等を併用しても良
い。
【０１１９】図２６は、振動ゲート８５の底部に突起８
６を設ける場合の製造方法を示している。この工程は、
図２３、図２４に示す工程の一部として加入される。図
２３に示すステップ５の次の工程にステップＡ１が挿入
される。ステップＡ１では、ステップ５において犠牲層
としてＣＶＤ法により形成された酸化膜６６の上にレジ
スト８７を塗布し、最終的に振動ゲート８５が形成され
る予定の部分を、ＥＢ（Electron Beam）露光、或いはD
eep ＵＶ露光などにより、パターニングし、ＲＩＥによ
り酸化膜６６に突起幅の細い溝８８を形成する。この
後、レジスト８７を除去する。
６を設ける場合の製造方法を示している。この工程は、
図２３、図２４に示す工程の一部として加入される。図
２３に示すステップ５の次の工程にステップＡ１が挿入
される。ステップＡ１では、ステップ５において犠牲層
としてＣＶＤ法により形成された酸化膜６６の上にレジ
スト８７を塗布し、最終的に振動ゲート８５が形成され
る予定の部分を、ＥＢ（Electron Beam）露光、或いはD
eep ＵＶ露光などにより、パターニングし、ＲＩＥによ
り酸化膜６６に突起幅の細い溝８８を形成する。この
後、レジスト８７を除去する。
【０１２０】ステップＡ２は、ポリシリコン成膜工程を
示す。この工程は、図２３のステップ６の最終的に振動
ゲートとなる板状の梁６９に対応する突起つきの梁８９
として形成する工程である。この後は、図２３のステッ
プ７〜１０と同様であり、ステップ１１で突起８６を有
する振動ゲート８５として構成される。
示す。この工程は、図２３のステップ６の最終的に振動
ゲートとなる板状の梁６９に対応する突起つきの梁８９
として形成する工程である。この後は、図２３のステッ
プ７〜１０と同様であり、ステップ１１で突起８６を有
する振動ゲート８５として構成される。
【０１２１】振動ゲートには所定の張力が付加されてい
ないと、圧縮応力が印加されたときに座屈を起こすこと
となる。そこで、振動ゲートには引張歪を加える必要が
あるが、このためには振動ゲートが基板より縮むように
引張残留歪を有する張力膜、例えばＳiＣXＮyなどを振
動ゲートの中心面、或いはその上下面に対称になるよう
に形成する。
ないと、圧縮応力が印加されたときに座屈を起こすこと
となる。そこで、振動ゲートには引張歪を加える必要が
あるが、このためには振動ゲートが基板より縮むように
引張残留歪を有する張力膜、例えばＳiＣXＮyなどを振
動ゲートの中心面、或いはその上下面に対称になるよう
に形成する。
【０１２２】図２７は図９（図８）に示す振動ゲートに
張力を付加する第１の構成を示す部分斜視図である。振
動ゲート９０を構成する板状の中央面には張力膜９１が
ポリシリコンで形成された上下の振動梁９２、９３によ
りサンドイッチ状に挟んで対称に構成されている。この
張力膜９１は、ＳiＣXＮyなどで構成されており、その
張力は振動梁９２、９３の張力膜９１の厚さ、ヤング
率、残留歪などから計算することができる。
張力を付加する第１の構成を示す部分斜視図である。振
動ゲート９０を構成する板状の中央面には張力膜９１が
ポリシリコンで形成された上下の振動梁９２、９３によ
りサンドイッチ状に挟んで対称に構成されている。この
張力膜９１は、ＳiＣXＮyなどで構成されており、その
張力は振動梁９２、９３の張力膜９１の厚さ、ヤング
率、残留歪などから計算することができる。
【０１２３】いま、振動梁９２、９３の合計の断面積を
ＡS、ヤング率をＥS、線膨張係数をａS、その張力をゼ
ロ、そして張力膜９１の断面積をＡf、ヤング率をＥf、
線膨張係数をａf、張力をＴ、温度差を（ｔ−ｔ0）とす
れば、振動ゲート９０の張力Ｘは、 Ｘ＝（ＡS・ＥS）Ｔ／（ＡS・ＥS＋Ａf・Ｅf） （１５） となる。
ＡS、ヤング率をＥS、線膨張係数をａS、その張力をゼ
ロ、そして張力膜９１の断面積をＡf、ヤング率をＥf、
線膨張係数をａf、張力をＴ、温度差を（ｔ−ｔ0）とす
れば、振動ゲート９０の張力Ｘは、 Ｘ＝（ＡS・ＥS）Ｔ／（ＡS・ＥS＋Ａf・Ｅf） （１５） となる。
【０１２４】また、温度変化による張力変化ΔＸTは、 ΔＸT＝（ＡS・ＥS・Ａf・Ｅf）（ａS−ａf）（ｔ−ｔ0） ／（ＡS・ＥS＋Ａf・Ｅf） （１６） で示される。ここで、ａS＝２．５ｘ１０-6（１／°
Ｃ）、ａf＝０（１／°Ｃ）、Ｅf＝２ＥS、ＡS＝１０Ａ
fとすると、この温度変化による張力変化ΔＸTは ΔＸT／（ＡS・ＥS）＝０．４１８（με／°Ｃ） となる。
Ｃ）、ａf＝０（１／°Ｃ）、Ｅf＝２ＥS、ＡS＝１０Ａ
fとすると、この温度変化による張力変化ΔＸTは ΔＸT／（ＡS・ＥS）＝０．４１８（με／°Ｃ） となる。
【０１２５】この結果と、温度変化による周波数変化の
データとから求めた歪の値は、約４０με／１００°Ｃ
となる。この温度変化は、主として振動梁９２、９３の
ポリシリコンと張力膜９１の窒化膜との線膨張係数差か
ら発生している。
データとから求めた歪の値は、約４０με／１００°Ｃ
となる。この温度変化は、主として振動梁９２、９３の
ポリシリコンと張力膜９１の窒化膜との線膨張係数差か
ら発生している。
【０１２６】図２８は以上のような振動ゲート９０の製
造方法を示す工程図である。ここでは、図２３、２４に
示す工程図に図２８に示す製造工程を挿入する形として
説明する。
造方法を示す工程図である。ここでは、図２３、２４に
示す工程図に図２８に示す製造工程を挿入する形として
説明する。
【０１２７】図２３に示すステップ５の次の工程に、ス
テップＢ１が挿入される。ステップＢ１は第１ポリシリ
コン成膜工程であり、ステップ５において犠牲層として
ＣＶＤ法により形成された酸化膜６６の上にポリシリコ
ン９４を、例えば５０００オングストローム程度の厚さ
で成膜し、この後、ポロンをドープして導電性を付与す
る。
テップＢ１が挿入される。ステップＢ１は第１ポリシリ
コン成膜工程であり、ステップ５において犠牲層として
ＣＶＤ法により形成された酸化膜６６の上にポリシリコ
ン９４を、例えば５０００オングストローム程度の厚さ
で成膜し、この後、ポロンをドープして導電性を付与す
る。
【０１２８】次に、ステップＢ２に移行する。ステップ
Ｂ２は窒化膜成膜工程を示す。この工程では、ポリシリ
コン９４の上に炭化窒化膜（ＳiＣxＮy）９５を、例え
ば１０００オングストローム程度の厚さで成膜する。
Ｂ２は窒化膜成膜工程を示す。この工程では、ポリシリ
コン９４の上に炭化窒化膜（ＳiＣxＮy）９５を、例え
ば１０００オングストローム程度の厚さで成膜する。
【０１２９】ステップＢ３は、第２ポリシリコン成膜工
程を示す。この工程はステップＢ１の第１ポリシリコン
成膜工程と同様にして、ポリシリコン９６を例えば５０
００オングストローム程度の厚さで成膜し、この後、ポ
ロンをドープして導電性を付与する。
程を示す。この工程はステップＢ１の第１ポリシリコン
成膜工程と同様にして、ポリシリコン９６を例えば５０
００オングストローム程度の厚さで成膜し、この後、ポ
ロンをドープして導電性を付与する。
【０１３０】ステップＢ４はフオトリソ工程を示す。フ
オトリソグラフイ技術を用いてマスクしＲＩＥによりポ
リシリコン９４、窒化膜９５、ポリシリコン９６を除去
して振動ゲート対応部９７を形成する。この後は、図２
３のステップ８〜１０と同様であり、ステップＢ５（図
２３のステップ１１に対応）に至り振動ゲート９０とし
て最終的に構成される。
オトリソグラフイ技術を用いてマスクしＲＩＥによりポ
リシリコン９４、窒化膜９５、ポリシリコン９６を除去
して振動ゲート対応部９７を形成する。この後は、図２
３のステップ８〜１０と同様であり、ステップＢ５（図
２３のステップ１１に対応）に至り振動ゲート９０とし
て最終的に構成される。
【０１３１】図２９は図９（図８）に示す振動ゲートに
張力を付加する第２の構成を示す部分斜視図である。振
動ゲート９８を構成する板状の中央面には、ポリシリコ
ン９９が配置され、その上下の張力膜１００、１０１で
サンドイッチ状に挟んで対称に構成されている。これら
の張力膜１００、１０１はＳiＣXＮyなどで構成され、
その製造方法については振動ゲート９０の場合に準じて
行えばよい。また、この振動ゲート９８の張力も振動ゲ
ート９０の場合と同様にして計算することができる。
張力を付加する第２の構成を示す部分斜視図である。振
動ゲート９８を構成する板状の中央面には、ポリシリコ
ン９９が配置され、その上下の張力膜１００、１０１で
サンドイッチ状に挟んで対称に構成されている。これら
の張力膜１００、１０１はＳiＣXＮyなどで構成され、
その製造方法については振動ゲート９０の場合に準じて
行えばよい。また、この振動ゲート９８の張力も振動ゲ
ート９０の場合と同様にして計算することができる。
【０１３２】
【発明の効果】以上、実施例と共に具体的に説明したよ
うに、本発明の第１請求項によれば、半導体基板にドレ
インとソースを所定間隔で分離してこれ等の間にチャネ
ルを形成し、振動ゲートをこのチャネルとドレインに対
向して間隔をもって配列し、振動ゲートとドレインなど
との静電吸引力とドレイン電流の位相との関係を利用し
て自励発振させる構成であるので、従来のように大きな
寸法の磁石も必要とせず、このため振動ゲート（振動
子）と磁石との間の間隔を正確に配列する必要もなく、
小形が可能となり、製造プロセスが単純になるメリット
がある。
うに、本発明の第１請求項によれば、半導体基板にドレ
インとソースを所定間隔で分離してこれ等の間にチャネ
ルを形成し、振動ゲートをこのチャネルとドレインに対
向して間隔をもって配列し、振動ゲートとドレインなど
との静電吸引力とドレイン電流の位相との関係を利用し
て自励発振させる構成であるので、従来のように大きな
寸法の磁石も必要とせず、このため振動ゲート（振動
子）と磁石との間の間隔を正確に配列する必要もなく、
小形が可能となり、製造プロセスが単純になるメリット
がある。
【０１３３】また、第２請求項によれば、第１請求項に
対するメリットの他に、第１に、振動ゲートにバイアス
電圧（図１のＥ2に対応）を印加しない構成としたの
で、回路構成を簡単にしてこのバイアス電圧の変動の影
響を除去して周波数安定度を向上させることができる。
第２に、このバイアス電圧をなくすことにより静電吸引
力により振動ゲートが基板へ付着するのを避け、動作不
能になるのを防止することができる。第３に、振動ゲー
トとしてポリシリコンを用いたので、微細加工を可能と
しながら、不純物をドープして振動ゲートに導通性を持
たせることができる。
対するメリットの他に、第１に、振動ゲートにバイアス
電圧（図１のＥ2に対応）を印加しない構成としたの
で、回路構成を簡単にしてこのバイアス電圧の変動の影
響を除去して周波数安定度を向上させることができる。
第２に、このバイアス電圧をなくすことにより静電吸引
力により振動ゲートが基板へ付着するのを避け、動作不
能になるのを防止することができる。第３に、振動ゲー
トとしてポリシリコンを用いたので、微細加工を可能と
しながら、不純物をドープして振動ゲートに導通性を持
たせることができる。
【０１３４】さらに、第１２請求項による製造方法によ
れば、振動ゲートに対向するシリコン基板の上を弗化水
素酸に対する耐性の高い絶縁膜で覆う２層構成を用いる
ステップとしているので、ゲート酸化膜が基板の表面に
現れず、このためアルカリ金属イオンなどによる汚染に
対して強くなって安定性が向上し、さらに振動ゲートと
シエルを精度良く微細加工することが出来る。
れば、振動ゲートに対向するシリコン基板の上を弗化水
素酸に対する耐性の高い絶縁膜で覆う２層構成を用いる
ステップとしているので、ゲート酸化膜が基板の表面に
現れず、このためアルカリ金属イオンなどによる汚染に
対して強くなって安定性が向上し、さらに振動ゲートと
シエルを精度良く微細加工することが出来る。
【図１】本発明の１実施例の構成を示す構成図である。
【図２】図１に示す実施例の動作を説明する説明図であ
る。
る。
【図３】図１に示すデバイス構成を等価回路として表現
した等価回路である。
した等価回路である。
【図４】計算に必要な図１に示すデバイス構成の各部の
符号の取り決めを示した説明図である。
符号の取り決めを示した説明図である。
【図５】図３に示す等価回路の各部を分解して伝達関数
を求めるための説明図である。
を求めるための説明図である。
【図６】図３に示す等価回路を更に簡略化した等価回路
図である。
図である。
【図７】本発明を自励発振回路として機能するように構
成して全体構成図である。
成して全体構成図である。
【図８】本発明の他の実施例の構成を示す斜視図であ
る。
る。
【図９】図８の中央部近傍の断面を示す断面図である。
【図１０】図９に示す振動ゲージの開ループ特性を説明
するための説明図である。
するための説明図である。
【図１１】図９に示す振動ゲージの直流バイアス電圧対
交流出力の特性を示す特性図である。
交流出力の特性を示す特性図である。
【図１２】図９に示す振動ゲージの直流バイアス電圧対
周波数出力の特性を示す特性図である。
周波数出力の特性を示す特性図である。
【図１３】図９に示す振動ゲージのドレイン／ソース間
電圧Ｖds対交流出力の特性を示す特性図である。
電圧Ｖds対交流出力の特性を示す特性図である。
【図１４】図９に示す振動ゲージを用いて自励発振回路
を構成した振動式トランスデューサを示す。
を構成した振動式トランスデューサを示す。
【図１５】インダクタを用いて自励発振回路を構成した
本発明の振動式トランスデューサを示す。
本発明の振動式トランスデューサを示す。
【図１６】図１５（ａ）に示す振動式トランスデューサ
の動作を説明する波形図を示す。
の動作を説明する波形図を示す。
【図１７】狭帯域の演算増幅器を用いて構成した本発明
の他の振動式トランスデューサの例を示す。
の他の振動式トランスデューサの例を示す。
【図１８】図１７に示す演算増幅器の特性を示す特性図
である。
である。
【図１９】コンデンサを用いて自励発振回路を構成した
本発明の更に他の振動式トランスデューサの例を示す。
本発明の更に他の振動式トランスデューサの例を示す。
【図２０】インダクタを用いて自励発振回路を構成した
本発明の他の振動式トランスデューサを示す。
本発明の他の振動式トランスデューサを示す。
【図２１】図２０に示す振動式トランスデューサの動作
を説明する波形図である。
を説明する波形図である。
【図２２】コンデンサを用いて自励発振回路を構成した
本発明の他の振動式トランスデューサを示す。
本発明の他の振動式トランスデューサを示す。
【図２３】主として図８に示す振動ゲージを製造する製
造工程を説明する製造工程図である。
造工程を説明する製造工程図である。
【図２４】図２３に続く製造工程を説明する製造工程図
を示す。
を示す。
【図２５】図９（図８）に対応する振動ゲートの他の構
成を示す部分斜視図である。
成を示す部分斜視図である。
【図２６】図２５に示す振動ゲートを製造する場合の製
造方法を示す工程図である。
造方法を示す工程図である。
【図２７】図９（図８）に示す振動ゲートに張力を付加
する第１の構成を示す部分斜視図である。
する第１の構成を示す部分斜視図である。
【図２８】図２７に示す振動ゲートの製造方法を示す工
程図である。
程図である。
【図２９】図９（図８）に示す振動ゲートに張力を付加
する第２の構成を示す部分斜視図である。
する第２の構成を示す部分斜視図である。
【図３０】従来の振動式センサを圧力センサとして用い
た構成の斜視図である。
た構成の斜視図である。
【図３１】図２９におけるＡ部を拡大しこれに振動検出
回路を接続した構成図である。
回路を接続した構成図である。
【図３２】図３１におけるＡ−Ａ’断面を示す断面図で
ある。
ある。
【図３３】図３１に示す構成を電気的な等価回路で示し
た説明図である。
た説明図である。
１０、２４、３５ シリコン基板 １１、８３ ダイアフラム １２ 厚肉部 １３ 導圧孔 １５ 導圧管 １６、３１ 振動子 １７ 磁石 ２１ 増幅器 ２２ トランス ２３ 帰還線 ３０ 振動ゲート ３３ 自動ゲイン制御回路 ３８、３９ 固定端 ４０、８５、９８ 振動ゲート ４５、５２ 振動ゲージ ４６ 可変増幅回路 ４８ ９０°移相回路 ５０ 誤差増幅器 ６０ 基板 ６１ ゲート酸化膜 ６２ ソース部 ６３ ドレイン部 ６５ 絶縁膜 ７３、７４ 間隙対応部 ７８ 導入孔 ７９ シエル Ｓ ソース Ｄ ドレイン Ｅ１、Ｅ２、Ｅ３、Ｅ５、Ｅ６ 直流電源 ＣＮＮ１、ＣＮＮ２ チャネル ＣＣ１〜ＣＣ３ 定電流源
フロントページの続き (72)発明者 豊田 昌二郎 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 新国 雅章 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 後藤 茂 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 宮崎 俊一 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内
Claims (15)
- 【請求項１】第１伝導形式を有する半導体の基板と、こ
の基板の表面に形成され前記伝導形式とは逆の第２伝導
形式を有するドレインとソースにより挟まれたチャネル
と、両端が固定されこれ等のドレインとソースの表面か
ら変位可能なように間隙を保持しながら前記ドレインと
ソースのうち少なくとも１つと前記チャネルとを覆って
配置され自励発振により前記ドレインとの間に生じる静
電力により変位する板状の振動ゲートとを具備すること
を特徴とする振動式トランスデューサ。 - 【請求項２】第１伝導形式を有する半導体の基板と、こ
の基板の表面に形成され前記伝導形式とは逆の第２伝導
形式を有するドレインとソースにより挟まれたチャネル
と、前記基板の表面上に形成されたゲート酸化膜と、こ
のゲート酸化膜の上を覆い弗化水素酸に対して耐性の強
い絶縁膜と、主としてポリシリコンよりなり前記絶縁膜
とは間隙を保持して前記チャネルに対向するように前記
基板に両端が固定された導電性の振動ゲートと、この振
動ゲートを覆い内部が真空に保持されたシエルとを具備
する振動式トランスデューサ。 - 【請求項３】前記振動ゲートの上下面の少なくとも何れ
か一方、或いは前記シエルの内面に幅１μｍ以下の１本
以上の実線又は破線状の高さ５００オングストローム以
上の突起を有することを特徴とする前記特許請求の範囲
第２項記載の振動式トランスデューサ。 - 【請求項４】前記振動ゲートをポリシリコンとポリシリ
コンに対して引張残留歪を持つ張力膜とを振動方向に関
して積層する構造としたことを特徴とする前記特許請求
の範囲第２項記載の振動式トランスデューサ。 - 【請求項５】前記ドレインに流れるドレイン電流の位相
を９０°移相手段により９０°移相して前記振動ゲート
に帰還し自励発振を継続させることを特徴とする前記特
許請求の範囲第１項又は第２項記載の振動式トランスデ
ューサ。 - 【請求項６】前記９０°移相手段としてインダクタを用
いることを特徴とする前記特許請求の範囲第５項記載の
振動式トランスデューサ。 - 【請求項７】前記９０°位相手段としてコンデンサを用
いることを特徴とする前記特許請求の範囲第５項記載の
振動式トランスデューサ。 - 【請求項８】前記９０°移相手段として狭帯域増幅器を
用いることを特徴とする前記特許請求の範囲第５項記載
の振動式トランスデューサ。 - 【請求項９】前記ドレインに流れるドレイン電流の位相
を９０°移相して９０°位相電圧を出力する９０°移相
手段と、このドレイン電流に対応するドレイン電圧を所
定の設定電圧と比較してその誤差電圧を出力する誤差増
幅手段と、前記９０°位相電圧が入力され前記誤差電圧
により前記設定電圧に対応するように増幅度が制御され
て一定振幅の帰還信号として前記振動ゲートに帰還する
可変増幅手段とを具備することを特徴とする前記特許請
求の範囲第１項又は第２項記載の振動式トランスデュー
サ。 - 【請求項１０】前記ドレインのドレイン抵抗ＲDと前記
ドレインおよび前記基板の間の静電容量ＣDと前記発振
の発振角速度ωとの積（ωＲDＣD）が１に比べて極めて
大きくなるようにこれ等の値を選定したことを特徴とす
る特許請求の範囲第１項に記載された振動式トランスデ
ューサ。 - 【請求項１１】前記振動ゲートに直流電圧を印加して発
振の振幅を制御する特許請求の範囲第１項に記載された
振動式トランスデューサ。 - 【請求項１２】底部が薄肉に形成されたシリコンの基板
の上面に所定の間隔を保持して両端が固定された振動ゲ
ートを有しその周囲に間隔を保って覆うシエルを形成す
る振動式トランスデューサの製造方法において、（Ａ）
前記基板の上をゲート酸化膜で成膜し、この後、チャネ
ルに対応する部分だけ前記基板に間隔をおいて不純物を
イオン注入してドレインとソースとを形成してから前記
ゲート酸化膜の上を弗化水素酸に対して耐性の強い絶縁
膜で覆い、（Ｂ）この絶縁膜の上に第１犠牲酸化膜を成
膜してからこの上に振動ゲートとなるポリシリコンを堆
積してこれに不純物をドープして導電性を付与して所定
形状とし、この上を第２犠牲酸化膜で成膜して前記第１
・第２犠牲酸化膜を弗化水素酸でエッチングして所定形
状の間隙対応部を形成し、（Ｄ）この間隙対応部と前記
絶縁膜を覆ってギャップ対応の酸化膜を成膜し、この上
にシェルとなるポリシリコンを堆積してから、前記間隙
対応部とギャップ対応の酸化膜とを弗化水素酸でエッチ
ングして除去して振動ゲートとシエルとこれらに囲まれ
た空隙部を形成し、（Ｅ）この後、真空中で前記シエル
と前記絶縁膜とをポリシリコンで覆って前記空隙部を真
空に保持するようにした振動式トランスデューサの製造
方法。 - 【請求項１３】前記第１犠牲酸化膜を成膜してからこの
上の振動ゲートとなる部分に電子ビームにより溝を付け
る工程を経て、この後に、前記ポリシリコンを堆積する
工程に移行することを特徴とする特許請求の範囲第１２
項に記載された振動式トランスデューサの製造方法。 - 【請求項１４】前記ポリシリコンに導電性を付与した
後、この上を引張残留歪をもつ張力膜で成膜し、この上
を更に前記ポリシリコンと同一のポリシリコンで成膜し
て導電性を付与して、この後に、前記第２犠牲酸化膜の
成膜工程に移行することを特徴とする特許請求の範囲第
１２項に記載された振動式トランスデューサの製造方
法。 - 【請求項１５】前記弗化水素酸による液相エッチングに
代えて、微量の割合の水蒸気と大量の割合の窒素ガスと
弗化水素とが混合されたエッチングガスで前記第１・第
２犠牲酸化膜を気相エッチングすることを特徴とする特
許請求の範囲第１２項に記載された振動式トランスデュ
ーサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16904393A JP3189259B2 (ja) | 1993-07-08 | 1993-07-08 | 振動式トランスデューサとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16904393A JP3189259B2 (ja) | 1993-07-08 | 1993-07-08 | 振動式トランスデューサとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730128A true JPH0730128A (ja) | 1995-01-31 |
| JP3189259B2 JP3189259B2 (ja) | 2001-07-16 |
Family
ID=15879266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16904393A Expired - Fee Related JP3189259B2 (ja) | 1993-07-08 | 1993-07-08 | 振動式トランスデューサとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189259B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005140780A (ja) * | 2003-11-07 | 2005-06-02 | Varian Spa | 圧力センサー |
| JP2005347676A (ja) * | 2004-06-07 | 2005-12-15 | Yokogawa Electric Corp | 振動式トランスデューサ |
| JP2006108378A (ja) * | 2004-10-05 | 2006-04-20 | Sony Corp | 共振トランジスタ及び通信装置 |
| JP2006526509A (ja) * | 2003-06-04 | 2006-11-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | マイクロ電気機械的装置及びその封緘方法及び製造方法 |
| JP2007225362A (ja) * | 2006-02-22 | 2007-09-06 | Omron Corp | 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ |
| WO2013168922A1 (ko) * | 2012-05-11 | 2013-11-14 | 포항공과대학교 산학협력단 | 정전하와 전계 효과 트랜지스터를 결합한 감지 메커니즘을 이용한 센서 |
-
1993
- 1993-07-08 JP JP16904393A patent/JP3189259B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006526509A (ja) * | 2003-06-04 | 2006-11-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | マイクロ電気機械的装置及びその封緘方法及び製造方法 |
| JP2011245620A (ja) * | 2003-06-04 | 2011-12-08 | Robert Bosch Gmbh | マイクロ電気機械的装置及びその封緘方法及び製造方法 |
| JP2005140780A (ja) * | 2003-11-07 | 2005-06-02 | Varian Spa | 圧力センサー |
| JP2005347676A (ja) * | 2004-06-07 | 2005-12-15 | Yokogawa Electric Corp | 振動式トランスデューサ |
| JP2006108378A (ja) * | 2004-10-05 | 2006-04-20 | Sony Corp | 共振トランジスタ及び通信装置 |
| JP2007225362A (ja) * | 2006-02-22 | 2007-09-06 | Omron Corp | 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ |
| WO2013168922A1 (ko) * | 2012-05-11 | 2013-11-14 | 포항공과대학교 산학협력단 | 정전하와 전계 효과 트랜지스터를 결합한 감지 메커니즘을 이용한 센서 |
| US9634153B2 (en) | 2012-05-11 | 2017-04-25 | Postech Academy-Industry Foundation | Sensor using sensing mechanism having combined static charge and field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3189259B2 (ja) | 2001-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895851A (en) | Semiconductor yaw rate sensor with a vibrating movable section with vertical and horizontal displacement detection | |
| CN101095282B (zh) | 机电传感器和电子装置 | |
| US4674319A (en) | Integrated circuit sensor | |
| JP3223358B2 (ja) | 定電界で駆動されるマイクロビームによる共振ゲージ | |
| US5600065A (en) | Angular velocity sensor | |
| US4841775A (en) | Vibratory transducer | |
| EP0102069B1 (en) | Vibration analyzing device | |
| US5500549A (en) | Semiconductor yaw rate sensor | |
| US6429458B1 (en) | Method of making a micromechanical device from a single crystal semiconductor substrate and monolithic sensor formed thereby | |
| US4966649A (en) | Process for manufacturing a vibrating type transducer | |
| CN104272074B (zh) | 压力传感器 | |
| JPH1070287A (ja) | 振動式トランスデューサとその製造方法 | |
| JPH0523068B2 (ja) | ||
| JPH0730128A (ja) | 振動式トランスデューサとその製造方法 | |
| US20130153970A1 (en) | Transistor structure, method for manufacturing a transistor structure, force-measuring system | |
| JPH10281862A (ja) | 振動式赤外線センサとその製造方法 | |
| JPH05187942A (ja) | 振動式トランスデューサ | |
| JPH11118826A (ja) | マイクロマシンセンサ | |
| JPH0628662Y2 (ja) | 振動形差圧センサ | |
| JPH04162779A (ja) | 半導体圧力センサ | |
| JPH0554706B2 (ja) | ||
| JP2005090971A (ja) | 磁気センサ | |
| JPH01145539A (ja) | 振動形半導体温度センサー | |
| JPH11201788A (ja) | 半導体カルマン渦流量センサ及びその製造方法 | |
| JPH05223667A (ja) | 振動式センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |