JPH07302876A - 静電破壊保護回路 - Google Patents
静電破壊保護回路Info
- Publication number
- JPH07302876A JPH07302876A JP9598794A JP9598794A JPH07302876A JP H07302876 A JPH07302876 A JP H07302876A JP 9598794 A JP9598794 A JP 9598794A JP 9598794 A JP9598794 A JP 9598794A JP H07302876 A JPH07302876 A JP H07302876A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- semiconductor substrate
- circuit
- potential terminal
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】入力電位端子にたまる静電荷に基づく過大電圧
パルスによる内部回路の静電破壊に対する耐量を向上さ
せる。 【構成】入力電位端子から内部回路電位端子に至る回路
とアースの間に、半導体基体に集積される一方向のツエ
ナダイオードと、半導体基体上に絶縁膜を介して形成さ
れた交互にｐ領域とｎ領域が隣接する多結晶シリコン層
からなる直列接続の双方向のツエナダイオードとを並列
に挿入して過大電圧パルスをアースへ逃がす。
パルスによる内部回路の静電破壊に対する耐量を向上さ
せる。 【構成】入力電位端子から内部回路電位端子に至る回路
とアースの間に、半導体基体に集積される一方向のツエ
ナダイオードと、半導体基体上に絶縁膜を介して形成さ
れた交互にｐ領域とｎ領域が隣接する多結晶シリコン層
からなる直列接続の双方向のツエナダイオードとを並列
に挿入して過大電圧パルスをアースへ逃がす。
Description
【０００１】
【産業上の利用分野】本発明は、静電荷の蓄積により生
ずる過電圧パルスに基づく破壊から内部回路を保護する
働きをする静電破壊保護回路に関する。
ずる過電圧パルスに基づく破壊から内部回路を保護する
働きをする静電破壊保護回路に関する。
【０００２】
【従来の技術】ＭＯＳＬＳＩあるいはＭＯＳＶＳＩなど
のＭＯＳ集積回路においては、トランジスタの駆動能力
の低下を避けるためには、大規模な保護回路は入れられ
ない。そのため、たまった静電荷によるトランジスタの
定格電圧を越えるような過大電圧パルスに対して逃げ道
となる迂回路を提供する必要がある。図２は、かかる状
況を満たすための保護回路を示す。すなわち、ＭＯＳト
ランジスタ１１、１２を含む内部回路１０の内部電位端
子１と入力電位端子２との間に抵抗２１が挿入され、こ
の抵抗により入力電位端子２に入った過大電圧パルスが
内部回路１に伝播するのを遅らせる。その間に電荷をＭ
ＯＳトランジスタ２２を通して逃がす。さらにトランジ
スタ２２で吸収しきれなかったパルスをＭＯＳトランジ
スタ２３で逃がすという作用で内部回路の静電破壊の保
護をしている。ＭＯＳトランジスタ２２は、静電荷によ
る過電圧を逃がす機能のほかに、入力端子２から内部電
位端子１に流れる電流を定電流にするための機能をも
つ。このＭＯＳトランジスタ２２、ＭＯＳトランジスタ
２３の代わりに、それぞれ半導体基体内に集積された同
一のツエナ電圧をもつツェナダイオードを用い、そのツ
エナ電圧を超える過大電圧パルスを逃がすこともでき
る。
のＭＯＳ集積回路においては、トランジスタの駆動能力
の低下を避けるためには、大規模な保護回路は入れられ
ない。そのため、たまった静電荷によるトランジスタの
定格電圧を越えるような過大電圧パルスに対して逃げ道
となる迂回路を提供する必要がある。図２は、かかる状
況を満たすための保護回路を示す。すなわち、ＭＯＳト
ランジスタ１１、１２を含む内部回路１０の内部電位端
子１と入力電位端子２との間に抵抗２１が挿入され、こ
の抵抗により入力電位端子２に入った過大電圧パルスが
内部回路１に伝播するのを遅らせる。その間に電荷をＭ
ＯＳトランジスタ２２を通して逃がす。さらにトランジ
スタ２２で吸収しきれなかったパルスをＭＯＳトランジ
スタ２３で逃がすという作用で内部回路の静電破壊の保
護をしている。ＭＯＳトランジスタ２２は、静電荷によ
る過電圧を逃がす機能のほかに、入力端子２から内部電
位端子１に流れる電流を定電流にするための機能をも
つ。このＭＯＳトランジスタ２２、ＭＯＳトランジスタ
２３の代わりに、それぞれ半導体基体内に集積された同
一のツエナ電圧をもつツェナダイオードを用い、そのツ
エナ電圧を超える過大電圧パルスを逃がすこともでき
る。
【０００３】
【発明が解決しようとする課題】しかし、図２のような
保護回路を設けても、なお静電破壊が起こることがあ
る。本発明の目的は、この問題を解決し、さらに静電破
壊耐量を向上させることができるが、チップを大きくす
ることのない静電破壊保護回路を提供することにある。
保護回路を設けても、なお静電破壊が起こることがあ
る。本発明の目的は、この問題を解決し、さらに静電破
壊耐量を向上させることができるが、チップを大きくす
ることのない静電破壊保護回路を提供することにある。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の静電破壊保護回路は、入力電位端子と内
部回路電位端子とを接続する回路とアースとの間に、半
導体基体内に集積されたツエナダイオードを含む過電圧
吸収回路と、半導体基体上に絶縁膜を介して形成された
ツエナダイオードを含む過電圧吸収回路が並列に接続さ
れたものとする。半導体基体内のツエナダイオードは一
方向のみのツエナダイオードであり、半導体基体上のツ
エナダイオードはそれぞれ複数の双方向のツエナダイオ
ードが交互に直列に接続されたものであることが有効で
ある。半導体基体上のツエナダイオードが、基体上に絶
縁膜を介して形成した多結晶シリコンのｐ領域とｎ領域
とを交互に隣接させてなることが良い。
めに、本発明の静電破壊保護回路は、入力電位端子と内
部回路電位端子とを接続する回路とアースとの間に、半
導体基体内に集積されたツエナダイオードを含む過電圧
吸収回路と、半導体基体上に絶縁膜を介して形成された
ツエナダイオードを含む過電圧吸収回路が並列に接続さ
れたものとする。半導体基体内のツエナダイオードは一
方向のみのツエナダイオードであり、半導体基体上のツ
エナダイオードはそれぞれ複数の双方向のツエナダイオ
ードが交互に直列に接続されたものであることが有効で
ある。半導体基体上のツエナダイオードが、基体上に絶
縁膜を介して形成した多結晶シリコンのｐ領域とｎ領域
とを交互に隣接させてなることが良い。
【０００５】
【作用】図１は本発明の保護回路を示し、図２と共通の
部分には同一の符号が付されている。内部電位端子１と
入力電位端子２とを接続する回路には、従来の保護回路
同様に抵抗２１をはさんで静電荷による過大電圧パルス
を地電位へ逃がす回路が設けられるが、抵抗２１の前段
には、半導体基体に拡散によって形成されたツエナダイ
オード３からなる回路と、半導体基体上に絶縁膜を介し
て形成される双方向の複数のツエナダイオード４を直列
接続した回路が並列に設けられている。双方向のツエナ
ダイオードを直列接続することにより、一方の方向のツ
エナダイオードに高い逆電圧が印加されたときに順方向
のツエナダイオードで電圧降下が生ずるため、破壊しに
くくなる。このように二つの過大電圧パルス吸収回路が
並列に接続されていることにより、電荷は分割して吸収
され、一方の吸収回路が破壊しても他方が働くため、信
頼性が高くなる。そして、一方を基体上、他方を基体内
に形成することにより、基体寸法を大きくすることがな
い。
部分には同一の符号が付されている。内部電位端子１と
入力電位端子２とを接続する回路には、従来の保護回路
同様に抵抗２１をはさんで静電荷による過大電圧パルス
を地電位へ逃がす回路が設けられるが、抵抗２１の前段
には、半導体基体に拡散によって形成されたツエナダイ
オード３からなる回路と、半導体基体上に絶縁膜を介し
て形成される双方向の複数のツエナダイオード４を直列
接続した回路が並列に設けられている。双方向のツエナ
ダイオードを直列接続することにより、一方の方向のツ
エナダイオードに高い逆電圧が印加されたときに順方向
のツエナダイオードで電圧降下が生ずるため、破壊しに
くくなる。このように二つの過大電圧パルス吸収回路が
並列に接続されていることにより、電荷は分割して吸収
され、一方の吸収回路が破壊しても他方が働くため、信
頼性が高くなる。そして、一方を基体上、他方を基体内
に形成することにより、基体寸法を大きくすることがな
い。
【０００６】
【実施例】図３は、本発明の一実施例の保護回路、すな
わち静電破壊耐量向上回路５を用いた回路を示し、図
１、図２と共通の部分には同一の符号が付されている。
ツエナダイオード３およびツエナダイオード２３は、シ
リコンチップ内に拡散により不純物を導入して形成した
もので４０Ｖのツエナ電圧を持つが、ツエナダイオード
４は、シリコンチップ上に酸化膜を介して形成した多結
晶シリコン層に２種類の不純物を導入してｐ領域とｎ領
域を交互に基板面に平行な面内に隣接して形成すること
により、複数の双方向のツエナダイオードを交互に直列
接続させたものである。基体上にツエナダイオードのた
めの多結晶シリコン層は、パッド部の下に形成するの
で、チップ面積は大きくならない。この回路５を、電源
電圧端子６に接続されたデプレッション型ＮチャネルＭ
ＯＳＦＥＴ７よりなる定電流回路と、抵抗８とコンデン
サ９よりなるフィルタ回路との接続点に接続することに
より、入力電位端子２と内部電位端子１の間にフィルタ
回路を介して接続される。これにより、入力電位端子２
に静電気が蓄積されることにより入る過大電圧のパルス
は、抵抗２１の作用により内部回路への伝播を遅らせ、
その間に電荷が拡散ツエナダイオード３および多結晶シ
リコンツエナダイオード４に分割され、高い耐量を維持
させている。これらのツエナダイオードで吸収されなか
ったパルスは、拡散ツエナダイオード２３でアースへ逃
がす仕組みとなっている。
わち静電破壊耐量向上回路５を用いた回路を示し、図
１、図２と共通の部分には同一の符号が付されている。
ツエナダイオード３およびツエナダイオード２３は、シ
リコンチップ内に拡散により不純物を導入して形成した
もので４０Ｖのツエナ電圧を持つが、ツエナダイオード
４は、シリコンチップ上に酸化膜を介して形成した多結
晶シリコン層に２種類の不純物を導入してｐ領域とｎ領
域を交互に基板面に平行な面内に隣接して形成すること
により、複数の双方向のツエナダイオードを交互に直列
接続させたものである。基体上にツエナダイオードのた
めの多結晶シリコン層は、パッド部の下に形成するの
で、チップ面積は大きくならない。この回路５を、電源
電圧端子６に接続されたデプレッション型ＮチャネルＭ
ＯＳＦＥＴ７よりなる定電流回路と、抵抗８とコンデン
サ９よりなるフィルタ回路との接続点に接続することに
より、入力電位端子２と内部電位端子１の間にフィルタ
回路を介して接続される。これにより、入力電位端子２
に静電気が蓄積されることにより入る過大電圧のパルス
は、抵抗２１の作用により内部回路への伝播を遅らせ、
その間に電荷が拡散ツエナダイオード３および多結晶シ
リコンツエナダイオード４に分割され、高い耐量を維持
させている。これらのツエナダイオードで吸収されなか
ったパルスは、拡散ツエナダイオード２３でアースへ逃
がす仕組みとなっている。
【０００７】
【発明の効果】本発明によれば、基板内のツエナダイオ
ードからなる過電圧吸収回路と基板上のツエナダイオー
ドからなる過電圧吸収回路を並列に組み込むことによ
り、静電破壊耐量が向上するが、半導体基板面積を大き
くすることがない。
ードからなる過電圧吸収回路と基板上のツエナダイオー
ドからなる過電圧吸収回路を並列に組み込むことによ
り、静電破壊耐量が向上するが、半導体基板面積を大き
くすることがない。
【図１】本発明の実施例の静電破壊保護回路の基本的構
成を示す回路図
成を示す回路図
【図２】従来の静電破壊保護回路の回路図
【図３】本発明の実施例の静電破壊保護回路の使用例を
示す回路図
示す回路図
１ 内部電位端子 ２ 入力電位端子 ３ 基板内ツエナダイオード ４ 基板上ツエナダイオード ５ 静電破壊耐量向上回路
Claims (3)
- 【請求項１】入力電位端子と内部回路電位端子とを接続
する回路とアースとの間に、半導体基体内に集積された
ツエナダイオードを含む過電圧吸収回路と、半導体基体
上に絶縁膜を介して形成されたツエナダイオードを含む
過電圧吸収回路が並列に接続されたことを特徴とする静
電破壊保護回路。 - 【請求項２】半導体基体内のツエナダイオードは一方向
のみのツエナダイオードであり、半導体基体上のツエナ
ダイオードはそれぞれ複数の双方向のツエナダイオード
が交互に直列に接続されたものである請求項１記載の静
電破壊保護回路。 - 【請求項３】半導体基体上のツエナダイオードが、基体
上に絶縁膜を介して形成した多結晶シリコンのｐ領域と
ｎ領域とを交互に隣接させてなる請求項２記載の静電破
壊保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9598794A JPH07302876A (ja) | 1994-05-10 | 1994-05-10 | 静電破壊保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9598794A JPH07302876A (ja) | 1994-05-10 | 1994-05-10 | 静電破壊保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302876A true JPH07302876A (ja) | 1995-11-14 |
Family
ID=14152492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9598794A Pending JPH07302876A (ja) | 1994-05-10 | 1994-05-10 | 静電破壊保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302876A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010457A1 (en) * | 1996-09-04 | 1998-03-12 | Micron Technology,Inc. | Matrix addressable display with electrostatic discharge protection |
| DE19903028B4 (de) * | 1998-01-27 | 2006-12-21 | Fuji Electric Co., Ltd., Kawasaki | MOS-Halbleiteranordnung |
| JP2017017092A (ja) * | 2015-06-29 | 2017-01-19 | アンリツ株式会社 | Ｅｓｄ保護回路 |
-
1994
- 1994-05-10 JP JP9598794A patent/JPH07302876A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010457A1 (en) * | 1996-09-04 | 1998-03-12 | Micron Technology,Inc. | Matrix addressable display with electrostatic discharge protection |
| US5844370A (en) * | 1996-09-04 | 1998-12-01 | Micron Technology, Inc. | Matrix addressable display with electrostatic discharge protection |
| US6266034B1 (en) | 1996-09-04 | 2001-07-24 | Micron Technology, Inc. | Matrix addressable display with electrostatic discharge protection |
| US6356250B1 (en) | 1996-09-04 | 2002-03-12 | Micron Technology, Inc. | Matrix addressable display with electrostatic discharge protection |
| DE19903028B4 (de) * | 1998-01-27 | 2006-12-21 | Fuji Electric Co., Ltd., Kawasaki | MOS-Halbleiteranordnung |
| JP2017017092A (ja) * | 2015-06-29 | 2017-01-19 | アンリツ株式会社 | Ｅｓｄ保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548134A (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| JP3009614B2 (ja) | 集積回路のための静電放電保護回路、静電放電保護装置、及び静電放電に対して保護するための方法 | |
| US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
| US7750439B2 (en) | ESD protection device | |
| EP0324185A2 (en) | Input protecting circuit in use with a MOS semiconductor device | |
| US6353237B1 (en) | ESD protection circuit triggered by diode | |
| JPS6248901B2 (ja) | ||
| JPH0666402B2 (ja) | 半導体集積回路装置の入力保護回路 | |
| US4972247A (en) | High energy event protection for semiconductor devices | |
| JPH022153A (ja) | 集積回路を過電圧に対して保護する保護構造及び回路 | |
| JP3459308B2 (ja) | Ｅｓｄ入力保護装置 | |
| KR960009159A (ko) | 반도체 장치 | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JPH07302876A (ja) | 静電破壊保護回路 | |
| US6288884B1 (en) | MOS buffer immun to ESD damage | |
| JP4696356B2 (ja) | 半導体装置 | |
| EP0772237A2 (en) | Semiconductor device including protection means | |
| JPH06236965A (ja) | 半導体装置 | |
| US6304423B1 (en) | Input protection circuit for a semiconductor device | |
| JPH01191472A (ja) | 静電破壊防止用素子 | |
| JPH0878629A (ja) | 半導体集積回路装置 | |
| JPH07263633A (ja) | 半導体装置の対静電気放電保護装置 | |
| JP2580571B2 (ja) | 入力保護回路 | |
| JPS60115253A (ja) | 半導体集積回路装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 |