JPH07302883A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07302883A JPH07302883A JP7140994A JP14099495A JPH07302883A JP H07302883 A JPH07302883 A JP H07302883A JP 7140994 A JP7140994 A JP 7140994A JP 14099495 A JP14099495 A JP 14099495A JP H07302883 A JPH07302883 A JP H07302883A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon
- silicon oxide
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 耐放射線性を向上させる。
【構成】 Ｐ型シリコン半導体基板１０１の蝕刻溝にイ
オン注入１０４し、チャンネルストッパー領域１０５を
形成する。さらに、熱酸化によるシリコン酸化膜１０６
上を形成した後で、化学気相成長したシリコン酸化膜
（あるいはリンガラス）とシリコン窒化膜が交互に層に
なった絶縁膜１０７を形成する。
オン注入１０４し、チャンネルストッパー領域１０５を
形成する。さらに、熱酸化によるシリコン酸化膜１０６
上を形成した後で、化学気相成長したシリコン酸化膜
（あるいはリンガラス）とシリコン窒化膜が交互に層に
なった絶縁膜１０７を形成する。
Description
【産業上の利用分野】本発明は半導体装置にかかり、と
くに半導体集積回路素子間の電気的絶縁分離膜の耐放射
線性向上に関するものである。
くに半導体集積回路素子間の電気的絶縁分離膜の耐放射
線性向上に関するものである。
【従来の技術】近年、半導体集積回路を宇宙空間、原子
炉周辺などで使用する機械が増加しつつある。そのよう
な厳しい環境内におかれた半導体集積回路は種々の放射
線損傷を受け、回路の誤動作および破壊を生じ、システ
ムの機能低下を受けやすい。したがって放射線に強い半
導体集積回路の開発が望まれる。高集積回路の基本素子
である絶縁ゲート電界効果トランジスタ（以後、ＭＯＳ
トランジスタと略す）およびバイポーラトランジスタに
放射線損傷の主な原因はシリコン酸化膜中への正電荷の
蓄積とシリコン酸化膜−シリコン界面における界面準位
密度の増加である。その結果、しきい値電圧の変動とリ
ーク電流の増加、あるいは電流増幅率の低下をもたら
す。すなわち電離放射線がシリコン酸化膜に入射すると
多量の電子−正孔対が生成する。その後、その一部はシ
リコン酸化膜中に捕獲される。電子の移動度は大きく、
正のゲート電圧のもとでは短時間で酸化膜外に拡散する
が、正孔は移動度が小さく、シリコン酸化膜内に捕獲さ
れ、正の固定電荷が形成される。またシリコン酸化膜−
シリコン界面に捕獲された正孔は界面準位を形成すると
言われている。特に電気的絶縁分離膜であるフィールド
酸化膜はゲート酸化膜と比較して厚い酸化膜厚を有する
ため多量の正孔が生成し、大きな閾値電圧変化および界
面準位生成をもたらし、寄生ＭＯＳトランジスタ発生と
素子間リークの増大をひきおこす。
炉周辺などで使用する機械が増加しつつある。そのよう
な厳しい環境内におかれた半導体集積回路は種々の放射
線損傷を受け、回路の誤動作および破壊を生じ、システ
ムの機能低下を受けやすい。したがって放射線に強い半
導体集積回路の開発が望まれる。高集積回路の基本素子
である絶縁ゲート電界効果トランジスタ（以後、ＭＯＳ
トランジスタと略す）およびバイポーラトランジスタに
放射線損傷の主な原因はシリコン酸化膜中への正電荷の
蓄積とシリコン酸化膜−シリコン界面における界面準位
密度の増加である。その結果、しきい値電圧の変動とリ
ーク電流の増加、あるいは電流増幅率の低下をもたら
す。すなわち電離放射線がシリコン酸化膜に入射すると
多量の電子−正孔対が生成する。その後、その一部はシ
リコン酸化膜中に捕獲される。電子の移動度は大きく、
正のゲート電圧のもとでは短時間で酸化膜外に拡散する
が、正孔は移動度が小さく、シリコン酸化膜内に捕獲さ
れ、正の固定電荷が形成される。またシリコン酸化膜−
シリコン界面に捕獲された正孔は界面準位を形成すると
言われている。特に電気的絶縁分離膜であるフィールド
酸化膜はゲート酸化膜と比較して厚い酸化膜厚を有する
ため多量の正孔が生成し、大きな閾値電圧変化および界
面準位生成をもたらし、寄生ＭＯＳトランジスタ発生と
素子間リークの増大をひきおこす。
【発明が解決しようとする課題】従来、閾値電圧変化、
および界面準位生成を抑えるために、（１）：フィール
ド酸化膜の薄膜化、（２）：低温アニールが考えられて
いる。しかしながらフィールド酸化膜の薄膜化は確かに
閾値電圧および界面準位生成量を減少させるが、反面上
を走る配線と基板間の容量増大をもたらすので半導体集
積回路の性能を低下させる。また低温アニールによる改
善はわずかである。
および界面準位生成を抑えるために、（１）：フィール
ド酸化膜の薄膜化、（２）：低温アニールが考えられて
いる。しかしながらフィールド酸化膜の薄膜化は確かに
閾値電圧および界面準位生成量を減少させるが、反面上
を走る配線と基板間の容量増大をもたらすので半導体集
積回路の性能を低下させる。また低温アニールによる改
善はわずかである。
【課題を解決するための手段】本発明の目的は、上記の
問題点を解決するため新規のフィールド酸化膜構造を持
つ半導体装置を提供するものである。新しいフィールド
酸化膜は多層の絶縁膜構造をとる。すなわち、初めに熱
酸化したシリコン酸化膜を形成し、以後化学気相成長し
たシリコン酸化膜（もしくはリンガラス）とシリコン窒
化膜を堆積することを特徴とする。さらに、上記熱酸化
によるシリコン酸化膜は、上記シリコン酸化膜（あるい
はリンガラス）と上記シリコン窒化膜の両方を半導体基
板から分離していることを特徴としている。次に本発明
の原理について述べる。フィールド酸化膜の膜厚は通常
５００ｎｍ以上であり、発生した正孔の多くは酸化膜以
外に拡散することは難しい。また正孔の捕獲位置がシリ
コン酸化膜−シリコン界面に近いほどしきい値電圧の変
動に与える影響が大きい。さらに酸化膜内部で生成した
正孔が界面付近まで到達しやすいと界面準位増加量が増
える。したがって、電離放射線の入射により生成した正
孔はただちにその場所で捕獲されると閾値電圧の変動は
小さくてすむ。さらに同時に生成する電子も生成した位
置付近で捕獲されれば、酸化膜内の電荷は相殺される。
また界面準位はシリコン膜−シリコン界面に達する正孔
量が減少するためその増加量は小さい。化学気相成長に
よるシリコン酸化膜、リンガラス、およびシリコン窒化
膜はその内部に高濃度の正孔および電子捕獲中心を含ん
でいる。特にシリコン酸化膜とシリコン窒化膜界面領域
の正孔、電子捕獲中心の密度は高い。したがって多層絶
縁膜から形成された素子絶縁膜中の電荷量は非常に少な
い。また界面準位増加量もシリコン酸化膜−シリコン界
面へ到達する正孔量が少ないため大幅に減少する。ただ
し化学気相成長したシリコン酸化膜あるいはシリコン窒
化膜は初期の界面準位密度が比較的高いため、シリコン
熱酸化膜を初めに形成し、放射線照射前の界面密度を小
さくしている。この熱酸化膜を薄膜化してゆけば熱酸化
膜内に生成する正孔量は減少するので界面準位増加量は
著しく減少することができる。しかし、フィールド酸化
膜形成後の熱処理によって化学気相成長したシリコン酸
化膜およびシリコン窒化膜の成分がシリコン酸化膜−シ
リコン界面まで拡散するのを抑制するための膜厚は必要
である。いずれにしても後の熱処理工程を考慮した膜厚
にする必要がある。この膜厚としては、１００〜１００
０Åが好ましく、更には１００〜５００Åが好ましい。
問題点を解決するため新規のフィールド酸化膜構造を持
つ半導体装置を提供するものである。新しいフィールド
酸化膜は多層の絶縁膜構造をとる。すなわち、初めに熱
酸化したシリコン酸化膜を形成し、以後化学気相成長し
たシリコン酸化膜（もしくはリンガラス）とシリコン窒
化膜を堆積することを特徴とする。さらに、上記熱酸化
によるシリコン酸化膜は、上記シリコン酸化膜（あるい
はリンガラス）と上記シリコン窒化膜の両方を半導体基
板から分離していることを特徴としている。次に本発明
の原理について述べる。フィールド酸化膜の膜厚は通常
５００ｎｍ以上であり、発生した正孔の多くは酸化膜以
外に拡散することは難しい。また正孔の捕獲位置がシリ
コン酸化膜−シリコン界面に近いほどしきい値電圧の変
動に与える影響が大きい。さらに酸化膜内部で生成した
正孔が界面付近まで到達しやすいと界面準位増加量が増
える。したがって、電離放射線の入射により生成した正
孔はただちにその場所で捕獲されると閾値電圧の変動は
小さくてすむ。さらに同時に生成する電子も生成した位
置付近で捕獲されれば、酸化膜内の電荷は相殺される。
また界面準位はシリコン膜−シリコン界面に達する正孔
量が減少するためその増加量は小さい。化学気相成長に
よるシリコン酸化膜、リンガラス、およびシリコン窒化
膜はその内部に高濃度の正孔および電子捕獲中心を含ん
でいる。特にシリコン酸化膜とシリコン窒化膜界面領域
の正孔、電子捕獲中心の密度は高い。したがって多層絶
縁膜から形成された素子絶縁膜中の電荷量は非常に少な
い。また界面準位増加量もシリコン酸化膜−シリコン界
面へ到達する正孔量が少ないため大幅に減少する。ただ
し化学気相成長したシリコン酸化膜あるいはシリコン窒
化膜は初期の界面準位密度が比較的高いため、シリコン
熱酸化膜を初めに形成し、放射線照射前の界面密度を小
さくしている。この熱酸化膜を薄膜化してゆけば熱酸化
膜内に生成する正孔量は減少するので界面準位増加量は
著しく減少することができる。しかし、フィールド酸化
膜形成後の熱処理によって化学気相成長したシリコン酸
化膜およびシリコン窒化膜の成分がシリコン酸化膜−シ
リコン界面まで拡散するのを抑制するための膜厚は必要
である。いずれにしても後の熱処理工程を考慮した膜厚
にする必要がある。この膜厚としては、１００〜１００
０Åが好ましく、更には１００〜５００Åが好ましい。
【実施例】次に実施例について本発明の説明を行う。以
下、Ｐ型シリコン基板上にＭＯＳトランジスタを形成す
る場合に本発明を適用して述べるが、他の半導体集積回
路についても同様な構造を用いることができる。図１か
ら図８は本発明の一形成例を各ステップごとに示したも
のである。図１に示すようにＰ型シリコン半導体基板１
０１の表面にパターニングされた薄い酸化膜１０２およ
びシリコン窒化膜１０３を公知のホトレジストおよび蝕
刻技術を用いて形成する。次に図２に示すように該シリ
コン窒化膜１０３をマスク材として、異方性プラズマエ
ッチングおよび湿式エッチングを組み合わせて該シリコ
ン半導体基板１０１表面を選択的に蝕刻する。その際、
湿式エッチング工程は蝕刻面を平滑にし、側壁にスロー
プをつけ、さらにプラズマエッチングによるダメージを
除去するために用いられる。また蝕刻溝の深さは作成す
る半導体集積回路の集積度によって決定されるが数百ｎ
ｍ〜数μｍ程度である。次にシリコン窒化膜１０３をイ
オン注入のマスクとしてボロン等のＰ型不純物を蝕刻溝
にイオン注入１０４し、チャンネルストッパー領域１０
５を形成する。次に図３に示した様に該チャンネルスト
ッパー領域に整合して蝕刻溝に低温熱酸化により膜厚１
００〜１０００Åのシリコン酸化膜１０６を形成する。
さらに図４に示すごとく、蝕刻溝に化学気相成長したシ
リコン酸化膜（あるいはリンガラス）と化学気相成長し
たシリコン窒化膜を交互に堆積するのであるがその一例
として次の方法がある。すなわち、化学気相成長法によ
ってシリコン基板全面にシリコン酸化膜（あるいはリン
ガラス）とシリコン窒化膜を数百Å〜数千Å間隔で堆積
した後、ホトレジストを塗布し、化学気相成長したシリ
コン酸化膜（あるいはリンガラス）とシリコン窒化膜を
プラズマエッチングしてゆき蝕刻溝部分にのみ残す方法
である。次にシリコン窒化膜１０３と薄いシリコン酸化
膜１０２を公知のエッチング法で除去すると図５に示し
た姿態になる。図６以降はｎチャンネルＭＯＳトランジ
スタを形成する工程である。すなわち図６はＭＯＳトラ
ンジスタのゲート酸化膜を新たに熱酸化で形成した後、
リンを含有するポリシリコンあるいは高融点金属等でゲ
ート電極１０９の側面酸化を行った後、砒素等のイオン
注入によりソース領域１１１、およびドレイン領域１１
２を形成する。最後に図８に示すようにリンガラス等の
保護絶縁膜１１３で全体を被覆した後、ＭＯＳトランジ
スタのソース電極１１４、およびドレイン電極１１５を
形成し、ＭＯＳトランジスタ構造が完成する。さらに完
成したＭＯＳトランジスタはシリコン窒化膜などで保護
されることになる。斯くのごとく、本発明をＭＯＳトラ
ンジスタを適用すると、電離放射線が絶縁素子分離領域
に照射しても生成した電子および正孔は拡散することな
くただちに捕獲され、その電荷が相殺されるため、絶縁
膜内の帯電は生じ難く、また正孔がシリコン酸化膜−シ
リコン界面まで拡散しにくいため界面準位も増加しな
い。したがって隣接したＭＯＳトランジスタ間のリーク
電流は抑えられ、耐放射線能は大幅に向上する。
下、Ｐ型シリコン基板上にＭＯＳトランジスタを形成す
る場合に本発明を適用して述べるが、他の半導体集積回
路についても同様な構造を用いることができる。図１か
ら図８は本発明の一形成例を各ステップごとに示したも
のである。図１に示すようにＰ型シリコン半導体基板１
０１の表面にパターニングされた薄い酸化膜１０２およ
びシリコン窒化膜１０３を公知のホトレジストおよび蝕
刻技術を用いて形成する。次に図２に示すように該シリ
コン窒化膜１０３をマスク材として、異方性プラズマエ
ッチングおよび湿式エッチングを組み合わせて該シリコ
ン半導体基板１０１表面を選択的に蝕刻する。その際、
湿式エッチング工程は蝕刻面を平滑にし、側壁にスロー
プをつけ、さらにプラズマエッチングによるダメージを
除去するために用いられる。また蝕刻溝の深さは作成す
る半導体集積回路の集積度によって決定されるが数百ｎ
ｍ〜数μｍ程度である。次にシリコン窒化膜１０３をイ
オン注入のマスクとしてボロン等のＰ型不純物を蝕刻溝
にイオン注入１０４し、チャンネルストッパー領域１０
５を形成する。次に図３に示した様に該チャンネルスト
ッパー領域に整合して蝕刻溝に低温熱酸化により膜厚１
００〜１０００Åのシリコン酸化膜１０６を形成する。
さらに図４に示すごとく、蝕刻溝に化学気相成長したシ
リコン酸化膜（あるいはリンガラス）と化学気相成長し
たシリコン窒化膜を交互に堆積するのであるがその一例
として次の方法がある。すなわち、化学気相成長法によ
ってシリコン基板全面にシリコン酸化膜（あるいはリン
ガラス）とシリコン窒化膜を数百Å〜数千Å間隔で堆積
した後、ホトレジストを塗布し、化学気相成長したシリ
コン酸化膜（あるいはリンガラス）とシリコン窒化膜を
プラズマエッチングしてゆき蝕刻溝部分にのみ残す方法
である。次にシリコン窒化膜１０３と薄いシリコン酸化
膜１０２を公知のエッチング法で除去すると図５に示し
た姿態になる。図６以降はｎチャンネルＭＯＳトランジ
スタを形成する工程である。すなわち図６はＭＯＳトラ
ンジスタのゲート酸化膜を新たに熱酸化で形成した後、
リンを含有するポリシリコンあるいは高融点金属等でゲ
ート電極１０９の側面酸化を行った後、砒素等のイオン
注入によりソース領域１１１、およびドレイン領域１１
２を形成する。最後に図８に示すようにリンガラス等の
保護絶縁膜１１３で全体を被覆した後、ＭＯＳトランジ
スタのソース電極１１４、およびドレイン電極１１５を
形成し、ＭＯＳトランジスタ構造が完成する。さらに完
成したＭＯＳトランジスタはシリコン窒化膜などで保護
されることになる。斯くのごとく、本発明をＭＯＳトラ
ンジスタを適用すると、電離放射線が絶縁素子分離領域
に照射しても生成した電子および正孔は拡散することな
くただちに捕獲され、その電荷が相殺されるため、絶縁
膜内の帯電は生じ難く、また正孔がシリコン酸化膜−シ
リコン界面まで拡散しにくいため界面準位も増加しな
い。したがって隣接したＭＯＳトランジスタ間のリーク
電流は抑えられ、耐放射線能は大幅に向上する。
【発明の効果】以上説明したとおり、本発明によれば、
半導体基板表面には熱酸化によるシリコン酸化膜が形成
されているから、放射線照射前の界面密度を小さくする
ことができ、また、放射線入射によって正孔が生成され
ても、化学気相成長したシリコン酸化膜（あるいはリン
ガラス）やシリコン窒化膜あるいはこれら膜の界面等の
ような半導体基板から遠いところで捕獲することがで
き、生成した正孔が半導体基板近傍へと到達することを
防止することができるから、界面準位の増加を防止で
き、その結果、耐放射線性を向上させることができる。
半導体基板表面には熱酸化によるシリコン酸化膜が形成
されているから、放射線照射前の界面密度を小さくする
ことができ、また、放射線入射によって正孔が生成され
ても、化学気相成長したシリコン酸化膜（あるいはリン
ガラス）やシリコン窒化膜あるいはこれら膜の界面等の
ような半導体基板から遠いところで捕獲することがで
き、生成した正孔が半導体基板近傍へと到達することを
防止することができるから、界面準位の増加を防止で
き、その結果、耐放射線性を向上させることができる。
【図１】本発明の実施例の一製造工程を示す断面図であ
る。
る。
【図２】本発明の実施例の一製造工程を示す断面図であ
る。
る。
【図３】本発明の実施例の一製造工程を示す断面図であ
る。
る。
【図４】本発明の実施例の一製造工程を示す断面図であ
る。
る。
【図５】本発明の実施例の一製造工程を示す断面図であ
る。
る。
【図６】本発明の実施例の一製造工程を示す断面図であ
る。
る。
【図７】本発明の実施例の一製造工程を示す断面図であ
る。
る。
【図８】本発明の実施例の一製造工程を示す断面図であ
る。
る。
１０１ シリコン半導体基板 １０２ 薄いシリコン酸化膜 １０３ マスク用シリコン窒化膜 １０４ チャンネルストッパー領域生成のためのイオン １０５ チャンネルストッパー領域 １０６ 熱酸化により生成したシリコン酸化膜 １０７ 化学気相成長したシリコン酸化膜（あるいはリ
ンガラス）とシリコン窒化膜が交互に層になった絶縁膜 １０８ ゲート酸化膜 １０９ ゲート電極 １１０ 側面酸化膜 １１１ ソース領域 １１２ ドレイン領域 １１３ 保護絶縁膜 １１４ ソース電極 １１５ ドレイン電極
ンガラス）とシリコン窒化膜が交互に層になった絶縁膜 １０８ ゲート酸化膜 １０９ ゲート電極 １１０ 側面酸化膜 １１１ ソース領域 １１２ ドレイン領域 １１３ 保護絶縁膜 １１４ ソース電極 １１５ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｘ 21/318 Ｂ 21/76 21/316
Claims (1)
- 【請求項１】 半導体基板表面に選択的に形成されたチ
ャンネルストッパー領域と、半導体素子間の電気的絶縁
分離膜であって、前記チャンネルストッパー領域の表面
に形成された熱酸化によるシリコン酸化膜、化学気相成
長したシリコン酸化膜（あるいはリンガラス）とシリコ
ン窒化膜が重ねられた絶縁膜を含んだ電気的絶縁分離膜
とを有し、前記熱酸化によるシリコン酸化膜は前記重ね
られた絶縁膜の中の前記シリコン酸化膜（あるいはリン
ガラス）と前記シリコン窒化膜の両方を前記半導体基板
から分離していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7140994A JPH07302883A (ja) | 1995-04-28 | 1995-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7140994A JPH07302883A (ja) | 1995-04-28 | 1995-04-28 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215613A Division JPH0644590B2 (ja) | 1984-10-15 | 1984-10-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302883A true JPH07302883A (ja) | 1995-11-14 |
Family
ID=15281689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7140994A Pending JPH07302883A (ja) | 1995-04-28 | 1995-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302883A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992546A (ja) * | 1982-11-19 | 1984-05-28 | Hitachi Ltd | バイポ−ラ集積回路装置 |
| JPS6193641A (ja) * | 1984-10-15 | 1986-05-12 | Nec Corp | 半導体装置 |
-
1995
- 1995-04-28 JP JP7140994A patent/JPH07302883A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992546A (ja) * | 1982-11-19 | 1984-05-28 | Hitachi Ltd | バイポ−ラ集積回路装置 |
| JPS6193641A (ja) * | 1984-10-15 | 1986-05-12 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| JPH0666466B2 (ja) | 半導体装置の製造方法 | |
| US5773339A (en) | Method of making diffused layer resistors for semiconductor devices | |
| JPH05102179A (ja) | 半導体装置及びその製造方法 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JPH0644590B2 (ja) | 半導体装置 | |
| JPH06342798A (ja) | 半導体装置及びその製造方法 | |
| JPH06350042A (ja) | トランジスタの製造方法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPH07302883A (ja) | 半導体装置 | |
| JPH06268057A (ja) | 半導体装置の製造方法 | |
| JP3248305B2 (ja) | ＢｉＣＭＯＳ半導体装置の製造方法 | |
| US5284793A (en) | Method of manufacturing radiation resistant semiconductor device | |
| EP0427285B1 (en) | Method of manufacturing radiation resistant semiconductor device | |
| JP2002043324A (ja) | 高周波半導体装置およびその製造方法 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JPS6240741A (ja) | 半導体装置 | |
| JP2595982B2 (ja) | 半導体装置 | |
| JPH05152547A (ja) | マスクｒｏｍの製造方法 | |
| JP2002057222A (ja) | 半導体装置およびその製造方法 | |
| JPH065807A (ja) | 半導体記憶装置 | |
| JPH04352331A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971007 |