JPH0644590B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0644590B2 JPH0644590B2 JP59215613A JP21561384A JPH0644590B2 JP H0644590 B2 JPH0644590 B2 JP H0644590B2 JP 59215613 A JP59215613 A JP 59215613A JP 21561384 A JP21561384 A JP 21561384A JP H0644590 B2 JPH0644590 B2 JP H0644590B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon
- silicon oxide
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 （発明の目的） 本発明は半導体装置にかかり、とくに半導体集積回路素
子間の電気的絶縁分離膜の耐放射線性向上に関するもの
である。
子間の電気的絶縁分離膜の耐放射線性向上に関するもの
である。
近年、半導体集積回路を宇宙空間、原子炉周辺などで使
用する機会が増加しつつある。そのような厳しい環境内
におかれた半導体集積回路は種々の放射線損傷を受け、
回路の誤動作および破壊を生じ、システムの機能低下を
受けやすい。したがって放射線に強い半導体集積回路の
開発が望まれる。高集積回路の基本素子である絶縁ゲー
ト電界効果トランジスタ（以後、ＭＯＳトランジスタと
略す）およびバイポーラトランジスタの放射線損傷の主
な原因はシリコン酸化膜中への正電荷の蓄積とシリコン
酸化膜一シリコン界面における界面準位密度の増加であ
る。その結果、しきい値電圧の変動とリーク電流の増
加、あるいは電流増幅率の低下をもたらす。すなわち電
離放射線がシリコン酸化膜に入射すると多量の電子−正
孔対が生成する。その後、その一部は再結合して消滅す
るが、一部はシリコン酸化膜中に捕獲される。電子の移
動度は大きく、正のゲート電圧のもとでは短時間で酸化
膜外に拡散するが、正孔は移動度が小さく、シリコン酸
化膜内に捕獲され、正の固定電荷が形成される。またシ
リコン酸化膜−シリコン界面に捕獲された正孔は界面準
位を形成すると言われている。特に電気的絶縁分離膜で
あるフィールド酸化膜はゲート酸化膜と比較して厚い酸
化膜厚を有するため多量の正孔が生成し、大きな闘値電
圧変化および界面準位生成もたらし、寄生ＭＯＳトラン
ジスタ発生と素子間リークの増大をひきおこす。
用する機会が増加しつつある。そのような厳しい環境内
におかれた半導体集積回路は種々の放射線損傷を受け、
回路の誤動作および破壊を生じ、システムの機能低下を
受けやすい。したがって放射線に強い半導体集積回路の
開発が望まれる。高集積回路の基本素子である絶縁ゲー
ト電界効果トランジスタ（以後、ＭＯＳトランジスタと
略す）およびバイポーラトランジスタの放射線損傷の主
な原因はシリコン酸化膜中への正電荷の蓄積とシリコン
酸化膜一シリコン界面における界面準位密度の増加であ
る。その結果、しきい値電圧の変動とリーク電流の増
加、あるいは電流増幅率の低下をもたらす。すなわち電
離放射線がシリコン酸化膜に入射すると多量の電子−正
孔対が生成する。その後、その一部は再結合して消滅す
るが、一部はシリコン酸化膜中に捕獲される。電子の移
動度は大きく、正のゲート電圧のもとでは短時間で酸化
膜外に拡散するが、正孔は移動度が小さく、シリコン酸
化膜内に捕獲され、正の固定電荷が形成される。またシ
リコン酸化膜−シリコン界面に捕獲された正孔は界面準
位を形成すると言われている。特に電気的絶縁分離膜で
あるフィールド酸化膜はゲート酸化膜と比較して厚い酸
化膜厚を有するため多量の正孔が生成し、大きな闘値電
圧変化および界面準位生成もたらし、寄生ＭＯＳトラン
ジスタ発生と素子間リークの増大をひきおこす。
（従来技術） 従来、値電圧変化、および界面準位生成を抑えるため
に、(1)：フィールド酸化膜の薄膜化、(2)：低温アニー
ルが考えられている。しかしながらフィールド酸化膜の
薄膜化は確かに闘値電圧および界面準位生成量を減少さ
せるが、反面上を走る配線と基板間の容量増大をもたら
すので半導体集積回路の性能を低下させる。また低温ア
ニールによる改善はわずかである。
に、(1)：フィールド酸化膜の薄膜化、(2)：低温アニー
ルが考えられている。しかしながらフィールド酸化膜の
薄膜化は確かに闘値電圧および界面準位生成量を減少さ
せるが、反面上を走る配線と基板間の容量増大をもたら
すので半導体集積回路の性能を低下させる。また低温ア
ニールによる改善はわずかである。
（本発明の構成） 本発明の目的は、上記の問題点を解決するため新規のフ
ィールド酸化膜構造を持つ半導体装置を提供するもので
ある。新しいフィールド酸化膜は多層の絶縁膜構造をと
る。すなわち、初めに熱酸化したシリコン酸化膜を形成
し、以後化学気相成長したシリコン酸化膜（あるいはリ
ンガラス）とシリコン窒化膜を交互に堆積することを特
徴とする。
ィールド酸化膜構造を持つ半導体装置を提供するもので
ある。新しいフィールド酸化膜は多層の絶縁膜構造をと
る。すなわち、初めに熱酸化したシリコン酸化膜を形成
し、以後化学気相成長したシリコン酸化膜（あるいはリ
ンガラス）とシリコン窒化膜を交互に堆積することを特
徴とする。
（本発明の原理） 次にその原理について述べる。フィールド酸化膜の膜厚
は通常５００mm以上であり、発生した正孔の多くは酸化
膜外に拡散することは難しい。また正孔の捕獲位置がシ
リコン酸化膜−シリコン界面に近いほどしきい値電圧の
変動に与える影響は大きい。さらに酸化膜内部で生成し
た正孔が界面付近まで到達しやすいと界面準位増加量が
増える。したがって、電離放射線の入射により生成した
正孔はただちにその場所で捕獲されると闘値電圧の変動
は小さくてすむ。さらに同時に生成する電子も生成した
位置付近で捕獲されれば、酸化膜内の電荷は相殺され
る。また界面準位はシリコン膜−シリコン界面に達する
正孔量が減少するためその増加量は小さい。
は通常５００mm以上であり、発生した正孔の多くは酸化
膜外に拡散することは難しい。また正孔の捕獲位置がシ
リコン酸化膜−シリコン界面に近いほどしきい値電圧の
変動に与える影響は大きい。さらに酸化膜内部で生成し
た正孔が界面付近まで到達しやすいと界面準位増加量が
増える。したがって、電離放射線の入射により生成した
正孔はただちにその場所で捕獲されると闘値電圧の変動
は小さくてすむ。さらに同時に生成する電子も生成した
位置付近で捕獲されれば、酸化膜内の電荷は相殺され
る。また界面準位はシリコン膜−シリコン界面に達する
正孔量が減少するためその増加量は小さい。
化学気相成長によるシリン酸化膜、リンガラス、および
シリコン窒化膜はその内部に高濃度の正孔および電子捕
獲中心を含んでいる。特にシリコン酸化膜とシリコン窒
化膜界面領域の正孔、電子捕獲中心の密度は高い。した
がって多層絶縁膜から形成された素子絶縁膜中の電荷量
は非常に少ない。また界面準位増加量もシリコン酸化膜
−シリコン界面へ到達する正孔量が少ないため大幅に減
少する。ただし化学気相成長したシリコン酸化膜あるい
はシリコン窒化膜は初期の界面準位密度が比較的高いた
め、リコン熱酸化膜を初めに形成し、放射線照射前の界
面密度を小さくしている。この熱酸化膜を薄膜化してゆ
けば熱酸化膜内に生成する正孔量は減少するので界面準
位増加量は著しく減少することができる。しかし、フィ
ールド酸化膜形成後の熱処理によって化学気相成長した
シリコン酸化膜およびシリコン窒化膜の成分がシリコン
酸化膜−シリコン界面まで拡散するのを抑制するための
膜厚は必要である。いずれにしても後の熱処理工程を考
慮した膜厚にする必要がある。この膜厚としては、１０
０〜１０００Åが好ましく、更には１００〜５００Åが
より好ましい。
シリコン窒化膜はその内部に高濃度の正孔および電子捕
獲中心を含んでいる。特にシリコン酸化膜とシリコン窒
化膜界面領域の正孔、電子捕獲中心の密度は高い。した
がって多層絶縁膜から形成された素子絶縁膜中の電荷量
は非常に少ない。また界面準位増加量もシリコン酸化膜
−シリコン界面へ到達する正孔量が少ないため大幅に減
少する。ただし化学気相成長したシリコン酸化膜あるい
はシリコン窒化膜は初期の界面準位密度が比較的高いた
め、リコン熱酸化膜を初めに形成し、放射線照射前の界
面密度を小さくしている。この熱酸化膜を薄膜化してゆ
けば熱酸化膜内に生成する正孔量は減少するので界面準
位増加量は著しく減少することができる。しかし、フィ
ールド酸化膜形成後の熱処理によって化学気相成長した
シリコン酸化膜およびシリコン窒化膜の成分がシリコン
酸化膜−シリコン界面まで拡散するのを抑制するための
膜厚は必要である。いずれにしても後の熱処理工程を考
慮した膜厚にする必要がある。この膜厚としては、１０
０〜１０００Åが好ましく、更には１００〜５００Åが
より好ましい。
（発明の実施例） 次に実施例により本発明の詳細な説明を行う。以下、Ｐ
型シリコン基板上にＭＯＳトランジスタを形成する場合
に本発明適用して述べるが、他の半導体集積回路につい
ても同様な構造を用いることができる。
型シリコン基板上にＭＯＳトランジスタを形成する場合
に本発明適用して述べるが、他の半導体集積回路につい
ても同様な構造を用いることができる。
第１図から第８図は本発明の一形成例を各ステップごと
に示したものである。
に示したものである。
第１図に示すようにＰ型シリコン半導体基板１０１に表
面にパターニングされた薄い酸化膜１０２およびシリコ
ン窒化膜１０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に第２図に示すように該シリコン窒
化膜１０３をマスク材として、異方性プラズマエッチン
グおよび湿式エッチングを組み合わせて該シリコン半導
体基板１０１表面を選択的に蝕刻する。その際、湿式エ
ッチング工程は蝕刻面を平滑にし、測壁にスロープをつ
け、さらにプラズマエッチングによるダメージを除去す
るために用いられる。また蝕刻溝の深さは作製する半導
体集積回路の集積度によって決定されるが数百ｎｍ〜数
μｍ程度である。次にシリコン窒化膜１０３をイオン注
入のマスクとしてボロン等のＰ型不純物を蝕刻溝にイオ
ン注入１０４し、チャンネルストッパー領域１０５を形
成する。
面にパターニングされた薄い酸化膜１０２およびシリコ
ン窒化膜１０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に第２図に示すように該シリコン窒
化膜１０３をマスク材として、異方性プラズマエッチン
グおよび湿式エッチングを組み合わせて該シリコン半導
体基板１０１表面を選択的に蝕刻する。その際、湿式エ
ッチング工程は蝕刻面を平滑にし、測壁にスロープをつ
け、さらにプラズマエッチングによるダメージを除去す
るために用いられる。また蝕刻溝の深さは作製する半導
体集積回路の集積度によって決定されるが数百ｎｍ〜数
μｍ程度である。次にシリコン窒化膜１０３をイオン注
入のマスクとしてボロン等のＰ型不純物を蝕刻溝にイオ
ン注入１０４し、チャンネルストッパー領域１０５を形
成する。
次に第３図に示した様に該チャンネルストッパー領域に
整合して蝕刻溝に低温熱酸化により膜厚１００〜１００
０Åのシリコン酸化膜１０６を形成する。
整合して蝕刻溝に低温熱酸化により膜厚１００〜１００
０Åのシリコン酸化膜１０６を形成する。
さらに第４図に示すごとく、蝕刻溝に化学気相成長した
シリコン酸化膜（あるいはリンガラス）と化学気相成長
したシリコン窒化膜を交互に堆積するのであるがその一
例として次の方法がある。すなわち、化学気相成長法に
よってシリコン基板全面にシリコン酸化膜（あるいはリ
ンガラス）とシリコン窒化膜を数百Å〜数千Å間隔で堆
積した後、ホトレジストを塗布し、化学気相成長したシ
リコン酸化膜（あるいはリンガラス）とシリコン窒化膜
をプラズマエッチングしてゆき蝕刻溝部分にのみ残す方
法である。次にシリコン窒化膜１０３と薄いシリコン酸
化膜１０２を公知のエッチング法で除去すると第５図に
示した姿態になる。
シリコン酸化膜（あるいはリンガラス）と化学気相成長
したシリコン窒化膜を交互に堆積するのであるがその一
例として次の方法がある。すなわち、化学気相成長法に
よってシリコン基板全面にシリコン酸化膜（あるいはリ
ンガラス）とシリコン窒化膜を数百Å〜数千Å間隔で堆
積した後、ホトレジストを塗布し、化学気相成長したシ
リコン酸化膜（あるいはリンガラス）とシリコン窒化膜
をプラズマエッチングしてゆき蝕刻溝部分にのみ残す方
法である。次にシリコン窒化膜１０３と薄いシリコン酸
化膜１０２を公知のエッチング法で除去すると第５図に
示した姿態になる。
第６図以降はｎチャンネルＭＯＳトランジスタを形成す
る工程である。すなわち第６図はＭＯＳトランジスタの
ゲート酸化膜を新たに熱酸化で形成した後、リンを含有
するポリシリコンあるいは高融点金属等でゲート電極１
０９を公知の蝕刻技術で形成した姿態を示している。次
に第７図に示すようにゲート電極１０９の側面酸化を行
った後、砒素等のイオン注入によりソース領域１１１、
およびドレイン領域１１２を形成する。
る工程である。すなわち第６図はＭＯＳトランジスタの
ゲート酸化膜を新たに熱酸化で形成した後、リンを含有
するポリシリコンあるいは高融点金属等でゲート電極１
０９を公知の蝕刻技術で形成した姿態を示している。次
に第７図に示すようにゲート電極１０９の側面酸化を行
った後、砒素等のイオン注入によりソース領域１１１、
およびドレイン領域１１２を形成する。
最後に第８図に示すようにリンガラス等の保護絶縁膜１
１３で全体を被覆した後、ＭＯＳトランジスタのソース
電極１１４、およびドレイン電極１１５を形成し、ＭＯ
Ｓトランジスタ構造が完成する。さらに完成したＭＯＳ
トランジスタはシリコン窒化膜などで保護されることに
なる。
１３で全体を被覆した後、ＭＯＳトランジスタのソース
電極１１４、およびドレイン電極１１５を形成し、ＭＯ
Ｓトランジスタ構造が完成する。さらに完成したＭＯＳ
トランジスタはシリコン窒化膜などで保護されることに
なる。
斯くのごとく、本発明をＭＯＳトランジスタを適用する
と、電離放射線が絶縁素子分離領域に照射しても生成し
た電子および正孔は拡散することなくただちに捕獲さ
れ、その電荷が相殺されるため、絶縁膜内の帯電は生じ
難く、また正孔がシリコン酸化膜−シリコン界面まで拡
散しにくいため界面準位も増加しない。したがって隣接
したＭＯＳトランジスタ間のリーク電流は抑えられ、耐
放射線能は大幅に向上する。
と、電離放射線が絶縁素子分離領域に照射しても生成し
た電子および正孔は拡散することなくただちに捕獲さ
れ、その電荷が相殺されるため、絶縁膜内の帯電は生じ
難く、また正孔がシリコン酸化膜−シリコン界面まで拡
散しにくいため界面準位も増加しない。したがって隣接
したＭＯＳトランジスタ間のリーク電流は抑えられ、耐
放射線能は大幅に向上する。
第１図乃至第８図は本発明の実施例の製造を工程順に示
した断面図である。 １０１……シリコン半導体基板，１０２……薄いシリコ
ン酸化膜，１０３……マスク用シリコン窒化膜，１０４
……チャンネルストッパー領域生成のためのイオン，１
０５……チャンネルストッパー領域，１０６……熱酸化
により生成したシリコン酸化膜，１０７……化学気相成
長したシリコン酸化膜（あるいはリンガラス）とシリコ
ン窒化膜が交互に層となった絶縁膜，１０８……ゲート
酸化膜，１０９……ゲート電極，１１０……側面酸化
膜，１１１……ソース領域，１１２……ドレイン領域，
１１３……保護絶縁膜，１１４……ソース電極，１１５
……ドレイン電極。
した断面図である。 １０１……シリコン半導体基板，１０２……薄いシリコ
ン酸化膜，１０３……マスク用シリコン窒化膜，１０４
……チャンネルストッパー領域生成のためのイオン，１
０５……チャンネルストッパー領域，１０６……熱酸化
により生成したシリコン酸化膜，１０７……化学気相成
長したシリコン酸化膜（あるいはリンガラス）とシリコ
ン窒化膜が交互に層となった絶縁膜，１０８……ゲート
酸化膜，１０９……ゲート電極，１１０……側面酸化
膜，１１１……ソース領域，１１２……ドレイン領域，
１１３……保護絶縁膜，１１４……ソース電極，１１５
……ドレイン電極。
Claims (1)
- 【請求項１】半導体基板表面に選択的に形成された前記
半導体基板と同じ導電型の埋め込み領域と、半導体素子
間の電気的絶縁分離膜であって、前記埋め込み領域の表
面に形成された熱酸化によるシリコン酸化膜、前記シリ
コン酸化膜の表面に交互に化学気相成長法により形成さ
れたシリコン酸化膜もしくはリンガラス膜及びシリコン
窒化膜を含んだ電気的絶縁分離膜とを有することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215613A JPH0644590B2 (ja) | 1984-10-15 | 1984-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215613A JPH0644590B2 (ja) | 1984-10-15 | 1984-10-15 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7140994A Division JPH07302883A (ja) | 1995-04-28 | 1995-04-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193641A JPS6193641A (ja) | 1986-05-12 |
| JPH0644590B2 true JPH0644590B2 (ja) | 1994-06-08 |
Family
ID=16675312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215613A Expired - Fee Related JPH0644590B2 (ja) | 1984-10-15 | 1984-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644590B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0891504A (ja) * | 1994-09-21 | 1996-04-09 | Yashima Denki Kk | 搬送装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302883A (ja) * | 1995-04-28 | 1995-11-14 | Nec Corp | 半導体装置 |
| US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093781A (ja) * | 1973-12-21 | 1975-07-26 |
-
1984
- 1984-10-15 JP JP59215613A patent/JPH0644590B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0891504A (ja) * | 1994-09-21 | 1996-04-09 | Yashima Denki Kk | 搬送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6193641A (ja) | 1986-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2508818B2 (ja) | 半導体装置の製造方法 | |
| US4825278A (en) | Radiation hardened semiconductor devices | |
| US4377819A (en) | Semiconductor device | |
| KR950010054B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH05865B2 (ja) | ||
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JPH0644590B2 (ja) | 半導体装置 | |
| JPH0656855B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH06350042A (ja) | トランジスタの製造方法 | |
| JP3248305B2 (ja) | ＢｉＣＭＯＳ半導体装置の製造方法 | |
| JPH07302883A (ja) | 半導体装置 | |
| JPH06252345A (ja) | 半導体集積回路の製造方法 | |
| EP0427285B1 (en) | Method of manufacturing radiation resistant semiconductor device | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JPS6331944B2 (ja) | ||
| JP2595982B2 (ja) | 半導体装置 | |
| JPS6240741A (ja) | 半導体装置 | |
| JPS6146964B2 (ja) | ||
| JPH06302779A (ja) | 半導体装置及びその製造方法 | |
| JPH11345947A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| JPH0481339B2 (ja) | ||
| JPH0644604B2 (ja) | 相補型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |