JPH07307573A - 多層配線セラミック基板のビア構造及びその製造方法 - Google Patents
多層配線セラミック基板のビア構造及びその製造方法Info
- Publication number
- JPH07307573A JPH07307573A JP6099817A JP9981794A JPH07307573A JP H07307573 A JPH07307573 A JP H07307573A JP 6099817 A JP6099817 A JP 6099817A JP 9981794 A JP9981794 A JP 9981794A JP H07307573 A JPH07307573 A JP H07307573A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer wiring
- ceramic substrate
- resin
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/092—Adapting interconnections, e.g. making engineering charges, repairing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層配線基板、半導体パッケージ、絶縁基板
等のＬＳＩを実装する半導体装置において、低コストで
作製可能で、かつ高強度および高信頼性を有する多層配
線セラミック基板のビア構造を提供する。 【構成】 半導体が実装される多層配線セラミック基板
のビア構造において、ビア導体１とセラミックス２の界
面に間隙を設け、その間隙に樹脂３を埋め込んだ多層配
線セラミック基板のビア構造である。ビア導体１とセラ
ミックス２の界面に形成する樹脂３としては、熱硬化型
のポリイミドおよびベンゾシクロブテンが好適である。
等のＬＳＩを実装する半導体装置において、低コストで
作製可能で、かつ高強度および高信頼性を有する多層配
線セラミック基板のビア構造を提供する。 【構成】 半導体が実装される多層配線セラミック基板
のビア構造において、ビア導体１とセラミックス２の界
面に間隙を設け、その間隙に樹脂３を埋め込んだ多層配
線セラミック基板のビア構造である。ビア導体１とセラ
ミックス２の界面に形成する樹脂３としては、熱硬化型
のポリイミドおよびベンゾシクロブテンが好適である。
Description
【０００１】
【産業上の利用分野】本発明は、ガラスセラミックス等
を用いたＬＳＩを実装する多層配線セラミック基板のビ
ア構造に関する。
を用いたＬＳＩを実装する多層配線セラミック基板のビ
ア構造に関する。
【０００２】
【従来の技術】図２，図３に従来の多層配線セラミック
基板の表面近傍ビアの断面図の例を示す。一般に、多層
配線セラミック基板のビア導体はＷ，Ｍｏ，Ａｕ，Ａ
ｇ，Ｃｕ，Ａｇ−Ｐｄ等の金属あるいは合金により構成
されている。金属は半導体実装用のセラミックスよりも
熱膨張係数が大きいため、焼成過程や後処理工程で図２
に示したようなクラックを生じることが多い。このこと
を除去するために、ペースト組成や焼成雰囲気を制御し
てセラミックスとビア導体の密着を低下させた場合、図
３に示したようなはがれを生じてしまう。これらの現象
が生じると機械的強度の低下や信頼性の低下を招くとい
った問題があった。
基板の表面近傍ビアの断面図の例を示す。一般に、多層
配線セラミック基板のビア導体はＷ，Ｍｏ，Ａｕ，Ａ
ｇ，Ｃｕ，Ａｇ−Ｐｄ等の金属あるいは合金により構成
されている。金属は半導体実装用のセラミックスよりも
熱膨張係数が大きいため、焼成過程や後処理工程で図２
に示したようなクラックを生じることが多い。このこと
を除去するために、ペースト組成や焼成雰囲気を制御し
てセラミックスとビア導体の密着を低下させた場合、図
３に示したようなはがれを生じてしまう。これらの現象
が生じると機械的強度の低下や信頼性の低下を招くとい
った問題があった。
【０００３】また、図４に示すような近年セラミック基
板上に配線を有するＰＩ層を形成した多層配線基板や特
開平０２−２３４４５６号公報に報告されているような
スルーホール部のみ除去されたクラックを覆うための感
光性樹脂膜を形成したセラミック基板が報告されてい
る。しかし、感光性樹脂を用いた工程は、コストが大き
くなるという問題を有しているばかりではなく、セラミ
ック基板にクラックやはがれがあると樹脂の膨れ等の不
良の発生原因となるという問題があった。
板上に配線を有するＰＩ層を形成した多層配線基板や特
開平０２−２３４４５６号公報に報告されているような
スルーホール部のみ除去されたクラックを覆うための感
光性樹脂膜を形成したセラミック基板が報告されてい
る。しかし、感光性樹脂を用いた工程は、コストが大き
くなるという問題を有しているばかりではなく、セラミ
ック基板にクラックやはがれがあると樹脂の膨れ等の不
良の発生原因となるという問題があった。
【０００４】また、特開平３−１４５７９６号公報では
導電性ペーストをスルーホールに充填した印刷配線板に
おいて、スルーホール壁面をシランカップリング剤で処
理することにより導体ペーストとシート状基材に樹脂を
含浸して形成された絶縁層との親和性を高めることが報
告されているが、焼結金属導体とセラミックス製絶縁体
に適用してもクラックの解消にはならない。特開平３−
９１９９２号公報にはマイグレーション対策としてスル
ーホールに絶縁性樹脂と導電性ペーストを充填する印刷
配線基板の製造方法が報告されているが、基板がセラミ
ックスの場合や導体が焼結金属の場合には適応できな
い。
導電性ペーストをスルーホールに充填した印刷配線板に
おいて、スルーホール壁面をシランカップリング剤で処
理することにより導体ペーストとシート状基材に樹脂を
含浸して形成された絶縁層との親和性を高めることが報
告されているが、焼結金属導体とセラミックス製絶縁体
に適用してもクラックの解消にはならない。特開平３−
９１９９２号公報にはマイグレーション対策としてスル
ーホールに絶縁性樹脂と導電性ペーストを充填する印刷
配線基板の製造方法が報告されているが、基板がセラミ
ックスの場合や導体が焼結金属の場合には適応できな
い。
【０００５】
【発明が解決しようとする課題】以上述べた様に、従来
の多層配線セラミック基板のビア構造では、高強度およ
び高信頼性を有し低コストな構造体を得ることは不可能
であった。
の多層配線セラミック基板のビア構造では、高強度およ
び高信頼性を有し低コストな構造体を得ることは不可能
であった。
【０００６】本発明の目的は、このような従来の欠点を
除去して、低コストで作製可能であり高強度および高信
頼性を有する多層配線セラミック基板、及びその製造方
法を提供することにある。
除去して、低コストで作製可能であり高強度および高信
頼性を有する多層配線セラミック基板、及びその製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は半導体が実装さ
れる多層配線セラミック基板のビア構造において、ビア
導体とセラミックスの界面に間隙を設け、その間隙に樹
脂を埋め込んだ多層配線セラミック基板のビア構造とす
ることを特徴とする。
れる多層配線セラミック基板のビア構造において、ビア
導体とセラミックスの界面に間隙を設け、その間隙に樹
脂を埋め込んだ多層配線セラミック基板のビア構造とす
ることを特徴とする。
【０００８】図１に本発明の多層配線セラミック基板の
ビア構造のの断面模式図を示す。ビア導体とセラミック
ス間の間隙は焼成雰囲気やペースト組成の制御により設
けることが好適であるが、間隙形成方法については制限
されるものではない。本発明で使用される樹脂は３００
℃〜５００℃でキュアーされるポリイミドやベンゾシク
ロブテン等の熱硬化型樹脂が好適に用いられるが、その
組成は限定されるものではなく、広範な材料について適
用される。また、基板材料や導体材料についても限定さ
れるものではない。
ビア構造のの断面模式図を示す。ビア導体とセラミック
ス間の間隙は焼成雰囲気やペースト組成の制御により設
けることが好適であるが、間隙形成方法については制限
されるものではない。本発明で使用される樹脂は３００
℃〜５００℃でキュアーされるポリイミドやベンゾシク
ロブテン等の熱硬化型樹脂が好適に用いられるが、その
組成は限定されるものではなく、広範な材料について適
用される。また、基板材料や導体材料についても限定さ
れるものではない。
【０００９】本発明においては、焼成過程ではビアとセ
ラミックスの界面に間隙を設けるようにしているのでセ
ラミックスにクラックが生じることはない。また、焼成
後にビア導体とセラミックスの間隙に樹脂層を設ける
が、樹脂は柔軟性があるため後工程での導体とセラミッ
クスの熱膨張率差によるビア近傍セラミックスへのクラ
ックの発生を防ぐことができる。また、樹脂層が水分等
の滲み込みを防止するため信頼性も向上させることがで
きる。さらには、ポリイミド等の樹脂層をセラミックス
基板表面に設けて使用する場合においても、セラミック
基板にクラックの発生がなく間隙も埋められているた
め、樹脂の膨れの発生といった不良も生じなくすること
ができる。
ラミックスの界面に間隙を設けるようにしているのでセ
ラミックスにクラックが生じることはない。また、焼成
後にビア導体とセラミックスの間隙に樹脂層を設ける
が、樹脂は柔軟性があるため後工程での導体とセラミッ
クスの熱膨張率差によるビア近傍セラミックスへのクラ
ックの発生を防ぐことができる。また、樹脂層が水分等
の滲み込みを防止するため信頼性も向上させることがで
きる。さらには、ポリイミド等の樹脂層をセラミックス
基板表面に設けて使用する場合においても、セラミック
基板にクラックの発生がなく間隙も埋められているた
め、樹脂の膨れの発生といった不良も生じなくすること
ができる。
【００１０】
【実施例】以下、使用する基板，ビア導体およびセラミ
ックス基板とビア導体界面間隙に形成する樹脂を変化さ
せた実施例を説明する。
ックス基板とビア導体界面間隙に形成する樹脂を変化さ
せた実施例を説明する。
【００１１】（実施例１）Ａｇをビア導体としホウケイ
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率７．１の多層配線セラミック基板をＮ2
雰囲気下９００℃で焼成した。ビアと基板の界面には間
隙が生じており、基板にクラックは発生していなかっ
た。この基板をポリイミド前駆体液中に浸し、雰囲気を
真空に吸引した。基板をポリイミド前駆体液から取りだ
した後、窒素気流中４５０℃でキュアーした。この基板
の表面を機械研磨した後、表面および切断面をＳＥＭで
観察したところ、表面から０．５mm程度は完全に図１に
示したようにビアと基板間に樹脂層が形成できていた。
また、この得られた基板にインクの滲み込みテストを行
ったところ、滲み込みは全く認められなかった。また、
基板表面にスパッタによりパターンを形成してＰＣＴ試
験を行ったところ１０００時間においても異常は認めら
れなかった。さらに基板表面にスパッタおよびめっきに
よりパターンを形成した後ポリイミドを塗布，硬化させ
たところ、膨れ等の異常は発生せずに良好な多層配線樹
脂層を形成することができた。
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率７．１の多層配線セラミック基板をＮ2
雰囲気下９００℃で焼成した。ビアと基板の界面には間
隙が生じており、基板にクラックは発生していなかっ
た。この基板をポリイミド前駆体液中に浸し、雰囲気を
真空に吸引した。基板をポリイミド前駆体液から取りだ
した後、窒素気流中４５０℃でキュアーした。この基板
の表面を機械研磨した後、表面および切断面をＳＥＭで
観察したところ、表面から０．５mm程度は完全に図１に
示したようにビアと基板間に樹脂層が形成できていた。
また、この得られた基板にインクの滲み込みテストを行
ったところ、滲み込みは全く認められなかった。また、
基板表面にスパッタによりパターンを形成してＰＣＴ試
験を行ったところ１０００時間においても異常は認めら
れなかった。さらに基板表面にスパッタおよびめっきに
よりパターンを形成した後ポリイミドを塗布，硬化させ
たところ、膨れ等の異常は発生せずに良好な多層配線樹
脂層を形成することができた。
【００１２】（実施例２）実施例１と同様のビアと基板
の界面に間隙のある多層配線セラミック基板をベンゾシ
クロブテン前駆体液中に浸し、雰囲気を真空に吸引し
た。基板をベンゾシクロブテン前駆体液から取りだした
後、窒素気流中３００℃でキュアーした。この基板の表
面を機械研磨した後、表面および切断面をＳＥＭで観察
したところ、表面から０．５mm程度は完全に図１に示し
たようにビアと基板間に樹脂層が形成できていた。ま
た、この得られた基板にインクの滲み込みテストを行っ
たところ、滲み込みは全く認められなかった。また、基
板表面にスパッタによりパターンを形成してＰＣＴ試験
を行ったところ１０００時間においても異常は認められ
なかった。さらに基板表面にスパッタおよびめっきによ
りパターンを形成した後ベンゾシクロブテンを塗布，硬
化させたところ、膨れ等の異常は発生せずに良好な多層
配線樹脂層を形成することができた。
の界面に間隙のある多層配線セラミック基板をベンゾシ
クロブテン前駆体液中に浸し、雰囲気を真空に吸引し
た。基板をベンゾシクロブテン前駆体液から取りだした
後、窒素気流中３００℃でキュアーした。この基板の表
面を機械研磨した後、表面および切断面をＳＥＭで観察
したところ、表面から０．５mm程度は完全に図１に示し
たようにビアと基板間に樹脂層が形成できていた。ま
た、この得られた基板にインクの滲み込みテストを行っ
たところ、滲み込みは全く認められなかった。また、基
板表面にスパッタによりパターンを形成してＰＣＴ試験
を行ったところ１０００時間においても異常は認められ
なかった。さらに基板表面にスパッタおよびめっきによ
りパターンを形成した後ベンゾシクロブテンを塗布，硬
化させたところ、膨れ等の異常は発生せずに良好な多層
配線樹脂層を形成することができた。
【００１３】（実施例３）Ｃｕをビア導体としホウケイ
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率６．０の多層配線セラミック基板をＮ2
雰囲気下９５０℃で焼成した。ビアと基板の界面には間
隙が生じており、基板にクラックは発生していなかっ
た。この基板をポリイミド前駆体液中に浸し、雰囲気を
真空に吸引した。基板をポリイミド前駆体液から取りだ
した後、窒素気流中４５０℃でキュアーした。この基板
の表面を機械研磨した後、表面および切断面をＳＥＭで
観察したところ、表面から０．５mm程度は完全に図１に
示したようにビアと基板間に樹脂層が形成できていた。
また、この得られた基板にインクの滲み込みテストを行
ったところ、滲み込みは全く認められなかった。また、
基板表面にスパッタによりパターンを形成してＰＣＴ試
験を行ったところ１０００時間においても異常は認めら
れなかった。さらに基板表面にスパッタおよびめっきに
よりパターンを形成した後ポリイミドを塗布，硬化させ
たところ、膨れ等の異常は発生せずに良好な多層配線樹
脂層を形成することができた。
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率６．０の多層配線セラミック基板をＮ2
雰囲気下９５０℃で焼成した。ビアと基板の界面には間
隙が生じており、基板にクラックは発生していなかっ
た。この基板をポリイミド前駆体液中に浸し、雰囲気を
真空に吸引した。基板をポリイミド前駆体液から取りだ
した後、窒素気流中４５０℃でキュアーした。この基板
の表面を機械研磨した後、表面および切断面をＳＥＭで
観察したところ、表面から０．５mm程度は完全に図１に
示したようにビアと基板間に樹脂層が形成できていた。
また、この得られた基板にインクの滲み込みテストを行
ったところ、滲み込みは全く認められなかった。また、
基板表面にスパッタによりパターンを形成してＰＣＴ試
験を行ったところ１０００時間においても異常は認めら
れなかった。さらに基板表面にスパッタおよびめっきに
よりパターンを形成した後ポリイミドを塗布，硬化させ
たところ、膨れ等の異常は発生せずに良好な多層配線樹
脂層を形成することができた。
【００１４】（実施例４）実施例３と同様のビアと基板
の界面に間隙のある多層配線セラミック基板をベンゾシ
クロブテン前駆体液中に浸し、雰囲気を真空に吸引し
た。基板をベンゾシクロブテン前駆体液から取りだした
後、窒素気流中３００℃でキュアーした。この基板の表
面を機械研磨した後、表面および切断面をＳＥＭで観察
したところ、表面から０．５mm程度は完全に図１に示し
たようにビアと基板間に樹脂層が形成できていた。ま
た、この得られた基板にインクの滲み込みテストを行っ
たところ、滲み込みは全く認められなかった。また、基
板表面にスパッタによりパターンを形成してＰＣＴ試験
を行ったところ１０００時間においても異常は認められ
なかった。さらに基板表面にスパッタおよびめっきによ
りパターンを形成した後ベンゾシクロブテンを塗布，硬
化させたところ、膨れ等の異常は発生せずに良好な多層
配線樹脂層を形成することができた。
の界面に間隙のある多層配線セラミック基板をベンゾシ
クロブテン前駆体液中に浸し、雰囲気を真空に吸引し
た。基板をベンゾシクロブテン前駆体液から取りだした
後、窒素気流中３００℃でキュアーした。この基板の表
面を機械研磨した後、表面および切断面をＳＥＭで観察
したところ、表面から０．５mm程度は完全に図１に示し
たようにビアと基板間に樹脂層が形成できていた。ま
た、この得られた基板にインクの滲み込みテストを行っ
たところ、滲み込みは全く認められなかった。また、基
板表面にスパッタによりパターンを形成してＰＣＴ試験
を行ったところ１０００時間においても異常は認められ
なかった。さらに基板表面にスパッタおよびめっきによ
りパターンを形成した後ベンゾシクロブテンを塗布，硬
化させたところ、膨れ等の異常は発生せずに良好な多層
配線樹脂層を形成することができた。
【００１５】（実施例５）Ａｇをビア導体としホウケイ
酸ガラス，石英ガラスおよびコーディエライトから成る
ガラスセラミックスを基板とする誘電率４．４の多層配
線セラミック基板をＮ2 雰囲気下９００℃で焼成した。
ビアと基板の界面には間隙が生じており、基板にクラッ
クは発生していなかった。この基板をポリイミド前駆体
液中に浸し、雰囲気を真空に吸引した。基板をポリイミ
ド前駆体液から取りだした後、窒素気流中４５０℃でキ
ュアーした。この基板の表面を機械研磨した後、表面お
よび切断面をＳＥＭで観察したところ、表面から０．５
mm程度は完全に図１に示したようにビアと基板間に樹脂
層が形成できていた。また、この得られた基板にインク
の滲み込みテストを行ったところ、滲み込みは全く認め
られなかった。また、基板表面にスパッタによりパター
ンを形成してＰＣＴ試験を行ったところ１０００時間に
おいても異常は認められなかった。さらに基板表面にス
パッタおよびめっきによりパターンを形成した後ポリイ
ミドを塗布，硬化させたところ、膨れ等の異常は発生せ
ずに良好な多層配線樹脂層を形成することができた。
酸ガラス，石英ガラスおよびコーディエライトから成る
ガラスセラミックスを基板とする誘電率４．４の多層配
線セラミック基板をＮ2 雰囲気下９００℃で焼成した。
ビアと基板の界面には間隙が生じており、基板にクラッ
クは発生していなかった。この基板をポリイミド前駆体
液中に浸し、雰囲気を真空に吸引した。基板をポリイミ
ド前駆体液から取りだした後、窒素気流中４５０℃でキ
ュアーした。この基板の表面を機械研磨した後、表面お
よび切断面をＳＥＭで観察したところ、表面から０．５
mm程度は完全に図１に示したようにビアと基板間に樹脂
層が形成できていた。また、この得られた基板にインク
の滲み込みテストを行ったところ、滲み込みは全く認め
られなかった。また、基板表面にスパッタによりパター
ンを形成してＰＣＴ試験を行ったところ１０００時間に
おいても異常は認められなかった。さらに基板表面にス
パッタおよびめっきによりパターンを形成した後ポリイ
ミドを塗布，硬化させたところ、膨れ等の異常は発生せ
ずに良好な多層配線樹脂層を形成することができた。
【００１６】（実施例６）実施例５と同様のビアと基板
の界面に間隙のある多層配線セラミック基板をベンゾシ
クロブテン前駆体液中に浸し、雰囲気を真空に吸引し
た。基板をベンゾシクロブテン前駆体液から取りだした
後、窒素気流中３００℃でキュアーした。この基板の表
面を機械研磨した後、表面および切断面をＳＥＭで観察
したところ、表面から０．５mm程度は完全に図１に示し
たようにビアと基板間に樹脂層が形成できていた。ま
た、この得られた基板にインクの滲み込みテストを行っ
たところ、滲み込みは全く認められなかった。また、基
板表面にスパッタによりパターンを形成してＰＣＴ試験
を行ったところ１０００時間においても異常は認められ
なかった。さらに基板表面にスパッタおよびめっきによ
りパターンを形成した後ベンゾシクロブテンを塗布，硬
化させたところ、膨れ等の異常は発生せずに良好な多層
配線樹脂層を形成することができた。
の界面に間隙のある多層配線セラミック基板をベンゾシ
クロブテン前駆体液中に浸し、雰囲気を真空に吸引し
た。基板をベンゾシクロブテン前駆体液から取りだした
後、窒素気流中３００℃でキュアーした。この基板の表
面を機械研磨した後、表面および切断面をＳＥＭで観察
したところ、表面から０．５mm程度は完全に図１に示し
たようにビアと基板間に樹脂層が形成できていた。ま
た、この得られた基板にインクの滲み込みテストを行っ
たところ、滲み込みは全く認められなかった。また、基
板表面にスパッタによりパターンを形成してＰＣＴ試験
を行ったところ１０００時間においても異常は認められ
なかった。さらに基板表面にスパッタおよびめっきによ
りパターンを形成した後ベンゾシクロブテンを塗布，硬
化させたところ、膨れ等の異常は発生せずに良好な多層
配線樹脂層を形成することができた。
【００１７】（比較例１）Ａｇをビア導体としホウケイ
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率７．１の多層配線セラミック基板を空気
中９００℃で焼成した。ビア近傍の基板部分にクラック
が発生してた。この基板表面にスパッタおよびめっきに
よりパターンを形成した後ポリイミドを塗布，硬化させ
たところ、膨れの異常が発生してしまった。また、この
基板にＩ／０ピンをＡｕＳｎ半田を用いて接合したとこ
ろ、接合後のＩ／Ｏピンに横方向の応力を作用させた時
に基板破壊を生じてしまった。
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率７．１の多層配線セラミック基板を空気
中９００℃で焼成した。ビア近傍の基板部分にクラック
が発生してた。この基板表面にスパッタおよびめっきに
よりパターンを形成した後ポリイミドを塗布，硬化させ
たところ、膨れの異常が発生してしまった。また、この
基板にＩ／０ピンをＡｕＳｎ半田を用いて接合したとこ
ろ、接合後のＩ／Ｏピンに横方向の応力を作用させた時
に基板破壊を生じてしまった。
【００１８】（比較例２）Ａｇをビア導体としホウケイ
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率７．１の多層配線セラミック基板をＮ2
雰囲気中９００℃で焼成した。ビアと基板の界面には間
隙が生じていた。この基板表面にスパッタによりパター
ンを形成しＰＣＴ試験を行ったところ１００時間で導体
抵抗の上昇が認められた。また、この基板表面にスパッ
タおよびめっきによりパターンを形成した後ポリイミド
を塗布，硬化させたところ、膨れの異常が発生してしま
った。
酸ガラスとアルミナとから成るガラスセラミックスを基
板とする誘電率７．１の多層配線セラミック基板をＮ2
雰囲気中９００℃で焼成した。ビアと基板の界面には間
隙が生じていた。この基板表面にスパッタによりパター
ンを形成しＰＣＴ試験を行ったところ１００時間で導体
抵抗の上昇が認められた。また、この基板表面にスパッ
タおよびめっきによりパターンを形成した後ポリイミド
を塗布，硬化させたところ、膨れの異常が発生してしま
った。
【００１９】（比較例３）比較例１と同様のクラックの
発生している多層配線基板表面にスパッタおよびめっき
によりパターンを形成した後ベンゾシクロブテンを塗
布，硬化させたところ、膨れの異常が発生してしまっ
た。また、この基板にＩ／０ピンをＡｕＳｎ半田を用い
て接合したところ、接合後のＩ／Ｏピンに横方向の応力
を作用させた時に基板破壊を生じてしまった。
発生している多層配線基板表面にスパッタおよびめっき
によりパターンを形成した後ベンゾシクロブテンを塗
布，硬化させたところ、膨れの異常が発生してしまっ
た。また、この基板にＩ／０ピンをＡｕＳｎ半田を用い
て接合したところ、接合後のＩ／Ｏピンに横方向の応力
を作用させた時に基板破壊を生じてしまった。
【００２０】（比較例４）比較例２と同様のビアと基板
の界面に間隙が生じている多層配線セラミック基板表面
にスパッタおよびめっきによりパターンを形成した後ベ
ンゾシクロブテンを塗布，硬化させたところ、膨れの異
常が発生してしまった。
の界面に間隙が生じている多層配線セラミック基板表面
にスパッタおよびめっきによりパターンを形成した後ベ
ンゾシクロブテンを塗布，硬化させたところ、膨れの異
常が発生してしまった。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
低コストで作製可能であり高強度および高信頼性を有す
る多層配線セラミック基板を提供することができる。
低コストで作製可能であり高強度および高信頼性を有す
る多層配線セラミック基板を提供することができる。
【００２２】本発明による多層配線セラミック基板のビ
ア近傍強化構造は絶縁基板，多層配線基板および半導体
パッケージ等のＬＳＩを実装する半導体装置の接合構造
として有用であり、その工業的価値は極めて高い。
ア近傍強化構造は絶縁基板，多層配線基板および半導体
パッケージ等のＬＳＩを実装する半導体装置の接合構造
として有用であり、その工業的価値は極めて高い。
【図１】本発明の多層配線セラミック基板のビア近傍強
化構造の断面を示す図である。
化構造の断面を示す図である。
【図２】従来のクラックを生じている多層配線セラミッ
ク基板のビア近傍の断面を示す図である。
ク基板のビア近傍の断面を示す図である。
【図３】従来の間隙を生じている多層配線セラミック基
板のビア近傍の断面を示す図である。
板のビア近傍の断面を示す図である。
【図４】従来の多層配線ポリイミド層を有する多層セラ
ミック基板の断面を示す図である。
ミック基板の断面を示す図である。
１ ビア導体 ２ セラミックス ３ 樹脂 ４ クラック ５ はがれ ６ 多層配線ポリイミド層
Claims (2)
- 【請求項１】多層配線セラミック基板のビア構造におい
て、少なくとも表面近傍のビア導体とセラミック基板の
間に樹脂層を有することを特徴とする多層配線セラミッ
ク基板のビア構造。 - 【請求項２】ビア導体とセラミックス基板とを窒素雰囲
気中で焼成した後、樹脂溶液もしくは樹脂前駆体溶液に
含浸することによってビア導体とセラミックス基板の界
面に樹脂層を形成することを特徴とする多層配線セラミ
ック基板のビア構造の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099817A JP2570617B2 (ja) | 1994-05-13 | 1994-05-13 | 多層配線セラミック基板のビア構造及びその製造方法 |
| US08/439,945 US5576518A (en) | 1994-05-13 | 1995-05-12 | Via-structure of a multilayer interconnection ceramic substrate |
| EP95107251A EP0682363A3 (en) | 1994-05-13 | 1995-05-12 | Via structure of ceramic substrates with multilayer circuit. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099817A JP2570617B2 (ja) | 1994-05-13 | 1994-05-13 | 多層配線セラミック基板のビア構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07307573A true JPH07307573A (ja) | 1995-11-21 |
| JP2570617B2 JP2570617B2 (ja) | 1997-01-08 |
Family
ID=14257401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6099817A Expired - Lifetime JP2570617B2 (ja) | 1994-05-13 | 1994-05-13 | 多層配線セラミック基板のビア構造及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5576518A (ja) |
| EP (1) | EP0682363A3 (ja) |
| JP (1) | JP2570617B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195883B1 (en) * | 1998-03-25 | 2001-03-06 | International Business Machines Corporation | Full additive process with filled plated through holes |
| JP3629348B2 (ja) * | 1997-04-16 | 2005-03-16 | 新光電気工業株式会社 | 配線基板 |
| US6291779B1 (en) * | 1999-06-30 | 2001-09-18 | International Business Machines Corporation | Fine pitch circuitization with filled plated through holes |
| DE60031448T2 (de) * | 2000-01-13 | 2007-02-01 | Nitto Denko Corp., Ibaraki | Poröse klebefolie, halbleiterwafer mit poröser klebefolie sowie verfahren zu dessen herstellung |
| US6465085B1 (en) * | 2000-04-04 | 2002-10-15 | Fujitsu Limited | Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same |
| DE10150715A1 (de) * | 2001-10-13 | 2003-04-30 | Bosch Gmbh Robert | Grüner keramischer Einsatzkörper, keramischer Einsatzkörper, keramischer Grünkörper oder Grünkörperverbund und damit hergestellter keramischer Schichtverbund |
| US6770822B2 (en) * | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
| JP4059085B2 (ja) * | 2003-01-14 | 2008-03-12 | 松下電器産業株式会社 | 高周波積層部品およびその製造方法 |
| US20050248002A1 (en) * | 2004-05-07 | 2005-11-10 | Michael Newman | Fill for large volume vias |
| US7205486B2 (en) * | 2004-07-16 | 2007-04-17 | Cardiac Pacemakers, Inc. | Thermally isolated via structure |
| JP2006302972A (ja) * | 2005-04-15 | 2006-11-02 | Alps Electric Co Ltd | 配線基板およびその製造方法 |
| US7470863B2 (en) * | 2006-01-24 | 2008-12-30 | International Business Machines Corporation | Microelectronic device with mixed dielectric |
| US8581113B2 (en) | 2007-12-19 | 2013-11-12 | Bridgewave Communications, Inc. | Low cost high frequency device package and methods |
| KR100997989B1 (ko) * | 2008-08-28 | 2010-12-03 | 삼성전기주식회사 | 다층 세라믹 기판 |
| KR100968977B1 (ko) * | 2008-10-17 | 2010-07-14 | 삼성전기주식회사 | 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법 |
| JP5330863B2 (ja) * | 2009-03-04 | 2013-10-30 | パナソニック株式会社 | 半導体装置の製造方法 |
| KR101153492B1 (ko) * | 2010-08-24 | 2012-06-11 | 삼성전기주식회사 | 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판 |
| US9523715B2 (en) * | 2012-04-13 | 2016-12-20 | Formfactor, Inc. | Wiring substrate with filled vias to accommodate custom terminals |
| CN105628707B (zh) * | 2015-12-30 | 2018-05-08 | 中电环保股份有限公司 | 水处理树脂界面图像识别方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193095A (ja) * | 1983-04-15 | 1984-11-01 | 株式会社日立製作所 | セラミツク配線基板及びその製造方法 |
| JPH034592A (ja) * | 1989-06-01 | 1991-01-10 | Fujitsu Ltd | セラミック基板の製造方法 |
| JPH03138806A (ja) * | 1989-10-24 | 1991-06-13 | Narumi China Corp | 充填用導体ペーストおよび多層配線基板 |
| JPH03150894A (ja) * | 1989-11-07 | 1991-06-27 | Fujitsu Ltd | 多層薄膜回路基板の膜厚管理方法 |
| JPH04283993A (ja) * | 1991-03-12 | 1992-10-08 | Fujitsu Ltd | 薄膜多層基板の製造方法 |
| JPH0547209A (ja) * | 1991-08-08 | 1993-02-26 | Nippondenso Co Ltd | 導体組成物およびそれを用いたセラミツク基板 |
| JPH0620516A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 導体組成物，セラミック多層基板及び半導体装置 |
| JPH06104575A (ja) * | 1992-09-22 | 1994-04-15 | Sumitomo Kinzoku Ceramics:Kk | 抵抗体付きセラミックス回路基板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3873756A (en) * | 1971-02-10 | 1975-03-25 | Gridcraft Inc | Insulating lining for metallic circuit board terminal holes |
| US4234367A (en) * | 1979-03-23 | 1980-11-18 | International Business Machines Corporation | Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors |
| US4318954A (en) * | 1981-02-09 | 1982-03-09 | Boeing Aerospace Company | Printed wiring board substrates for ceramic chip carriers |
| JPS61229389A (ja) * | 1985-04-03 | 1986-10-13 | イビデン株式会社 | セラミツク配線板およびその製造方法 |
| US4740414A (en) * | 1986-11-17 | 1988-04-26 | Rockwell International Corporation | Ceramic/organic multilayer interconnection board |
| US4721831A (en) * | 1987-01-28 | 1988-01-26 | Unisys Corporation | Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same |
| US4880684A (en) * | 1988-03-11 | 1989-11-14 | International Business Machines Corporation | Sealing and stress relief layers and use thereof |
| JPH02234456A (ja) * | 1989-03-08 | 1990-09-17 | Ngk Spark Plug Co Ltd | 集積回路パッケージおよびその製造方法 |
| JPH0391992A (ja) * | 1989-09-04 | 1991-04-17 | Sharp Corp | 印刷配線基板の製造方法 |
| JPH03145796A (ja) * | 1989-10-31 | 1991-06-20 | Shin Kobe Electric Mach Co Ltd | スルーホール印刷配線板の製造法 |
| US5121299A (en) * | 1989-12-29 | 1992-06-09 | International Business Machines Corporation | Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein |
-
1994
- 1994-05-13 JP JP6099817A patent/JP2570617B2/ja not_active Expired - Lifetime
-
1995
- 1995-05-12 US US08/439,945 patent/US5576518A/en not_active Expired - Fee Related
- 1995-05-12 EP EP95107251A patent/EP0682363A3/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193095A (ja) * | 1983-04-15 | 1984-11-01 | 株式会社日立製作所 | セラミツク配線基板及びその製造方法 |
| JPH034592A (ja) * | 1989-06-01 | 1991-01-10 | Fujitsu Ltd | セラミック基板の製造方法 |
| JPH03138806A (ja) * | 1989-10-24 | 1991-06-13 | Narumi China Corp | 充填用導体ペーストおよび多層配線基板 |
| JPH03150894A (ja) * | 1989-11-07 | 1991-06-27 | Fujitsu Ltd | 多層薄膜回路基板の膜厚管理方法 |
| JPH04283993A (ja) * | 1991-03-12 | 1992-10-08 | Fujitsu Ltd | 薄膜多層基板の製造方法 |
| JPH0547209A (ja) * | 1991-08-08 | 1993-02-26 | Nippondenso Co Ltd | 導体組成物およびそれを用いたセラミツク基板 |
| JPH0620516A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 導体組成物，セラミック多層基板及び半導体装置 |
| JPH06104575A (ja) * | 1992-09-22 | 1994-04-15 | Sumitomo Kinzoku Ceramics:Kk | 抵抗体付きセラミックス回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5576518A (en) | 1996-11-19 |
| EP0682363A2 (en) | 1995-11-15 |
| EP0682363A3 (en) | 1997-05-14 |
| JP2570617B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570617B2 (ja) | 多層配線セラミック基板のビア構造及びその製造方法 | |
| KR910007016B1 (ko) | 반도체 장치용 부품간의 접속 구조물 | |
| JPH0563106B2 (ja) | ||
| US5196251A (en) | Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate | |
| JPH11219849A (ja) | 積層セラミックコンデンサ | |
| JP3037662B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4686907B2 (ja) | セラミック基板の製造方法 | |
| JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
| JP6884062B2 (ja) | 配線基板 | |
| KR100942944B1 (ko) | 다층 박막 기판의 제조 방법 및 그 다층 박막 기판 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| US5475567A (en) | Method for hermetically sealing a single layer ceramic thick film electronic module | |
| JPH1027959A (ja) | 多層配線基板の製造方法 | |
| US8241449B2 (en) | Method for producing ceramic body | |
| JPH0864401A (ja) | チップ状電子部品 | |
| JP3748283B2 (ja) | 積層ガラスセラミック回路基板の製造方法 | |
| JPH1051108A (ja) | 転写シート及びそれを用いた配線基板の製造方法 | |
| JPH07211575A (ja) | セラミックコンデンサ | |
| JPH0745754A (ja) | Ｉｃ封止樹脂 | |
| JP3659441B2 (ja) | 配線基板 | |
| JPH11214591A (ja) | 半導体装置 | |
| JP4570190B2 (ja) | 配線基板 | |
| JP2002016176A (ja) | 配線基板およびその接続構造 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JP2004179259A (ja) | 回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |