JPH0731732B2 - 動体検出装置 - Google Patents
動体検出装置Info
- Publication number
- JPH0731732B2 JPH0731732B2 JP60255451A JP25545185A JPH0731732B2 JP H0731732 B2 JPH0731732 B2 JP H0731732B2 JP 60255451 A JP60255451 A JP 60255451A JP 25545185 A JP25545185 A JP 25545185A JP H0731732 B2 JPH0731732 B2 JP H0731732B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient
- supplied
- output signal
- input image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばビデオ画像処理において、物体の動き
を抽出するための動体検出装置に関する。
を抽出するための動体検出装置に関する。
本発明は動体検出装置に関し、入力データを処理して固
定パターンのデータを抽出し、この抽出データと入力デ
ータとの差の大小に応じて入力データと一定値とを選択
して動体のデータを得ることにより、動体が本来のイメ
ージで検出されると共に背景が均一な単色とされ、良好
な動体検出が行えるようにするものである。
定パターンのデータを抽出し、この抽出データと入力デ
ータとの差の大小に応じて入力データと一定値とを選択
して動体のデータを得ることにより、動体が本来のイメ
ージで検出されると共に背景が均一な単色とされ、良好
な動体検出が行えるようにするものである。
例えば画像処理において、物体の動きの検出を行う場合
には、従来は例えば時系列の２つのデータの差分を検出
することが行われている。
には、従来は例えば時系列の２つのデータの差分を検出
することが行われている。
しかしながらこの方法では、動体の輪郭しか得ることが
できず、さらに動体の進行方向の輪郭は太く、それと直
角の方向の輪郭は細くなるなどして、動体の正確なイメ
ージを補えることが困難であった。
できず、さらに動体の進行方向の輪郭は太く、それと直
角の方向の輪郭は細くなるなどして、動体の正確なイメ
ージを補えることが困難であった。
ところで、本願出願人は先に、ビデオ画像処理に適用で
きるディジタル信号処理装置（特開昭58−215813号公報
参照）を提案した。
きるディジタル信号処理装置（特開昭58−215813号公報
参照）を提案した。
すなわち第３図はその装置の概略を説明するもので、図
において（21）は入力端子、（22）は入出力制御（IO
C）系、（23）は入力画像メモリ（VIM）系、（24）は信
号処理（PIP）系、（25）はアドレス生成（PVP）系、
（26）は出力画像メモリ（VIM）系、（27）は主制御（T
C）系、（28）は出力端子である。
において（21）は入力端子、（22）は入出力制御（IO
C）系、（23）は入力画像メモリ（VIM）系、（24）は信
号処理（PIP）系、（25）はアドレス生成（PVP）系、
（26）は出力画像メモリ（VIM）系、（27）は主制御（T
C）系、（28）は出力端子である。
この装置において、入力端子（21）にはビデオカメラ
（図示せず）等からのアナログのビデオ信号が供給され
る。このビデオ信号がIOC系（22）に供給され、AD変換
等により所定のディジタルデータに変換されてVIM系（2
3）に書込まれる。なおIOC系（22）からディジタルデー
タ以外にもクロック、支配モード信号、アドレス、書込
制御信号等の外側からVIM系（23）を制御する信号が供
給されている。
（図示せず）等からのアナログのビデオ信号が供給され
る。このビデオ信号がIOC系（22）に供給され、AD変換
等により所定のディジタルデータに変換されてVIM系（2
3）に書込まれる。なおIOC系（22）からディジタルデー
タ以外にもクロック、支配モード信号、アドレス、書込
制御信号等の外側からVIM系（23）を制御する信号が供
給されている。
またこのVIM系（23）に、PVP系（25）から処理を行うデ
ィジタルデータのアドレス、書込制御、読出モード、デ
ータセレクト等の内側からVIM系（23）を制御する信号
が供給され、このアドレスのデータがPIP系（24）と相
互に転送されて処理が行われる。さらにPIP系（24）で
処理されたデータがVIM系（26）に供給され、このVIM系
（26）にPVP系（25）からのアドレス等が供給される。
これによって処理されたディジタルデータがVIM系（2
6）に書込まれる。
ィジタルデータのアドレス、書込制御、読出モード、デ
ータセレクト等の内側からVIM系（23）を制御する信号
が供給され、このアドレスのデータがPIP系（24）と相
互に転送されて処理が行われる。さらにPIP系（24）で
処理されたデータがVIM系（26）に供給され、このVIM系
（26）にPVP系（25）からのアドレス等が供給される。
これによって処理されたディジタルデータがVIM系（2
6）に書込まれる。
さらにこのVIM系（26）にもIOC系（22）からのアドレス
等が供給され、これによって読出されたディジタルデー
タがIOC系（22）に供給され、DA変換等により所定のア
ナログのビデオ信号に変換されて出力端子（28）に取出
される。
等が供給され、これによって読出されたディジタルデー
タがIOC系（22）に供給され、DA変換等により所定のア
ナログのビデオ信号に変換されて出力端子（28）に取出
される。
なおTC系（27）からは、各系（22）〜（26）に対してそ
れぞれモード、方式等の指定信号やクロック信号等が供
給される。
れぞれモード、方式等の指定信号やクロック信号等が供
給される。
またIOC系（22）からPVP系（25）へ処理すべきフレーム
の開始信号が供給されると共に、PVP系（25）からIOC系
（22）へ処理の終了信号が供給される。
の開始信号が供給されると共に、PVP系（25）からIOC系
（22）へ処理の終了信号が供給される。
このようにして入力端子（21）に供給されたビデオ信号
がディジタル処理されて出力端子（28）に取出されるわ
けであるが、上述の装置によれば、処理に必要な機能を
それぞれの系（22）〜（26）に分担し、各系（22）〜
（26）ごとに独立に制御回路を設けてそれぞれ独立のマ
イクロプログラムで制御を行うことができるので、各系
ごとのソフトウェアの負担が少なく、簡単なプログラム
で高速の処理を行うことができる。これによって例えば
ビデオ信号をリアルタイムで処理することも可能になっ
ている。
がディジタル処理されて出力端子（28）に取出されるわ
けであるが、上述の装置によれば、処理に必要な機能を
それぞれの系（22）〜（26）に分担し、各系（22）〜
（26）ごとに独立に制御回路を設けてそれぞれ独立のマ
イクロプログラムで制御を行うことができるので、各系
ごとのソフトウェアの負担が少なく、簡単なプログラム
で高速の処理を行うことができる。これによって例えば
ビデオ信号をリアルタイムで処理することも可能になっ
ている。
ところで上述の装置において、処理の内容はPIP系（2
4）等のマイクロプログラムによって決定される。そこ
でこれらのマイクロプログラムを書替ることによって処
理の内容を変更することができる。
4）等のマイクロプログラムによって決定される。そこ
でこれらのマイクロプログラムを書替ることによって処
理の内容を変更することができる。
すなわち第４図はPIP系（24）の具体的な構成を示し、
このPIP系（24）は実際には多数（例えば60個）の処理
プロセッサ部（30）が並列に設けられて形成されるが、
図ではその内の２個（30a）（30b）のみが示されてい
る。この図において、VIM系（23）または（26）からの
ディジタルデータは各プロセッサ部（30a）（30b）・・
・ごとに設けられた入力レジスタ（FRA）（31a）（31
b）・・・に供給されると共に、これらのレジスタはPVP
系（25）によってVIM系（23）（26）の読出アドレスに
合わせて制御され、各プロセッサ部ごとに必要な所定量
のデータが記憶される。
このPIP系（24）は実際には多数（例えば60個）の処理
プロセッサ部（30）が並列に設けられて形成されるが、
図ではその内の２個（30a）（30b）のみが示されてい
る。この図において、VIM系（23）または（26）からの
ディジタルデータは各プロセッサ部（30a）（30b）・・
・ごとに設けられた入力レジスタ（FRA）（31a）（31
b）・・・に供給されると共に、これらのレジスタはPVP
系（25）によってVIM系（23）（26）の読出アドレスに
合わせて制御され、各プロセッサ部ごとに必要な所定量
のデータが記憶される。
これらのレジスタ（31a）（31b）・・・に書込まれたデ
ータがそれぞれ演算部（32a）（33a），（32b）（33b）
・・・に供給される。そしてこれらの演算部にはそれぞ
れ加減算器、乗算器及び係数メモリ、データメモリ共が
設けられ、制御部（34a）（34b）・・・からの制御信号
に従って線形及び非線形のデータ変換演算を行う。さら
にこの演算結果は演算部（33a）（33b）・・・に得ら
れ、この演算部（33a）（33b）・・・がPVP系（25）に
よってVIM系（23）（26）の書込アドレスに合わせて制
御され、演算結果がVIM系（23）（26）の所望部に書込
まれる。
ータがそれぞれ演算部（32a）（33a），（32b）（33b）
・・・に供給される。そしてこれらの演算部にはそれぞ
れ加減算器、乗算器及び係数メモリ、データメモリ共が
設けられ、制御部（34a）（34b）・・・からの制御信号
に従って線形及び非線形のデータ変換演算を行う。さら
にこの演算結果は演算部（33a）（33b）・・・に得ら
れ、この演算部（33a）（33b）・・・がPVP系（25）に
よってVIM系（23）（26）の書込アドレスに合わせて制
御され、演算結果がVIM系（23）（26）の所望部に書込
まれる。
そしてこの場合に、制御部（34a）（34b）・・・からの
制御信号はマイクロプログラムメモリ（MPM）（35a）
（35b）・・・に書込まれたマイクロプログラムに従っ
て形成される。そこでこのMPM（35a）（35b）・・・を
いわゆるRAM構成とし、このMPM（35a）（35b）・・・に
変更部（36a）（36b）・・・を通じて外部からのマイク
ロプログラムを書込むことにより、マイクロプログラム
を書替て処理の内容を変更することができる。
制御信号はマイクロプログラムメモリ（MPM）（35a）
（35b）・・・に書込まれたマイクロプログラムに従っ
て形成される。そこでこのMPM（35a）（35b）・・・を
いわゆるRAM構成とし、このMPM（35a）（35b）・・・に
変更部（36a）（36b）・・・を通じて外部からのマイク
ロプログラムを書込むことにより、マイクロプログラム
を書替て処理の内容を変更することができる。
本願発明者はこの点に着目したものである。
上述した従来の技術では、動体の輪郭しか得ることがで
きず、動体の正確なイメージを補えることができないな
どの問題点があった。
きず、動体の正確なイメージを補えることができないな
どの問題点があった。
本発明は、係数Ａ及び係数Ｂを出力する係数記憶手段
（２）と、入力画像データ（FRA（31））に上記係数Ａ
を乗算して出力する第１の乗算手段（1A）と、上記第１
の乗算手段の出力信号と第２の乗算手段（1B）の出力信
号とを加算する加算手段（４）と、該加算手段の出力信
号を記憶する記憶手段（３）と、上記入力画像データと
上記記憶手段の出力信号のレベル差を検出する比較手段
（５）と、上記入力画像データと所定のレベルのデータ
（端子（８））が供給され、上記比較手段の比較結果に
応じて、上記入力画像データと上記記憶手段の出力信号
のレベル差が所定値（端子（６））よりも大きいときに
上記入力画像データを出力し、上記入力画像データと上
記記憶手段の出力信号のレベル差が所定値以下のときに
上記所定のレベルのデータを出力する選択手段（７）と
を備え、上記第２の乗算手段は、上記記憶手段の出力信
号と上記係数Ｂを乗算して上記加算手段に供給するよう
になされ、上記係数記憶手段に記憶されている上記係数
Ａの値ａと上記係数Ｂの値ｂの関係が、ａ＋ｂ＝１とな
るように選定されていることを特徴とする動体検出装置
である。
（２）と、入力画像データ（FRA（31））に上記係数Ａ
を乗算して出力する第１の乗算手段（1A）と、上記第１
の乗算手段の出力信号と第２の乗算手段（1B）の出力信
号とを加算する加算手段（４）と、該加算手段の出力信
号を記憶する記憶手段（３）と、上記入力画像データと
上記記憶手段の出力信号のレベル差を検出する比較手段
（５）と、上記入力画像データと所定のレベルのデータ
（端子（８））が供給され、上記比較手段の比較結果に
応じて、上記入力画像データと上記記憶手段の出力信号
のレベル差が所定値（端子（６））よりも大きいときに
上記入力画像データを出力し、上記入力画像データと上
記記憶手段の出力信号のレベル差が所定値以下のときに
上記所定のレベルのデータを出力する選択手段（７）と
を備え、上記第２の乗算手段は、上記記憶手段の出力信
号と上記係数Ｂを乗算して上記加算手段に供給するよう
になされ、上記係数記憶手段に記憶されている上記係数
Ａの値ａと上記係数Ｂの値ｂの関係が、ａ＋ｂ＝１とな
るように選定されていることを特徴とする動体検出装置
である。
これによれば、入力データ中の固定パターンを抽出し、
この固定パターンと入力データとの差の大小に応じて入
力データと一定値とを選択するようにしているので、移
動する物体のイメージがそのまま検出されると共に背景
が均一な単色とされ、良好な動体検出を行うことができ
る。
この固定パターンと入力データとの差の大小に応じて入
力データと一定値とを選択するようにしているので、移
動する物体のイメージがそのまま検出されると共に背景
が均一な単色とされ、良好な動体検出を行うことができ
る。
第１図は、本願の装置を実現するためのPIP系（24）に
おける処理プロセッサ部（30）の機能ブロックを示す。
おける処理プロセッサ部（30）の機能ブロックを示す。
図において、FRA（31）からの入力データXnが乗算器（1
A）に供給され、係数メモリ（２）からの加重係数Ａが
乗算されると共に、データメモリ（３）からの累積デー
タYn-1が乗算器（1B）に供給され、同じく係数メモリ
（２）からの加重係数Ｂが乗算される。さらにこれらの
乗算器（1A）（1B）からの信号が加算器（４）に供給さ
れ、加算されたデータがデータメモリ（３）に書込まれ
る。なお上述の加重係数A,Bは、 Ａ＋Ｂ＝１ とされる。
A）に供給され、係数メモリ（２）からの加重係数Ａが
乗算されると共に、データメモリ（３）からの累積デー
タYn-1が乗算器（1B）に供給され、同じく係数メモリ
（２）からの加重係数Ｂが乗算される。さらにこれらの
乗算器（1A）（1B）からの信号が加算器（４）に供給さ
れ、加算されたデータがデータメモリ（３）に書込まれ
る。なお上述の加重係数A,Bは、 Ａ＋Ｂ＝１ とされる。
これによって、データメモリ（３）に新に書込まれる加
算データYnは、 Yn＝AXn＋BYn-1 となり、このデータYnがさらに累積データとして乗算器
（18）にフィールドバックされ、さらにこれが繰り返さ
れることで入力データXn中の変位パターンが除去され、
固定パターンのみが抽出される。
算データYnは、 Yn＝AXn＋BYn-1 となり、このデータYnがさらに累積データとして乗算器
（18）にフィールドバックされ、さらにこれが繰り返さ
れることで入力データXn中の変位パターンが除去され、
固定パターンのみが抽出される。
すなわち上述において、入力データXnと累積データYn-1
との間で不変（固定パターン）の部分は、Ａ＋Ｂ＝１で
あることからそのままの値で次の累積データYnとされ
る。これに対して変化（固定パターン−変位パターン）
した部分は、加重係数A,Bの割合で減衰されて次の累積
データYnとされ、さらにこの変位パターンは累積された
時間に対するそのパターンの占める時間割合に従って減
衰される。これによって入力データXn中の固定パターン
が抽出される。この固定パターンは入力データXn中の背
景データＹに相当するものである。
との間で不変（固定パターン）の部分は、Ａ＋Ｂ＝１で
あることからそのままの値で次の累積データYnとされ
る。これに対して変化（固定パターン−変位パターン）
した部分は、加重係数A,Bの割合で減衰されて次の累積
データYnとされ、さらにこの変位パターンは累積された
時間に対するそのパターンの占める時間割合に従って減
衰される。これによって入力データXn中の固定パターン
が抽出される。この固定パターンは入力データXn中の背
景データＹに相当するものである。
そしてさらにこの抽出された固定パターンのデータと上
述のFRA（31）からの入力データXnとが比較器（５）に
供給され、これらの差が端子（６）に供給される閾値ε
より大きくなったときに比較信号が取出される。この比
較信号が選択器（７）に供給され、この比較信号の出力
されている期間のみFRA（31）からの入力データが選択
されると共に、それ以外の期間には端子（８）からの所
定値ｄのデータが選択される。この選択されたデータが
出力データとしてVIM系（23）（26）へ供給される。
述のFRA（31）からの入力データXnとが比較器（５）に
供給され、これらの差が端子（６）に供給される閾値ε
より大きくなったときに比較信号が取出される。この比
較信号が選択器（７）に供給され、この比較信号の出力
されている期間のみFRA（31）からの入力データが選択
されると共に、それ以外の期間には端子（８）からの所
定値ｄのデータが選択される。この選択されたデータが
出力データとしてVIM系（23）（26）へ供給される。
従ってこの装置において、入力データXnと固定の背景デ
ータＹとの差が閾値ε以上のとき入力データXn、以下の
とき所定値ｄのデータが選択されることになり、信号デ
ータZnは、 となって選択器（７）からは所定値ｄによって定まる任
意の背景の中を移動している動体のパターンのデータZn
が取出される。
ータＹとの差が閾値ε以上のとき入力データXn、以下の
とき所定値ｄのデータが選択されることになり、信号デ
ータZnは、 となって選択器（７）からは所定値ｄによって定まる任
意の背景の中を移動している動体のパターンのデータZn
が取出される。
こうして動体検出が行われるわけであるが、上述の装置
によれば動体はその輪郭だけでなく動体として検出でき
るので、動体のイメージを正確に得ることができ、特に
背景が所定値に均一化されるので動体の検出を極めて良
好に行うことができる。
によれば動体はその輪郭だけでなく動体として検出でき
るので、動体のイメージを正確に得ることができ、特に
背景が所定値に均一化されるので動体の検出を極めて良
好に行うことができる。
さらに第２図は上述の動体検出をカラー画像処理に適用
する場合である。図において上述の系が例えばカラーの
３原色（R,G,B）ごとに並列に設けられる。そして各系
の同じ画素に対応するFRA（31R）（31G）（31B）からの
各入力データが選択器（7R）（7G）（7B）に供給される
と共に、３データが加算器（９）に供給され、線形加算
が行われる。
する場合である。図において上述の系が例えばカラーの
３原色（R,G,B）ごとに並列に設けられる。そして各系
の同じ画素に対応するFRA（31R）（31G）（31B）からの
各入力データが選択器（7R）（7G）（7B）に供給される
と共に、３データが加算器（９）に供給され、線形加算
が行われる。
一方各系のデータメモリ（3R）（3G）（3B）からの背景
データが同じく加算器（10）に供給され、同様の線形加
算が行われる。そしてこれらの加算された入力データと
背景データとが比較器（５）に供給され、形成された比
較信号が選択器（7R）（7G）（7B）に供給される。
データが同じく加算器（10）に供給され、同様の線形加
算が行われる。そしてこれらの加算された入力データと
背景データとが比較器（５）に供給され、形成された比
較信号が選択器（7R）（7G）（7B）に供給される。
従ってこの例によれば、３原色が同時に切替えられるの
で、動体中の任意の色が背景に近かった場合等に、その
色のみが検出されず、その部分の動体の色が正しく再現
されないなどのおそれがない。
で、動体中の任意の色が背景に近かった場合等に、その
色のみが検出されず、その部分の動体の色が正しく再現
されないなどのおそれがない。
なお、加算器（９）（10）による加算は３色のデータを
同レベルで加算してもよいが、それぞれに任意の重み付
けをしたり、任意の２色を殺して残りの単色のみで比較
して３色の切替えを行うようにしてもよい。そしてこれ
らの重み付け等を出力データを見ながら任意に制御でき
るようにしてもよい。
同レベルで加算してもよいが、それぞれに任意の重み付
けをしたり、任意の２色を殺して残りの単色のみで比較
して３色の切替えを行うようにしてもよい。そしてこれ
らの重み付け等を出力データを見ながら任意に制御でき
るようにしてもよい。
なお上述の例ではいずれも固定パターン（背景）の抽出
を入力データと累積データとを加重して加算するように
したが、これは例えば のように入力データと累積データとの大小に応じて定数
を加減算するようにしてもよく、さらに他の固定パター
ンの抽出方法を採用してもよい。
を入力データと累積データとを加重して加算するように
したが、これは例えば のように入力データと累積データとの大小に応じて定数
を加減算するようにしてもよく、さらに他の固定パター
ンの抽出方法を採用してもよい。
本発明によれば、入力データ中の固定パターンを抽出
し、この固定パターンと入力データとの差の大小に応じ
て入力データと一定値とを選択するようにしているの
で、移動する物体のイメージがそのまま検出されると共
に背景が均一な単色とされ、良好な動体検出を行うこと
ができるようになった。
し、この固定パターンと入力データとの差の大小に応じ
て入力データと一定値とを選択するようにしているの
で、移動する物体のイメージがそのまま検出されると共
に背景が均一な単色とされ、良好な動体検出を行うこと
ができるようになった。
第１図は本発明の一例の構成図、第２図は他の例の構成
図、第３図、第４図は従来の技術の説明のための図であ
る。 （1A）（1B）は乗算器、（２）は係数メモリ、（３）は
データメモリ、（４）は加算器、（５）は比較器、
（７）は選択器である。
図、第３図、第４図は従来の技術の説明のための図であ
る。 （1A）（1B）は乗算器、（２）は係数メモリ、（３）は
データメモリ、（４）は加算器、（５）は比較器、
（７）は選択器である。
Claims (1)
- 【請求項１】係数Ａ及び係数Ｂを出力する係数記憶手段
と、入力画像データに上記係数Ａを乗算して出力する第
１の乗算手段と、上記第１の乗算手段の出力信号と第２
の乗算手段の出力信号とを加算する加算手段と、該加算
手段の出力信号を記憶する記憶手段と、上記入力画像デ
ータと上記記憶手段の出力信号のレベル差を検出する比
較手段と、上記入力画像データと所定のレベルのデータ
が供給され、上記比較手段の比較結果に応じて、上記入
力画像データと上記記憶手段の出力信号のレベル差が所
定値よりも大きいときに上記入力画像データを出力し、
上記入力画像データと上記記憶手段の出力信号のレベル
差が所定値以下のときに上記所定のレベルのデータを出
力する選択手段とを備え、 上記第２の乗算手段は、上記記憶手段の出力信号と上記
係数Ｂを乗算して上記加算手段に供給するようになさ
れ、 上記係数記憶手段に記憶されている上記係数Ａの値ａと
上記係数Ｂの値ｂの係関が、ａ＋ｂ＝１となるように選
定されていることを特徴とする動体検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255451A JPH0731732B2 (ja) | 1985-11-14 | 1985-11-14 | 動体検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255451A JPH0731732B2 (ja) | 1985-11-14 | 1985-11-14 | 動体検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114064A JPS62114064A (ja) | 1987-05-25 |
| JPH0731732B2 true JPH0731732B2 (ja) | 1995-04-10 |
Family
ID=17278949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60255451A Expired - Lifetime JPH0731732B2 (ja) | 1985-11-14 | 1985-11-14 | 動体検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731732B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8311281B2 (en) | 2008-04-09 | 2012-11-13 | Nec Corporation | Object detection apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3228638B2 (ja) | 1994-06-08 | 2001-11-12 | 松下電器産業株式会社 | 背景差分法を用いた移動体検出方法 |
| JP3729562B2 (ja) * | 1996-06-12 | 2005-12-21 | 松下電器産業株式会社 | 自動監視装置 |
| DE59706205D1 (de) | 1997-08-14 | 2002-03-14 | Fraunhofer Ges Forschung | Verfahren und vorrichtung zum erfassen einer veränderung zwischen pixelsignalen aus zeitlich aufeinanderfolgenden pixelsignalen |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610662A (en) * | 1979-07-06 | 1981-02-03 | Hitachi Ltd | Airconditioning equipment |
-
1985
- 1985-11-14 JP JP60255451A patent/JPH0731732B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8311281B2 (en) | 2008-04-09 | 2012-11-13 | Nec Corporation | Object detection apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62114064A (ja) | 1987-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0224253B1 (en) | Method of extracting an image of a moving object | |
| US4635292A (en) | Image processor | |
| EP0403054B1 (en) | An electronic graphic system | |
| KR980010827A (ko) | 국소 영역 화상 추적 장치 | |
| US4891779A (en) | Apparatus for arithmetic processing | |
| US5455908A (en) | Address formation circuit and method for continuously performing an address-based memory access into a rectangular area | |
| JPH0731732B2 (ja) | 動体検出装置 | |
| JPH0814849B2 (ja) | 動体検出装置 | |
| JPH0719286B2 (ja) | 動体検出装置 | |
| JP2535817B2 (ja) | 演算処理装置 | |
| JPH0814848B2 (ja) | 変位パターン除去装置 | |
| EP0222405B1 (en) | Data processor | |
| JP2557042B2 (ja) | プログラム転送装置 | |
| JPH0719285B2 (ja) | 変位パターン除去装置 | |
| JP2610817B2 (ja) | アドレス生成装置 | |
| WO1991003904A1 (en) | Superimposing or cross-fading of a video or binary frame sequence | |
| JPS60157672A (ja) | 画像処理回路 | |
| JPH0320880A (ja) | 変換回路 | |
| JP2949240B2 (ja) | 動体検出装置及び動体検出方法 | |
| JP2985865B2 (ja) | 特殊効果装置 | |
| JPH0789367B2 (ja) | デ−タ入力記憶装置 | |
| JPH06103461B2 (ja) | プログラム転送装置 | |
| JP2806436B2 (ja) | 演算回路 | |
| JPH05324842A (ja) | テクスチャパターンメモリ | |
| JPS62298834A (ja) | 高速デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |