JPH0732041B2 - 多端子ハイブリッドｉｃの端子取付構造 - Google Patents
多端子ハイブリッドｉｃの端子取付構造Info
- Publication number
- JPH0732041B2 JPH0732041B2 JP63140552A JP14055288A JPH0732041B2 JP H0732041 B2 JPH0732041 B2 JP H0732041B2 JP 63140552 A JP63140552 A JP 63140552A JP 14055288 A JP14055288 A JP 14055288A JP H0732041 B2 JPH0732041 B2 JP H0732041B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- hybrid
- terminals
- mounting structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005476 soldering Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005452 bending Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Manufacturing Of Electrical Connectors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入出力用に多くの端子を必要とするハイブリッ
ドICの製造方法及び端子構造に関する。
ドICの製造方法及び端子構造に関する。
従来この種のハイブリッドICは、基板上に部品のリフロ
ーによる半田付けと同時に入出力端子の半田接続も行っ
ている。このためリード71の一端を第４図（ａ）に示す
如く逆字形に折り返し曲がり部73を設け、リード71の
先端部72を半田付けパッド75に略垂直に当接し、リフロ
ーによる半田付け76を行っていた（実願昭61−134856号
参照）。
ーによる半田付けと同時に入出力端子の半田接続も行っ
ている。このためリード71の一端を第４図（ａ）に示す
如く逆字形に折り返し曲がり部73を設け、リード71の
先端部72を半田付けパッド75に略垂直に当接し、リフロ
ーによる半田付け76を行っていた（実願昭61−134856号
参照）。
又基板の片面に入出力端子を形成する他の方法は第４図
（ｂ）のようにリードフレーム81を略ハット形に形成
し、ハットの１部にノッチ84を入れ、前記基板を挟持可
能な構造とし、半田デップにより半田付けし、後で連結
部83を取り除くことによってリード端子を構成していた
（特開昭62−266856号公報参照）。
（ｂ）のようにリードフレーム81を略ハット形に形成
し、ハットの１部にノッチ84を入れ、前記基板を挟持可
能な構造とし、半田デップにより半田付けし、後で連結
部83を取り除くことによってリード端子を構成していた
（特開昭62−266856号公報参照）。
ハイブリッドICの入出力端子が多数必要となってくる
と、基板の片面だけの接続では端子数が不足し、基板の
両面から入出力端子を設ける必要が生ずる。又ハイブリ
ッドICを搭載するマザーボードのスルーホールピッチは
強度、作業性等の理由から通常2.54mmピッチとなってい
る。このためある長さの実装範囲内で入出力端子の接続
を得るには、多列化する必要がある。しかしながら従来
の端子構造では基板の両面に多数の端子をリフロー又は
半田ディップにより固着することが非常に難かしいと云
う問題があった。
と、基板の片面だけの接続では端子数が不足し、基板の
両面から入出力端子を設ける必要が生ずる。又ハイブリ
ッドICを搭載するマザーボードのスルーホールピッチは
強度、作業性等の理由から通常2.54mmピッチとなってい
る。このためある長さの実装範囲内で入出力端子の接続
を得るには、多列化する必要がある。しかしながら従来
の端子構造では基板の両面に多数の端子をリフロー又は
半田ディップにより固着することが非常に難かしいと云
う問題があった。
本発明は前述の問題点に鑑みなされたもので、ハイブリ
ッドICの基板両面へ多端子を取付けリフローによって固
着することを目的とする。
ッドICの基板両面へ多端子を取付けリフローによって固
着することを目的とする。
本発明は多端子ハイブリッドICに端子を固定するに際
し、交互に曲げ位置を変え連鎖部で連結したくし状の多
端子を２枚１組とし互に向い合せ、基板の表、裏面に設
けた端子用パッド部を挟持するように固定し、リフロー
後にくし状の多端子から連鎖部を切断する。これにより
ハイブリッドICに千鳥格子のくし状多端子を形成する。
し、交互に曲げ位置を変え連鎖部で連結したくし状の多
端子を２枚１組とし互に向い合せ、基板の表、裏面に設
けた端子用パッド部を挟持するように固定し、リフロー
後にくし状の多端子から連鎖部を切断する。これにより
ハイブリッドICに千鳥格子のくし状多端子を形成する。
本発明によれば、ハイブリッドICの入出力用端子を多数
設けるため、くし状の多端子を階段状に折り曲げる時に
交互に折り曲げ位置を変えることによって千鳥格子のく
し状多端子を実現した。この千鳥格子の多端子を形成し
たことによりマザーボードのスルーホールピッチ2.54mm
を維持し、更に強度や作業性を損うことなく端子の多列
化を図り、多端子構造を実現するものである。
設けるため、くし状の多端子を階段状に折り曲げる時に
交互に折り曲げ位置を変えることによって千鳥格子のく
し状多端子を実現した。この千鳥格子の多端子を形成し
たことによりマザーボードのスルーホールピッチ2.54mm
を維持し、更に強度や作業性を損うことなく端子の多列
化を図り、多端子構造を実現するものである。
第１図は本発明の実施例を示す斜視図である。これは金
属板の連続打抜き曲げ加工によりくし状の多端子とし、
階段状に折り曲げる時に交互に曲げ位置を変えて端子1
2,13を形成する。該端子12,13の一方は連鎖部11により
連結されている。
属板の連続打抜き曲げ加工によりくし状の多端子とし、
階段状に折り曲げる時に交互に曲げ位置を変えて端子1
2,13を形成する。該端子12,13の一方は連鎖部11により
連結されている。
基板の端子用パッドへ固着する半田付部18は連鎖部11の
反対の端に形成される。端子12は連鎖部11から直線に伸
び必要な端子長を形成した後、第１の曲げ14（山折り）
及び第２の曲げ15（谷折り）を行い先端に半田付部18を
形成する。ここで第１の曲げ14と第２の曲げ15の段差が
マザーボードの列方向スルーホールピッチとなる。
反対の端に形成される。端子12は連鎖部11から直線に伸
び必要な端子長を形成した後、第１の曲げ14（山折り）
及び第２の曲げ15（谷折り）を行い先端に半田付部18を
形成する。ここで第１の曲げ14と第２の曲げ15の段差が
マザーボードの列方向スルーホールピッチとなる。
次に端子13は連鎖部11からすぐに第１の曲げ16（山折
り）と第２の曲げ17（谷折り）を行い連鎖部を略平行に
必要な端子長を形成した後半田付部18を設ける。
り）と第２の曲げ17（谷折り）を行い連鎖部を略平行に
必要な端子長を形成した後半田付部18を設ける。
次に本発明に係る多端子１を基板２にセットした時の説
明図を第２図に示す。
明図を第２図に示す。
２枚の多端子１を１組とし互に向に合わせにしてクラン
プ治具４の固定部43と挟持部41,42との間に挟み込む。
この状態で基板２の端子用パッド21,22に多端子１の半
田付部12が合うようにセットする。クランプ治具４の押
えばね44の弾力によって基板２と多端子１とクランプ治
具４が保持される。従ってこのままの状態でリフロー装
置に流すことが可能となり基板２の端子用パッド21,22
と多端子１の半田付部18とが半田３によって固着、接続
される。
プ治具４の固定部43と挟持部41,42との間に挟み込む。
この状態で基板２の端子用パッド21,22に多端子１の半
田付部12が合うようにセットする。クランプ治具４の押
えばね44の弾力によって基板２と多端子１とクランプ治
具４が保持される。従ってこのままの状態でリフロー装
置に流すことが可能となり基板２の端子用パッド21,22
と多端子１の半田付部18とが半田３によって固着、接続
される。
第３図は本発明に係る端子組立工程図である。同図に基
づき本発明の端子組立工程を説明する。
づき本発明の端子組立工程を説明する。
まず第３図（ａ）は裏面半田ペーストの印刷工程であ
る。通常基板２の端子用パッド21のみ半田ペースト３の
印刷が行われる。第３図（ｂ）は部品搭載面（表面）の
半田ペースト印刷工程である。この工程は端子用パッド
22、部品用パッド23、24に半田ペースト３の印刷を行
う。第３図（ｃ）は部品搭載工程であり、部品5,6を搭
載する。第３図（ｄ）は多端子１の挿着工程であり、第
２図で説明したクランプ治具４に保持された多端子１の
半田付部18を多少ひらきぎみにして基板２の端子用パッ
ド21,22にセットする。前述の工程完了後リフロー装置
に流し、部品5,6と多端子１を同時に半田付する。第３
図（ｅ）は最終工程で多端子１の中央部（第２図Ｘ−
Ｘ′線）にて連鎖部11を取り除くため切断を行い４列千
鳥格子の多端子１が完成する。
る。通常基板２の端子用パッド21のみ半田ペースト３の
印刷が行われる。第３図（ｂ）は部品搭載面（表面）の
半田ペースト印刷工程である。この工程は端子用パッド
22、部品用パッド23、24に半田ペースト３の印刷を行
う。第３図（ｃ）は部品搭載工程であり、部品5,6を搭
載する。第３図（ｄ）は多端子１の挿着工程であり、第
２図で説明したクランプ治具４に保持された多端子１の
半田付部18を多少ひらきぎみにして基板２の端子用パッ
ド21,22にセットする。前述の工程完了後リフロー装置
に流し、部品5,6と多端子１を同時に半田付する。第３
図（ｅ）は最終工程で多端子１の中央部（第２図Ｘ−
Ｘ′線）にて連鎖部11を取り除くため切断を行い４列千
鳥格子の多端子１が完成する。
以上詳細に説明した如く本発明によればハイブリッドIC
の入出力端子を千鳥格子化することが容易で高密度実装
が可能となる。多端子は隣接端子共同様な第１曲げ第２
曲げが行われるため連続打抜き、曲げ加工の地取りサイ
ズを最小にでき、しかも高い寸法精度を得ることが容易
である。又端子組立は、搭載部品と共に同時リフローさ
れるため多端子接続のコストは非常に安価ですみ、高密
度実装に適した低コストの多端子ハイブリッドICを提供
することができる。
の入出力端子を千鳥格子化することが容易で高密度実装
が可能となる。多端子は隣接端子共同様な第１曲げ第２
曲げが行われるため連続打抜き、曲げ加工の地取りサイ
ズを最小にでき、しかも高い寸法精度を得ることが容易
である。又端子組立は、搭載部品と共に同時リフローさ
れるため多端子接続のコストは非常に安価ですみ、高密
度実装に適した低コストの多端子ハイブリッドICを提供
することができる。
第１図は本発明に係る端子の斜視図、第２図は本発明に
係るリフロー時の端子取付構造図、第３図は本発明に係
る端子組立工程図、第４図は従来の端子組立図。 １……多端子、2,7,8……基板、３……半田ペースト、
４……クランプ治具、11……連鎖部、12,13……端子、1
8……半田付部、21,22……端子用パッド。
係るリフロー時の端子取付構造図、第３図は本発明に係
る端子組立工程図、第４図は従来の端子組立図。 １……多端子、2,7,8……基板、３……半田ペースト、
４……クランプ治具、11……連鎖部、12,13……端子、1
8……半田付部、21,22……端子用パッド。
Claims (1)
- 【請求項１】ハイブリッドICの端子取付構造において 表裏面にパッドを有する基板と、先端に半田付部を設け
たくし状の端子を交互に階段状に曲げて千鳥格子を形成
した多端子と、該多端子を互に向い合わせて組となし前
記基板の表裏パッドに半田付部を固着したことを特徴と
する多端子ハイブリッドICの端子取付構造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140552A JPH0732041B2 (ja) | 1988-06-09 | 1988-06-09 | 多端子ハイブリッドｉｃの端子取付構造 |
| US07/361,658 US4985747A (en) | 1988-06-09 | 1989-06-02 | Terminal structure and process of fabricating the same |
| EP93202116A EP0577223A1 (en) | 1988-06-09 | 1989-06-05 | Mounting structure for a terminal |
| DE68917798T DE68917798T2 (de) | 1988-06-09 | 1989-06-05 | Anschlussstruktur und Verfahren zu deren Herstellung. |
| EP89305629A EP0346035B1 (en) | 1988-06-09 | 1989-06-05 | Terminal structure and process of fabricating the same |
| US07/486,611 US4989318A (en) | 1988-06-09 | 1990-02-28 | Process of assembling terminal structure |
| US07/563,320 US5081764A (en) | 1988-06-09 | 1990-07-26 | Terminal structure and process of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140552A JPH0732041B2 (ja) | 1988-06-09 | 1988-06-09 | 多端子ハイブリッドｉｃの端子取付構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311576A JPH01311576A (ja) | 1989-12-15 |
| JPH0732041B2 true JPH0732041B2 (ja) | 1995-04-10 |
Family
ID=15271328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140552A Expired - Lifetime JPH0732041B2 (ja) | 1988-06-09 | 1988-06-09 | 多端子ハイブリッドｉｃの端子取付構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732041B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4600141B2 (ja) * | 2005-05-09 | 2010-12-15 | Ｎｏｋ株式会社 | コネクタを備えたｆｐｃの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138673A (ja) * | 1986-11-29 | 1988-06-10 | 東芝ライテック株式会社 | 回路基板用リ−ドフレ−ム |
-
1988
- 1988-06-09 JP JP63140552A patent/JPH0732041B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01311576A (ja) | 1989-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0346035B1 (en) | Terminal structure and process of fabricating the same | |
| JPH0732041B2 (ja) | 多端子ハイブリッドｉｃの端子取付構造 | |
| JPS63146370A (ja) | コネクタ及びその製造方法 | |
| JP2541465B2 (ja) | 混成集積回路装置 | |
| JP2624742B2 (ja) | 混成集積回路装置およびリードフレーム | |
| JP2002050843A (ja) | プリント基板およびプリント基板の実装方法 | |
| JP2588956B2 (ja) | ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法 | |
| JP2003187890A (ja) | 電気接続端子 | |
| JPH02126695A (ja) | 電子部品のプリント配線板への接続方法 | |
| JP2581811B2 (ja) | クリップ式リードフレーム | |
| JPH0726803Y2 (ja) | ネットワーク抵抗器 | |
| JPH0243798A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPS62282456A (ja) | ハイブリッドｉｃの製造方法 | |
| JPH0739260Y2 (ja) | 混成集積回路装置 | |
| JPH0632705Y2 (ja) | 補助ピン | |
| JPH031893Y2 (ja) | ||
| JPH11312563A (ja) | 高融点ボールコネクタ及び高融点ボールコネクタ用コンタクト | |
| JPH0442934Y2 (ja) | ||
| JPS6236300Y2 (ja) | ||
| JP2855309B2 (ja) | 半導体装置のリードフレームおよび半導体装置の製造方法 | |
| JPH0758430A (ja) | 基板の接続構造 | |
| JPH01120781A (ja) | 多層配線基板モジュール | |
| JPH04345083A (ja) | 三次元実装プリント配線板及びその製造方法 | |
| JPH0273693A (ja) | 回路モジュールの製造方法 | |
| JPH08125323A (ja) | 混成集積回路基板モジュール |