JPH04503590A - 半導体デバイス製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体デバイス製造法 本発明は、半導体デバイス製造法に関する。

半導体デバイス製造のブレーナ製法では、半導体の電極を形成するドープ処理さ れた半導体を提供するために必要な不純物は、半導体のバルクの主要な表面にわ たって置かれたマスクのウィンドウを経て半導体材料のバルクの中に導入される 。半導体デバイス電極に必要な不純物は通常１つ以上の形でありかつ異なる集合 体として要求され、半導体デバイスの製造において、マスクの助力をもって数種 の拡散または植付は操作を実行することが通常必要となる。拡散操作では、マス クは半導体バルクの選択区域の被覆に使用されかつ半導体バルク全体は独特な集 合体の中に適当な不純物から成る気体に露出され、半導体バルク内のマスクにあ るウィンドウを経て植付けは拡散されかつ半導体バルクの領域に独特なドーピン グ・レベルが確定される。植付は操作中、不純物のイオンのビームは、マスクの ウィンドウに向けられる。

どのブレーナ製法にも言える主な難問の１つは、それぞれのマスクによって限定 されて、デバイス電極が相互に正しい位置を持つ保証であり、さらに数回のマス キング操作が順次実行され、あらかじめ用いられたマスクに関してその後に用い られる各マスクを正しく配置する保証も難問である。また、あらかじめ用いられ たマスクに関して、あるマスクを正確に配置するために、製造工程の際に作られ る、最も小形の半導体デバイス電極が必要とされる。

任意のブレーナ製法の１つの大きな難問は、２．３の正しく隔置されたマスクの 単一マスクによる特徴を混合した合成マスクを用いて緩和され、また主要材料に 不純物を導入する各操作中に、合成マスクの施されていない極小区域を経て効果 的に不純物を導入するために他の工程段階を緩和することができる。

本発明の目的は、合成マスクの使用を容易にする半導体デバイス製造法を提供す ることである。　・本発明の１つの特色により、半導体デバイスの電極を含む半 導体デバイス製造工程は、別々の段階の製造工程に際して半導体材料のボデーの 主要な表面の独特な区域を経て半導体のボデーに不純物を導入して実施され、第 １被覆として、半導体ボデーの主要な表面に第１半導体化合物を被覆形成し、第 １被覆に半導体デバイスのそれぞれの電極を限定する複数のウィンドウを有し、 第２被覆として、選択れたウィンドウにわたって第１被覆上に直接第２半導体化 合物を被覆形成し、主要な第１被覆を除去せずに第２半導体化合物を除去し得る 残りのウィンドウを開放したままにする。

別々な段階の製造工程に際して開放されているウィンドウを経て、各段階で半導 体材料のボデーに不純物を導入して半導体デバイスのそれぞれの電極を製造する 段階を含む。

本発明のもう１つの特色による、不純物を含む半導体デバイス製造法とは、別々 の段階の製造工程に際して半導体材料のボデーの主要な表面の独特な区域を経て 半導体材料のボデーに導入され、 第１被覆として、半導体ボデーの主要な表面に第】半導体化合物を被覆形成し、 製造工程中、不純物を半導体材料のボデーに導入すべき第１被覆の表面が限定さ れる区域でウィンドウを腐食させ、 第２被覆として、選択されたウィンドウにわたって第１被覆上に直接第２半導体 化合物を被覆形成し、第１半導体化合物の重要な量を除去せずに第２半導体化合 物を除去し得る開放ウィンドウを残し、 製造工程の１段階で、開放されたウィンドウを経て半導体材料のボデーに不純物 を導入する段階を含む。

本発明のもう１つの特色による、不純物を含む半導体バイポーラ・デバイス製造 工程は、別々な段階の製造工程に際して半導体材料のボデーの主要な表面の独特 な区域を経て半導体のボデーに導入され、 第１被覆として、半導体ボデーの主要な表面に第１半導体化合物を被覆形成し、 製造工程に際して、不純物を半導体材料のボデーに導入すべき表面の区域を限定 するウィンドウを有し、 第２被覆として、選択されたウィンドウの１箇所ごとに第１被覆上に直接第２半 導体化合物を被覆形成し、主要な第１被覆を除去せずに第２半導体の除去が可能 な開放されているウィンドウを残し、 製造工程の１段階として、開放されたウィンドウを経て半導体材料のボデーに導 入する段階を含む。

第１被覆にあるウィンドウは、第１被覆にマスクを加えさらにそのマスクで限定 され、選択される区域にわたって第１被覆を腐食させて作られる。

ウィンドウで事実上すべての第１被覆が腐食されてそれと同材料のかなり薄い層 がウィンドウに施されることが望ましい。

選択されたウィンドウの１箇所ごとに第２被覆を形成するには、第２被覆によっ てすべてのウィンドウを被覆し、事実上独特なウィンドウを除去する段階を踏む ことが望ましい。

半導体材料のボデーに不純物を各々導入するために、不純物を導入するすべての ウィンドウから第２被覆を除去することが望ましい。

開放ウィンドウを経て不純物を導入してから、第３被覆として、第１被覆と同材 料の新しい被覆により閉鎖することが望ましい。

不純物が導入されるべき最終選択されたウィンドウを経て不純物を導入する準備 として、残りの第２被覆を除去することが望ましい。

半導体デバイス製造工程は不純物を導入する最終ウィンドウから第１被覆を除去 し、さらに第４被覆として、不純物が植付けできるに足りる薄さの第１被覆と同 材料で露出した半導体材料を被覆する段階を踏むことが望ましい。

半導体デバイス製造工程は第４被覆を経て不純物を植付ける段階を踏むことが望 ましい。

不純物が導入されるべき最終開放ウィンドウを経て不純物を導入してから、次の 工程に入る前に事実上平滑な表面に施すために残りの各被覆を除去することが望 ましい。

半導体ウェーハは本発明による方法で複数個の部分的に製造された半導体デバイ スを有する。

シリコン半導体ウェーハは部分的に製造されたシリコン半導体デバイスから成り 、シリコン半導体ウェーへの一部分である大部分の表面を各々含み、主要な表面 は各各二酸化シリコンの被覆を存し、二酸化シリコンの第２厚さの第２領域およ び二酸化シリコンの第３厚さの第３領域に隣接する二酸化シリコンの第１厚さに よって特徴づけられ、それは第２領域が第１領域より薄く、第３領域より厚いこ とである。

この工程はパイボーラ工程でありかつウィンドウはバイポーラ・デバイスの電極 を限定する。

第１半導体化合物は二酸化シリコンでありかつ第２半導体化合物は窒化シリコン であることが望ましい。

本発明による半導体デバイス製造法の３例を付図と共に、例としてのみこれらか ら説明する。

第１図〜第１４図は、シリコン・ブレーナ・トランジスタ用に、第１４図の通り 二酸化シリコンで被覆された絶縁領域、コレクタ領域、およびベース領域が作ら れる工程の第１形成の１４段階を受けるシリコン半導体材料の第１バルクを表わ し、 第１５図〜第１８図は、第１図〜第１０図で表示したものと同じ初期段階であり 、その後次の第１１図〜第１４図までの別の段階を受けるシリコン半導体材料の 第２バルクを表わすが、第１８図で表示された結果は第１４図と同じになり、 第１９図〜第２３図は、第１図〜第１７図（但し不純物を導入するウィンドウ・ パターンは異なるが）に示されるものに似た段階を受けるシリコン半導体材料の 第３バルクを表わし、かつその後、第２３図の通り絶縁領域およびベース領域が 抵抗器を具備する必要な段階を生じ、第２４図及び第２５図は、より後の段階で 、他のマスクを用いる必要がある段階によって具備されたその接触パッドの２つ の可能な位置に関する第２３図に示された抵抗器の平面図を表わす。

言うまでもなく、付図で表示された部分的に完成した各デバイスは、その工程に よりすべて同時に製造されまた半導体ウェーハに属する複数個の類似したデバイ スの１つを表わす。

第１図を説明すると、ブレーナ・シリコン・トランジスタの製造法のドーピング 段階（不純物を導入する段階）の開始点として適した材料は、Ｎ＋−形半導体埋 込領域２を育するＰ−形シリコン基板１１基板ｌおよび埋込領域２に接するＮ− 形半導体エピタキシャル層３、ならびにエピタキシャル層３の表面を被覆し、基 板１から隔置された二酸化シリコン層４から成る。二酸化シリコン層の厚さは１ μｍ程度である。上記の通り、Ｐ−形シリコン半導体基板ｌは、製造工程で製造 された複数のデバイスが見い出されるシリコン・ウェーハの一部である。

第２図を説明すると、二酸化シリコン層４は露出されるエピタキシャル層３の多 少の表面区域を残すようにマスクされ腐食されかつエピタキシャル層３の他の表 面は二酸化シリコンの領域４！および４２で被覆されたままである。領域４１と ４２との間の外部空隙は曲面状または方形状を成す。すなわち、領域４１と外部 領域４２との間のエピタキシャル層３の表面は細長い曲面および方形を成す。エ ピタキシャル層３の露出区域は何回かに分けて不純物をエピタキシャル層３に導 入するウィンドウであるが、露出区域は単一マスクによる１つの段階としてすべ て限定される。領域４１と４２との間の空隙の外周が曲面であるときは、二酸化 シリコン領域４２にあるウィンドウは曲面、または部分的に曲面および直角を成 す。領域４！と４２との間の空隙の外周が一般的に方形を成すときは、領域４２ にあるウィンドウは一般的に方形の外周になるように露出される。

さらに第２図を説明すると、ホトリトグラフ技法はマスキング段階で用いられ、 また腐食操作は湿式または乾式腐食によって完成される。すなわち、プラズマ式 腐食である乾式腐食が望ましいのは、湿式腐食よりも優れた正確さく湿式腐食は ウィンドウの側部を余計に腐食させる結果になる）を得られるからである。もち ろん、乾式腐食は、もし二酸化シリコンおよび窒化シリコンが共に存在するなら ば、両者を侵食するが、二酸化シリコンのみでも侵食可能である。第２図の段階 で、単一マスクに同時に与えようとする二酸化シリコン層のウィンドウの相対位 置は、マスクの臨界寸法がマスクを二酸化シリコン層に転送するのに保たれるこ とを保証するために検査される。

第３図を説明すると、エピタキシャル層の露出された表面区域は、約１０００人 の厚さの熱成長二酸化シリコンの領域５１．５２および５３によって被覆される 。熱成長二酸化シリコンの領域５１．５２および５３の構成は、領域４１および ４２で限定されているウィンドウの相対位置を変更しない。

第４図を説明すると、二酸化シリコン領域４１．４２゜５１．５２および５３は 、約２．２００人の厚さの窒化シリコン層６で被覆される。窒化シリコン層６は 、窒化シリコン（ＳｉｓＮａ）および水素（Ｈ３）を発生させるシラン（ＳｉＨ ，）およびアンモニア（ＮＨ３）の分解を伴う沈澱工程により形成される。

第５図を説明すると、窒化シリコンは、窒化物質の領域６１および６２を残すよ うに大きめのマスクを用いて酸化領域５１から除去される。マスクは大きめの窒 化物層を除去するために用いられるだけでなく、高精度の配列を必要としないの は、拡散が既に酸化物領域で限定された拡散区域が窒化物層の下部にあるからで ある。第５図から明らかなように、窒化物層は酸化物領域４１および４２の各線 を越えて除去され、また酸化物領域４１および４２が窒化物層６１および６２を 越える正確な量はあまり重要ではない。窒化物層の領域の除去は、酸化物層の腐 食よりも極めて速く窒化物層を腐食可能な腐食剤によって効果を上げる。領域５ １の酸化物層の厚さが約５００人であることが推定されるとき腐食は停止する。

第６図を説明すると、酸化物層５Ｉは、領域５１と境界を成す酸化物領域４Ｉお よび４２の領域５】よりもかなり厚い領域４１および４２を著しく減少せずに酸 化物領域５１のすべてを除去する酸化物腐食剤を加えることによって除去される 。実際に酸化物領域５１の完全除去を保証するために、酸化物腐食剤は領域５１ を過剰に腐食するので、酸化物領域４１および４２で境界を成す領域で若干の半 導体材料が除去される。

第７図を説明すると、ホウ素、すなわちＰ−形不純物は、拡散領域がエピタキシ ャル層３を経て基板ｌにわたるまで酸化物領域４１および４２によって境界を成 す露出した領域に拡散されて、エピタキシャル層３を外部領域３１および内部領 域３２に存効に分離する。元のエピタキシャル層３の内部領域３２は板状であり かつ内部エピタキシャル領域３２の周囲を遮るように広がる奥行のある拡散によ って外部領域３１から絶縁される。つまり、第７図の拡散段階は残りの原エピタ キシャル層３から内部エピタキシャル３２を絶縁しかつ酸化物領域４１と４２と の間のウィンドウを閉鎖するように酸化領域４１０の成長によって完成される。

第８図を説明すると、工程の次の拡散段階は、酸化物領域５３を被覆する窒化物 領域を除去し始めるが、この場合もまた正確な配列を必要としない大きめのマス クを用いて酸化物領域５３の縁を越えるように窒化物領域を除去する。前述の通 り、用いられる腐食剤は、二酸化シリコンを腐食するより速く窒化物半導体を腐 食し得るとともに、また時間をかけて酸化領域５３を被覆している窒化物が除去 されるとき、酸化物領域５３の厚さは５００人まで減少された。

第９図を説明すると、内部エピタキシャル層３２は薄い酸化物領域５３を腐食し 終わることによって製法の第２拡散段階の準備をし、前記の通り、酸化腐食剤で 露出されることによって領域５３と境を成す酸化物領域４２の厚さをわずかに減 少させ、すべての酸化物層５３が腐食剤で除去されることを保証するのに必要な 腐食時間のために内部エピタキシャル領域の表面を若干浸食する。

第１０図を説明すると、リン、すなわちＮ−型不純物は、酸化物５３で前に被覆 された露出領域における内部エピタキシャル領域３２の露出表面に拡散されるが 、Ｎ＋ドープ処理材料３２３が内部エピタキシャル領域３２を経てＮ＋−形の埋 込み領域２の中まで広がる。その拡散段階は酸化物領域４２のウィンドウを閉鎖 するために酸化物領域４１１を成長させることによって完成される。

第１１図を説明すると、内部エピタキシャル領域３２は、窒化物層にわたり腐食 されて厚さがさらに減少され、元の窒化物層６の部分６１および６２を除去して 薄い酸化物領域５２を露出する工程の第３拡散段階を準備する。

酸化物領域５２は、次の腐食段階で除去される。酸化物領域５２が除去されると 同時に酸化物領域５２の下の半導体材料もわずかに除去される。

第１２図を説明すると、薄い酸化物層７は半導体の露出表面の上で成長しかつホ ウ素・イオンはＰ−影領域８を造るために薄い酸化層７を経て植付けられる。

第１３図を説明すると、その工程は、薄い酸化物領域７および表面の残りを被覆 するやや厚い酸化物層４１゜４２．４１０および４１１を除去するまで続行され 、第１４図に示される次の段階の準備をする。

第１４図を説明すると、内部エピタキシャル領域３２内に領域８を拡散させ、か つ構造物の全表面にわたって新しい酸化物層９を成長させるために構造物を加熱 する次の工程段階が必要になる。

第１図〜第１４図に示された工程は、Ｐ−影領域８を被覆する酸化物層９の開放 ウィンドウによって完成され、また領域８および３２３を被覆する酸化物層９の 開放ウィンドウから領域８にＮ−影領域を拡散することによって、それぞれ達成 されることが望ましく、かつ領域８゜３２３および領域８に導入された追加領域 に接触する金層領域が具備される。工程を完了して製造されたデバイスは、領域 ３２がＮ−形コレクタ電極であり、領域８はＰ−形ベース電極、かつ領域８に拡 散された追加のＮ−形鋼はエミッタＩＥ極であるＮＰＮブレーナ・トランジスタ である。本発明の一部を形成しないこの完了段階は詳細について図示または説明 されていない。

第１５図〜第１８図は、第１Ｏ図の配置から結局第１４図によって表わされる結 果になる。第１１１ｇ〜第１４図で表わすものとは別の段階を表示する。

第１５図を説明すると、第１図〜第１θ図までの工程段階は、他のどのような窒 化物も除去せずに酸化物領域５２を被覆している窒化物を除去することによって 得られる。酸化物領域５２を被覆する窒化物の被覆は、やや厚めに囲まれて露出 されている酸化物領域４２の縁を残すように、大きめのマスクを用いて除去され る。

第１６図を説明すると、酸化物領域５２は除去されかつ酸化物領域５２で初めに 被覆された半導体の表面を多少切り下げる有効な段階として、エピタキシャル領 域３２内に植付は領域８を供給するように、ホウ素のようなＮ−形不純物を植付 ける薄い酸化層により元の位置に置かれる。

第１７図および第１８図を説明すると、明らかに次の段階はそれぞれ第１３図お よび第１４図で表わすのと同じ結果を与える。

第１９図〜第２３図は、ブレーナ構造の半導体抵抗器の製造に際して、第１図で 表わされた段階で始まる後の段階を示す。

第１９図を説明すると、第７図で上述されたラインに沿って、深い絶縁拡散はエ ピタキシャル層の領域３２の絶縁を効果的に完成させ、さらに拡散区域は二酸化 シリコン領域４１０で被覆される。

第２０図を説明すると、窒化物被覆６３は、それから厚めの二酸化シリコン領域 ４２で限定される二酸化シリコンの薄い被覆５４を露出するために除去される。

第２１図を説明すると、薄い二酸化シリコン被覆５４は、シリコン材料表面を露 出するために、腐食剤によって除去される。

第２２図を説明すると、元の位置に置かれた二酸化シリコンの薄い被覆ＩＯは露 出されたシリコン材料表面上で成長し、またフォト・レジストパターンは、エピ タキシャル層３２に、方形の外周を成す２つの領域を限定するアパーチャを有す るホトレジスト被覆１１を供給するように加えられる。不純物は、ドープ処理領 域３２４および３２５を供給するマスクとしてホトレジスト被覆および二酸化シ リコン被覆を用いて植付けられる。第２３図を説明すると、ホトレジストは除去 され、また植付は領域３２４および３２５に接続された半導体抵抗器ボデー３２ ６を供給するために二酸化シリコン被覆ｌＯを経て植付けられた不純物は抵抗器 端子として働く。

上記の通り、初めの二酸化シリコン被覆の残りの層４１．４２，４１０．および ｌＯは除去され、かつ連続工程段階として一般的なブレーナ表面を供給するため に二酸化シリコンの新しい被覆によって取り替えられる。

第２４図および第２５図は、第２３図で表わす抵抗器のボデー３２６を平面図で 示し、かつ抵抗器ボデー３２６との外部接続を容易にする接触パッド２７および ２８を後の工程段階で供給された抵抗器用の半導体端部接触領域である植付は領 域３２４および３２５を平面図で示す。

第２４図を説明すると、端部接触領域３２４および３２５より小さな接触パッド ２７および２８は、抵抗器のボデー３２６の長さに影の区域２１および２２の長 さを加えるように位置決めされる。したがって、半導体抵抗器の値は、事実上ボ デー３２６の抵抗であるが、その値は抵抗器のボデー３２６の延長と一致する影 の区域２２および２３の全長の抵抗によってごくわずか増加される。

第２５図を説明すると、接触パッド２７および２８は、接触領域３２４および３ ２５の上に少し異なるような位置に置くことができるが、明らかに、第２５図に 示された影の領域の全長は第２４図に示された影の領域２１及び２２の全長と同 じであり、したがって、第２４図により表わされた配列によって供給される抵抗 器は、第２５図によって表わされた配列によって供給される値と同じ値を有する 。すなわち、接触パッド２７及び２８によって被覆された区域を限定するマスク の配列は高精密で果たされる必要がなく、実際の唯一の制限はパッド２７または ２８が領域３２４および３２５の外側にわたってはならないことである。抵抗器 のボデー３２６の線に沿った影の区域２３および２４の全長は、接触パッド２７ およびこれらのウィンドウを含むマスクの上の接触パッド２７および２８用のウ ィンドウの間隔によってセットされる。

第１図〜第２３図に関して説明された半導体デバイスの製造法は、ブレーナ半導 体デバイスの製造法の主段階を表わし、したがって事実上完全なブレーナ・トラ ンジスタを生じ、例えばブレーナ・トランジスタを完全なつ工−ハに完成させる ために従来のエミッタ拡散、最終パッシベーションおよびメタライゼーションの みを必要とする。したがって言うまでもなく、はぼ完全なデバイスを含むウェー ハは、本明細書に説明された製造法によって同じ位置で作ることができ、かつ完 成するために別の位置に移動することができる。

付図に関して説明された製造工程の主な特徴は下記の通りである： １、　製造法は、ブレーナ・トランジスタ用としてペース領域、深いＮ１接続を 埋込み式のコレクタ層に供給する３層合成マスクを利用することができる。

２、　第４層が植付抵抗器の層である場合には４層合成マスクを使用することが できる。

３、　シリコン・ウェーハに本製造法を適用する際に、乾式（プラズマ使用）腐 食を使用することができるのはマスキング二酸化シリコンの被覆の腐食が窒化シ リコンのどのような析出でも行われる前に行なわれるからである。さらに、合成 マスクから二酸化シリコン被覆まで移された特徴の量は、処置がさらに行われる 前に検査することができる。乾式腐食は、湿式腐食よりも一段と精密な製造工程 であり、湿式腐食は窒化シリコンが存在するならば使用されなければならない。

４、　合成マスクは、任意のレジステー１・・トレランスを含まず（それは任意 のレジステート・トレランスを要求しない）、その結果レジステート・トレラン スを供給する際に半導体材料は消費されない。

５、　第１被覆の欠陥、すなわち、二酸化シリコン被覆の欠陥は、シリコン半導 体ウェーハが使用されているとき、ピンホールやスクラッチのようなものは、一 般に製造工程中の第２被覆によって被覆され、そして欠陥を生じない。また第２ の被覆の欠陥は、第１被覆が存在するので半導体材料の露出には到らない。

６、　３層または４層の合成マスクの特色を移す腐食段階後に第１被覆が検査さ れるが、臨界寸法を含むすべての寸法は検査に使用することができる。それは、 第１被覆の腐食が第２被覆と定位置に置いて行われたならば、あてはまらない。

７、　残りの第１および第２被覆のすべてをブレーナ・トランジスタにおいて、 任意の最終メタライズ層が仕上りデバイスの表面に沿って半導体化合物の単一被 覆の厚さよりも厚くなる部分に出会うことを意味する。

８、　すべての寸法は、第１被覆にあるウィンドウを限定するのに用いられるマ スクによってセットされる。

第２被覆にあるマスキングの開放に用いられるマスクは、高精度で製造したり位 置決めしたりする必要がなく、その理由は実際に、それらの機能が実際に第１被 覆にあるウィンドウに用いられるマスクによって既に限定されたウィンドウの選 択だからである。

国際調査報告　ＰＣＴ／ＧＢ　９０１０１５２Ｂ国際調査報告 ＧＢ９００１５２８

Claims (21)

【特許請求の範囲】
1. １．半導体デバイスの電極が、製造法の別々な段階の際に半導体材料のボデーの 主表面の独特な区域を経て半導体材料のボデーに不純物を導入することによって 作られ、 第１半導体化合物の被覆を形成し、半導体ボデーの主表面の第１被覆および第１ 被覆に複数のウィンドゥのおのおのは半導体デバイスのそれぞれの電極を定める ことを含む段階と、 第１半導体化合物を多量に除去せずに第２半導体化合物を除去し得る、選択され たウィンドゥにわたって第１被覆のすぐ上に第２被覆形成し、かつ残りのウィン ドゥを用いておく第２半導体化合物の被覆を形成する段階と、 製造法の別々な段階に際して、端段階で開放ウィンドゥを経て半導体材料のボデ ーに不純物を導入することにより、半導体デバイスのそれぞれの電極を製造する 段階とを含む、ことを特徴とするする半導体デバイス製造法。
2. ２．不純物が製造法の別々な段階の際に、半導体材料のボデーの主表面の独特な 区域を経て半導体のボデーに導入される半導体デバイス製造法であって、第１半 導体化合物の被覆を形成し、第１被覆は半導体ボデーの主表面にある前記被覆を 形成する段階と、第１被覆において、製造の際に半導体材料のボデーに不純物か 導入される表面積を限定するウィンドゥを腐食させる段階と、 第１半導体化合物を多量に除去せずに第２半導体化合物を除去し得る。選択され たウィンドゥにわたって第１被覆のすぐ上に第２被覆を形成し、かつ残りのウィ ンドゥを開いておく第２半導体化合物の被覆を形成する段階と、 製造法の１つの段階として、開放ウィンドウを経て半導体材料のボデーに不純物 を導入する段階とを含むことを特徴とする半導体デバイス製造法。
3. ３．製造法の別々な段階の際に半導体材料のボデーの主表面の独特な区域を経て 半導体材料のボデーに不純物が導入される半導体バイポーラ・デバイス製造法で あって、 半導体ボデーの主表面上に第１半導体化合物の被覆、すなわち第１被覆を形成し 、かつ製造の際に半導体材料のボデーに不純物を導入すべき表面の区域を限定す るウィンドゥを含む前記第１被覆を形成する段階と、第１半導体化合物を多量に 除去せずに第２半導体化合物を除去し得る、選択されたウィンドゥにわたって第 １被覆のすぐ上に第２被覆を形成し、かつ残りのウィンドゥを開いておく第２半 導体化合物の被覆を形成する段階と、 製造法の１つの段階で、開放ウィンドゥを経て半導体材料のボデーに不純物を導 入する段階とを含むことを特徴とする半導体デバイス製造法。
4. ４．第１被覆に含まれたウィンドゥはマスクによって限定された選択された区域 にわたる第１被覆を被覆するとともに腐食させるマスクを加えることによって作 られる、ことを特徴とする請求項１または請求項３記載による半導体デバイス製 造法。
5. ５．腐食はウィンドゥの第１被覆の事実上すべてを除去するような機能を果たし 、同じ材料の一段と薄い層がそのときウィンドゥに供給される、ことを特徴とす る請求項４記載による半導体デバイス製造法。
6. ６．選択されたウィンドゥにわたる第２被覆の形式は、第２被覆を持つすべての ウィンドゥを被覆するとともに、独特のウィンドゥから第２被覆を引き続き除去 する段階を含む、ことを特徴とする請求項１〜５のどれでも１つの項記載による 半導体デバイス製造法。
7. ７．半導体材料のボデーに不純物をおのおの導入する場合に、第２被覆は不純物 が導入されるすべてのウィンドゥから除去される、ことを特徴とする請求項１〜 ６のどれでも１つに記載されたような半導体デバイス製造法。
8. ８．開放ウィンドゥを経た不純物の導入に続き、ウィンドゥは第１被覆の材料の 新しい被覆、すなわち第３被覆によって閉じられている、ことを特徴とする請求 項１〜７のどれでも１つの項記載による半導体デバイス製造法。
9. ９．不純物を導入すべき最後の選択されたウィンドゥを経て不純物の導入を準備 する際に、第２被覆の残りが除去される、ことを特徴とする請求項１〜８のどれ でも１つの項記載による半導体デバイス製造法。
10. １０．不純物が導入されかつ第１被覆と同じ材料、不純物の植付けを許すだけ薄 い第４被覆を第１被覆と同じ材料を持つ露出された半導体材料を被覆する最後の ウィンドゥから第１被覆を除去する段階を含む、ことを特徴とする請求項９記載 による半導体デバイス製造法。
11. １１．第４被覆を経て不純物を植込む段階を含む、ことを特徴とする請求項１０ 記載の半導体デバイス製造法。
12. １２．不純物を導入すべき最後の開放ウィンドゥを経た不純物導入に続き、追加 の処理のために端被覆の残りが事実上平な表面を供給するために除去される、こ とを特徴とする請求項１〜１１のどれでも１つの項記載の半導体デバイス製造法 。
13. １３．付図の第１図〜第１４によって参照されかつ図示された事実上本明細書に 記載されたような段階を含む、ことを特徴とする半導体デバイス製造法。
14. １４．付図の第１図〜第１０図および第１５図〜第１８図によって参照されかつ 図示された事実上本明細書に説明された段階を含む、ことを特徴とする半導体デ バイス製造法。
15. １５．付図の第１９図〜第２３図によって参照されかつ図示された事実上本明細 書に説明された段階を含む、ことを特徴とする半導体デバイス製造法。
16. １６．請求の範囲第１〜第１５項のどれでも１つの項記載によって製造された、 ことを特徴とする半導体デバイス。
17. １７．請求項１〜１５のどれでも１つの項記載によって作られた、ことを特徴と する複数の部分的に製造された半導体デバイスを含む半導体ウェーハ。
18. １８．シリコン半導体ウェーハの一部である主表面をおのおの含む複数の一部製 造されたシリコン半導体を含み、おのおの二酸化シリコンの被覆を持つ、ことを 特徴とするシリコン半導体ウェーハであって、二酸化シリコンの第２厚さの第２ 領域および二酸化シリコンの第３厚さの第３領域と隣接した二酸化シリコンの第 １厚さの第１領域を有し、第２領域は第１領域よりも薄くかつ第３領域よりも厚 く、第３領域は第１領域にのみ隣接し、各第３領域は隣接する第１領域にわたっ て延びる窒化シリコンの被覆を有する、ことを特徴とするシリコン半導体ウェー ハ。
19. １９．付図の第１０図によって参照されかつ図示された事実上本明細書に説明さ れた複数の部分的に製造された半導体デバイスを含む、ことを特徴とするシリコ ン半導体ウェーハ。
20. ２０．ウィンドゥがバイポーラ半導体デバイスの電極を限定する、ことを特徴と する請求項１記載による半導体デバイス製造法。
21. ２１．バイポーラ工程である請求項２記載による半導体デバイス製造法。