JPH0732172B2 - 銅テ−プおよびその製法 - Google Patents

銅テ−プおよびその製法

Info

Publication number
JPH0732172B2
JPH0732172B2 JP61149352A JP14935286A JPH0732172B2 JP H0732172 B2 JPH0732172 B2 JP H0732172B2 JP 61149352 A JP61149352 A JP 61149352A JP 14935286 A JP14935286 A JP 14935286A JP H0732172 B2 JPH0732172 B2 JP H0732172B2
Authority
JP
Japan
Prior art keywords
tape
resistant metal
photoresist
bonding
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61149352A
Other languages
English (en)
Other versions
JPS622629A (ja
Inventor
ヘム・ピー・タキアル
ディヴイェシュ・ピー・シャー
ロバート・イー・ヒルトン
Original Assignee
ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン filed Critical ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン
Publication of JPS622629A publication Critical patent/JPS622629A/ja
Publication of JPH0732172B2 publication Critical patent/JPH0732172B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0446—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一般に集積回路ダイをダイのカプセル封じ前に
金属リードフレームに接続または接着することに関す
る。より詳細には本発明は電気移動（electromigratio
n）抵抗処理が施された改良された銅テープを用いてダ
イをリードフレームにテープ式自動化ボンデイングする
ことに関する。
従来の技術 半導体デバイスを実装する際にはデバイス（一般にダイ
またはチツプと呼ばれる）を金属リードフレーム上に形
成された複数のリード線に連結する必要がある。このよ
うな連結は一般に異なる２種の方法（ワイヤボンデイン
グおよびテープ式自動化ボンデイングと呼ばれる）のう
ちのいずれかにより行われる。ワイヤボンデイングはワ
イヤボンドが個々にダイ上のボンデイングパツドとフレ
ーム上のリード線の内端との間で形成される逐次法であ
る。ワイヤボンデイングはある種の用途にとつては優れ
た方法であるが、これはボンドが順次形成される必要が
あるため比較的低速である。最も高速の自動化ワイヤボ
ンデイング装置を用いてもダイのワイヤボンデイングが
終了するのに数秒かかる可能性がある。
これに対しテープ式自動化ボンデイングはダイとリード
フレームのすべての接続を同時に形成しうる。金属テー
プ（一般に銅）は通常の打抜き法およびエツチング法に
より二次加工され、これにより複数の別個のリード線
（しばしばビームと呼ばれる）が形成される。これらの
ビームはテープから片持ばり状に突出している。すなわ
ちこれらはそれらの外端においてはテープに連結したま
まであり、一方それらの内端は自由であり、ダイに連結
しうる。ビームの内端をダイ上に形成された金属化パツ
ドのパターンに正確に一致するパターンで形成すること
により、ビームの内端をダイに整列させ、次いで１回の
圧縮および加熱工程で接続させることができる。同様な
操作でビームの外端をリードフレームに接続し、次いで
ビームをテープの残部から切り放す。
リードビームの内端を半導体ダイに接続する際には、ダ
イまたはビーム上にバンプ（bump）を形成する必要があ
る。このバンプ（金属から形成される）はビームとダイ
の接続を形成するために必要な材料を提供し、かつビー
ムとダイの間隔を短くし、またはオフセツトを与える。
半導体ダイまたはビームのいずれかにバンプを形成する
ことには、利点および欠点が伴う。本発明はバンプ付き
ボンデイングテープ、すなわちそれらの内端に形成され
た接続用バンプを備えたボンデイングテープを目的とす
る。
発明が解決しようとする問題点 本発明者らは、テープ式自動化ボンデイング法に銅テー
プを用いる場合、ダイの表面で銅の電気移動に伴う問題
の生じる可能性があることを見出した。このような電気
移動はダイ上の金属化パツド間における電位差によつて
起こり、これによりダイ表面に銅が樹枝状に流れる。最
悪の場合、銅が移動して金属化パツド２個またはそれ以
上の間に短絡を形成し、デバイスを不良品とする可能性
がある。
従つて、ダイ表面での銅の移動に伴う問題が避けられる
改良された銅製ボンデイングテープを提供することが望
ましいであろう。特にその改良テープの製法が既存の銅
テープ加工法とわずかしか差違がないことが望ましいで
あろう。
問題点を解決するための手段および作用 本発明は、半導体デバイスの金属化パツドにボンデイン
グされる面以外のすべてのバンプ表面が移動抵抗性金属
（一般にニツケルまたはニツケル合金）の薄層で被覆さ
れた、改良された信頼性の高い銅製バンプ付きテープを
提供する。移動抵抗層は、ダイ表面の別個の金属化パツ
ド間の電位差により生じる銅の電気移動を防止する。ま
たこの金属層はテープの強度を高め、かつ後続の処理工
程に際してのテープの腐食を抑制し、信頼性の高い最終
製品を与える。この種のテープを製造するために用いら
れる本発明方法は、一般に採用されているテープの二次
加工法にわずか１つの処理工程を追加すればよいので特
に有利である。
本発明方法はコネクタビームの内端にコネクタバンプが
形成された単層銅テープを使用する。コネクタバンプは
一般的なホトレジスト処理技術によりコネクタビームに
形成される。まず銅テープの両面をホトレジストで被覆
し、ホトレジストにパターンを施して目的とする寸法の
バンプを形成する。ホトレジストを現像し、銅をエツチ
ングしてバンプを形成したのちには、ダイ上の金属化バ
ツドに結合される予定の平坦な接続面以外は露出してい
る。次いでニツケル層をテープに施し、ボンデイング面
以外のバンプ表面すべてに析出させる。従つてホトレジ
ストを剥離したのちは、銅テープ上のバンプは半導体ダ
イに接続される予定の面以外のすべての露出面が被覆さ
れている。
実施例 第１図は本発明に使用できるテープの単層銅テープ10を
示す。テープ10には個々のフレーム12が複数個含まれて
おり、これらにはそれぞれ個々のビーム14が多数含まれ
ている。コネクタビームは、ビーム14がそれらの外端16
においてテープに連結し、一方それらの内端18はフレー
ム12の中央開口の周りに自由に懸垂している。ビーム14
の内端18を適正に配置することにより、内端のパターン
は特定の半導体ダイ（図示されていない）上のボンデイ
ングパツドのパターンに対応するであろう。
本発明方法によれば、ビーム14の内端18にコネクタバン
プが形成される。のちに詳述するように、バンプの形成
に際しては、最終的に半導体デバイスのボンデイングパ
ツドにボンデイングされる面以外のすべてのバンプ表面
に移動抵抗性金属層が施される。このような金属被覆に
より、半導体デバイスにボンデイングされた銅の電気移
動が防止され、かつ腐食が抑制され、コネクタビームが
強化される。
次いで第２〜６図について述べると、本発明の処理法が
詳細に示されるであろう。銅テープ10を適宜洗浄化した
のち、ホトレジスト層20が常法によりテープ10に施され
る。個々のコネクタビーム14上のホトレジスト20を第2A
図および第2B図に示す。
次いでホトレジスト層20にパターンを施し、現像して、
第3A図および第3B図に示すパターンを形成する。コネク
タビーム14はその内端18において３面22,24および26が
露出している。第４面28（内端18から離れている）も露
出している。
第3A図および第3B図に示した構造物に、次いで異方性の
エツチング処理を施し、これにより露出した水平面（た
とえば面28）が実質的に垂直な面（たとえば22,24およ
び26）に比べて優先的にエツチングされる。水平および
垂直という指示は図面に関してなされたものであり、エ
ツチングの方向が面28を優先的にエツチングする方向に
向けられたものである限り、実際上テープはあらかじめ
選ばれたいかなる方向に向けられていてもよいことは認
められるであろう。
異方性エツチングの結果を第4A図および第4B図に示す。
キヤビテイ30が露出領域28に形成され、一方露光面22,2
4および26は実質的に不変である。キヤビテイ30が形成
された結果、コネクタバンプ32がコネクタビーム14の内
端18に形成される。バンプ32には４つの露出面22,24,26
および34が含まれる。バンプの残りの面はホトレジスト
層20aで被覆されている。半導体デバイスの金属化パツ
ドに最終的にボンデイングされるのはこの被覆された面
である。
次いで第5A図および第5Bについて述べると、移動抵抗性
の金属層36がコネクタビーム14の露出面にめつきされ
る。適切な移動抵抗性金属にはニツケル、ニツケル合
金、クロム、チタン／タングステン、パラジウム、金な
が含まれる。ニツケル被膜が一般により安価であるた
め好ましい。金属層36は通常の電気めつき法により析出
させることができる。層の厚さは好ましくは0.1〜10
μ、特に好ましくは約0.25μである。
次いで第6A図および第6B図について述べると、ホトレジ
スト層20が剥離され、金属被膜26によつて４面22,24,26
および32が保護されたコネクタビーム32が残る。ニツケ
ル被膜を含まない底面38が常法により半導体デバイス上
の金属化パツドにボンデイングされるはずである。こう
してボンデイングされたのち、バンプ32の隣接する各面
は半導体表面上の銅の電気移動を防止するであろう。
半導体の銅テープにテープ式自動化ボンデイングする際
の残りの処理工程は一般的なものであり、ここに述べる
必要はない。
以上本発明を明らかに理解するために図面および実例に
より詳述したが、特許請求の記載の範囲内において一定
の変更および修正を行いうることは明らかであろう。
【図面の簡単な説明】
第１図は本発明方法により処理する前の銅製ボンデイン
グテープの透視図である。 第2A図は両面にホトレジスト層が析出した個々のコネク
タビームの断面図であり、第2B図はその右端を示す。 第3A図は、ホトレジストにパターンが施され、現像され
て、コネクタビームのエツチングされてコネクタバンプ
を形成すべき面が露出した状態の第2A図のコネクタビー
ムを示す断面図であり、第3B図はその右端を示す。 第4A図はエツチング後の状態を示す、第3A図のコネクタ
ビームの断面図であり、第4B図はその右端を示す。 第5A図は、露出面に移行抵抗層を析出させたのちの状態
を示す、第4A図のコネクタビームの断面図であり、第5B
図はその右端を示す。 第6A図は、ホトレジストが剥離されたのちの状態を示
す、第5A図のコネクタビームの断面図であり、第6B図は
その右端を示す。 これらの図面において各記号は下記のものを表わす。 10:銅テープ;12:フレーム;14:コネクタビーム;16:14の
外端、18:14の内端;20:ホトレジスト層;22,24,26,28,3
4:露出面;30:キヤビテイ;32:コネクタバンプ;36:移動抵
抗性金属層;38:ボンデイング面。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・イー・ヒルトン アメリカ合衆国カリフォルニア州95014, クーパーティノ，エルム・コート 21442

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体金属化パツドにボンデイングされる
    予定の面以外のすべてのバンプ表面に移動抵抗性金属層
    を形成することにより改良された、内端に半導体ダイ上
    の金属化パツドに接続させるためのバンプを備えたビー
    ムを含む、テープ式自動化ボンデイングに使用される型
    の改良された銅テープ。
  2. 【請求項２】移動抵抗性金属層がニツケルまたはニツケ
    ル合金である、特許請求の範囲第１項に記載の改良され
    た銅テープ。
  3. 【請求項３】移動抵抗性金属層の厚さが0.1〜10μであ
    る、特許請求の範囲第１項に記載の改良された銅テー
    プ。
  4. 【請求項４】厚さが約0.25μである、特許請求の範囲第
    ３項に記載の改良された銅テープ。
  5. 【請求項５】テープの両面にホトレジスト層を施し； ホトレジストを露光して、テープのコネクタビームの内
    端にバンプを定めるパターンを形成させ； ホトレジストを現像して、バンプを定める面以外のコネ
    クタビーム内端を露出させ； 銅テープをエツチングしてバンプを形成させ； ホトレジストを適所に残した状態で銅上に移動抵抗性金
    属の層をめつきし、これによりバンプの露出面は移動抵
    抗性金属で被覆され、ただしホトレジストにより保護さ
    れた面は被覆されず；そして 残りのホトレジストを除去する ことよりなる、銅製バンプ付きテープの製法。
  6. 【請求項６】移動抵抗性金属がニツケルまたはニツケル
    合金である、特許請求の範囲第５項に記載の方法。
  7. 【請求項７】移動抵抗性金属が0.1〜10μの厚さでめつ
    きされる、特許請求の範囲第５項に記載の方法。
  8. 【請求項８】厚さが0.25μである、特許請求の範囲第７
    項に記載の方法。
  9. 【請求項９】ボンデイング面以外のすべての面に移動抵
    抗層が形成されたコネクタバンプを特徴とする改良され
    た銅製ボンデイングテープを使用し、ボンデイング面を
    半導体デバイスのボンデイングパツドにボンデイングす
    ることよりなる、リードフレームへの半導体デバイスの
    テープ式自動化ボンデイング法。
  10. 【請求項１０】移動抵抗性金属層がニツケルまたはニツ
    ケル合金である、特許請求の範囲第９項に記載の方法。
  11. 【請求項１１】移動抵抗性金属層の厚さが0.1〜10μで
    ある、特許請求の範囲第９項に記載の方法。
  12. 【請求項１２】移動抵抗性金属層の厚さが約0.25μであ
    る、特許請求の範囲第11項に記載の方法。
JP61149352A 1985-06-26 1986-06-25 銅テ−プおよびその製法 Expired - Lifetime JPH0732172B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/748,876 US4707418A (en) 1985-06-26 1985-06-26 Nickel plated copper tape
US748876 1985-06-26

Publications (2)

Publication Number Publication Date
JPS622629A JPS622629A (ja) 1987-01-08
JPH0732172B2 true JPH0732172B2 (ja) 1995-04-10

Family

ID=25011311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61149352A Expired - Lifetime JPH0732172B2 (ja) 1985-06-26 1986-06-25 銅テ−プおよびその製法

Country Status (5)

Country Link
US (1) US4707418A (ja)
JP (1) JPH0732172B2 (ja)
DE (1) DE3618751A1 (ja)
FR (1) FR2584241B1 (ja)
GB (1) GB2182201B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795694A (en) * 1986-06-20 1989-01-03 Siemens Aktiengesellschaft Manufacture of fine structures for semiconductor contacting
US5046657A (en) * 1988-02-09 1991-09-10 National Semiconductor Corporation Tape automated bonding of bumped tape on bumped die
JPH03293756A (ja) * 1990-04-12 1991-12-25 Mitsubishi Electric Corp 半導体装置用リードフレーム及びその製造方法
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US6323432B1 (en) * 1999-08-10 2001-11-27 International Business Machines Corporation Manufacture of dendrites and their use
US6668445B1 (en) 2000-01-11 2003-12-30 Lexmark International, Inc. Method of increasing tab bond strength using reactive ion etching
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
JP6010279B2 (ja) 2011-04-08 2016-10-19 信越化学工業株式会社 非水電解質二次電池用負極活物質の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684464A (en) * 1970-11-04 1972-08-15 Texas Instruments Inc Composite metal laminate material and lead frame
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US4000045A (en) * 1975-01-27 1976-12-28 Burroughs Corporation Electroplating contacts of printed circuits
US3968563A (en) * 1975-03-27 1976-07-13 E. I. Du Pont De Nemours And Company Precision registration system for leads
US4000842A (en) * 1975-06-02 1977-01-04 National Semiconductor Corporation Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices
US3999955A (en) * 1975-07-15 1976-12-28 Allegheny Ludlum Industries, Inc. Strip for lead frames
US4052787A (en) * 1975-12-18 1977-10-11 Rockwell International Corporation Method of fabricating a beam lead flexible circuit
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
US4260449A (en) * 1977-12-22 1981-04-07 Gould Inc. Method of forming a printed circuit
US4139434A (en) * 1978-01-30 1979-02-13 General Dynamics Corporation Method of making circuitry with bump contacts
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
FR2456390A1 (fr) * 1979-05-11 1980-12-05 Thomson Csf Grille d'encapsulation, microboitier de circuit electronique utilisant cette grille et procede d'encapsulation de circuit electronique en microboitier
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4394419A (en) * 1981-06-12 1983-07-19 Oak Industries Inc. Printed circuit material
US4549942A (en) * 1981-07-06 1985-10-29 Omi International Corporation Process for electrodepositing composite nickel layers
JPS5898951A (ja) * 1981-12-09 1983-06-13 Nec Corp 電子部品の外部引出用端子
EP0083488A3 (en) * 1981-12-31 1985-11-06 O'Hara, James Brian Method of producing printed circuits
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
US4551912A (en) * 1983-06-30 1985-11-12 International Business Machines Corporation Highly integrated universal tape bonding
JPH10695A (ja) * 1996-06-17 1998-01-06 Sekisui Chem Co Ltd 繊維強化樹脂製品の製造装置

Also Published As

Publication number Publication date
JPS622629A (ja) 1987-01-08
DE3618751A1 (de) 1987-01-08
GB2182201A (en) 1987-05-07
FR2584241A1 (fr) 1987-01-02
GB2182201B (en) 1988-12-14
US4707418A (en) 1987-11-17
GB8613512D0 (en) 1986-07-09
FR2584241B1 (fr) 1989-05-05

Similar Documents

Publication Publication Date Title
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
US5597470A (en) Method for making a flexible lead for a microelectronic device
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
US5132772A (en) Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding
US20070048996A1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
JPH0732172B2 (ja) 銅テ−プおよびその製法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
US4810620A (en) Nickel plated tape
JPH0642503B2 (ja) 高密度集積回路の支持体とその製造方法
US5223321A (en) Tape-automated bonding of integrated circuits
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP2717835B2 (ja) 半導体装置の製造方法
US6643099B1 (en) Transducer formed on a sacrificial metal substrate
EP0070691A1 (en) Tape for tape-automated-bonding of integrated circuits and method of producing the tape
JPH08316392A (ja) リードフレームの製造方法とリードフレーム
JP3065415B2 (ja) リードフレーム及びその製造方法
JPH02250364A (ja) リードフレーム及びその製造方法
US6500528B1 (en) Enhancements in sheet processing and lead formation
JPH02159033A (ja) 半導体装置
JP3005841B2 (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JPS63202943A (ja) 半導体装置の製造方法
JPH05183083A (ja) リードフレーム及びその製造法
JP2717728B2 (ja) リードフレームの製造方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JP2941533B2 (ja) 半導体チップのワイヤレスボンディング方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term