JPH07322130A - 撮像装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 カメラヘッドとコントローラを接続するケー
ブルがどのような長さであっても、位相補償用のスイッ
チによる切り換えを不要にする。 【構成】 カメラヘッド１とコントローラ２はケーブル
３で接続されている。カメラヘッド１内には、固体撮像
素子５と、水平レジスタ転送クロックおよびリセットゲ
ートクロック発生回路２２、２３を備え、コントローラ
２内には、外部同期と同期信号発生回路が出力する同期
信号との位相差を検出し電圧に変換する回路６２と、位
相差検出回路の出力を周波数に変換する回路６７と、カ
メラヘッドからの原クロックを２逓倍する回路２７と、
前記２逓倍回路の出力から固体撮像素子駆動用パルスを
発生する回路１０と、カメラヘッドからの原クロックと
駆動パルス発生回路から同期信号発生回路１１へ出力す
るクロックの位相を比較する回路２８とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像素子を用いた
撮像装置に関し、特にカメラヘッドとカメラコントロー
ラが別体の撮像装置に関する。

【０００２】

【従来の技術】図１５に従来のカメラヘッドとカメラコ
ントローラが別体の撮像装置の構成図を示す。この装置
は、カメラヘッド１とカメラコントローラ２と両者を接
続する接続用ケーブル３で構成されている。

【０００３】カメラヘッド１は、レンズ４、固体撮像素
子５、水平クロックドライバ６、リセットゲートクロッ
ク発生回路７および固体撮像素子５の出力信号用ドライ
ブ回路８で構成されている。

【０００４】水平クロックドライバ６およびリセットゲ
ートクロック発生回路７は、それぞれ図１６および図１
７に示すように構成されている。

【０００５】カメラコントローラ２は、外部から外部同
期信号入力端子６１に供給される信号と同期信号発生回
路１１から出力される水平あるいは垂直同期信号との位
相差を検出し電圧に変換する位相差検出回路６２、位相
差検出回路６２から出力される電圧を周波数に変換し原
クロックを発生する電圧−周波数変換回路（Ｖ／Ｆ変換
回路）６３、原クロックから固体撮像素子５を駆動する
のに必要な水平駆動パルスおよび垂直駆動パルス等を発
生する駆動パルス発生回路１０、駆動パルス発生回路１
０から出力されるクロックから同期信号を発生する同期
信号発生回路１１、駆動パルス発生回路１１から出力さ
れる垂直レジスタ転送クロックおよび電荷読出しパルス
から固体撮像素子５の垂直レジスタ駆動パルスを発生す
る垂直クロックドライバ１２、駆動パルス発生回路１０
から出力される水平レジスタ転送クロックとリセットゲ
ートクロックを遅延する遅延回路１３、ケーブル３の長
さに応じて遅延量を切り換えるための遅延量切換えスイ
ッチ１４、水平レジスタ転送クロックのドライブ回路１
５、リセットゲートクロックのドライブ回路１６、カメ
ラヘッドから送られてくる固体撮像素子５の出力の終端
による減衰を補償する増幅回路１７、固体撮像素子５の
出力のリセット雑音を低減するための相関２重サンプリ
ング回路１８および相関２重サンプリング回路１８の出
力に対してγ処理、色分離、同期信号付加等の処理を行
う信号処理回路１９で構成される。ケーブル３は、同軸
ケーブル３ａ〜３ｇとケーブル３ｈからなる。

【０００６】水平レジスタ転送クロックドライブ回路１
５およびリセットゲートクロックドライブ回路１６はそ
れぞれ図１８および図１９に示すように構成されてい
る。

【０００７】次に動作について説明する。このシステム
の基準である外部同期信号は外部から外部同期信号入力
端子６１に供給され、位相差検出回路６２に入力され
る。このシステムの場合、外部同期（外部からの同期信
号に対するカメラヘッド１とコントローラ２の同期）は
電圧−周波数変換回路６３から、駆動パルス発生回路１
０、同期信号発生回路１１および位相差検出回路６２を
経て電圧−周波数変換回路６３に戻るループでＰＬＬ
（フェーズロックトループ）を構成して行う。図２０に
位相差検出回路６２の一例を示す。図２０に示す位相差
検出出回路は、外部同期信号がコンポジットビデオ信号
（ＶＢＳ）の場合のもので、このコンポジットビデオ信
号から水平あるいは垂直同期信号を分離する同期信号分
離回路６４と、この分離回路６４から出力される水平あ
るいは垂直同期信号と同期信号発生回路１１から出力さ
れる水平あるいは垂直同期信号の位相を検出し、一方の
位相が進んでいる場合は“Ｈ”を他方が進んでいる場合
は“Ｌ”を出力し同相の場合はハイインピーダンス状態
になる位相比較器６５と、位相比較器６５の出力の低域
成分だけを通過させる低域通過フィルタ（ＬＰＦ）６６
で構成されている。同期信号分離回路６４から同期信号
発生回路１１に出力される信号は垂直同期パルスで、こ
のパルスで同期信号発生回路１１をリセットすることに
より、外部同期信号と同期信号発生回路１１の同期信号
との垂直方向の位相を合わせている。

【０００８】電圧−周波数変換回路６３で発生された固
体撮像素子５の水平駆動周波数の２倍の周波数の原クロ
ックは、駆動パルス発生回路１０に入力される。この原
クロックは駆動パルス発生回路１０内で１／２分周され
同期信号発生回路１１に入力される。同期信号発生回路
１１ではこのクロックを元に、使用するＴＶ方式に準じ
た水平同期信号ＨＤ、垂直同期信号ＶＤおよび信号処理
用パルスを発生する。この内、水平同期信号ＨＤと垂直
同期信号ＶＤは駆動パルス発生回路１０に送られる。駆
動パルス発生回路１０では、この２つのパルスと原クロ
ックから固体撮像素子５を駆動するのに必要な水平レジ
スタ転送クロック（現在では２相駆動が主流である）、
垂直レジスタ転送クロック（現在では４相駆動が主流で
ある）、固体撮像素子５のフォトダイオードに蓄積され
た信号電荷を垂直レジスタに読み出す電荷読出しパル
ス、２つの相関二重サンプリング用パルスＳＨＰ（プリ
チャージレベルサンプリング用パルス）、ＳＨＤ（信号
レベルサンプリング用パルス）、固体撮像素子５内の出
力信号用アンプであるフローティングディフュージョン
アンプ（ＦＤＡ）をリセットするリセットゲートクロッ
クおよび数種類の信号処理用パルスを発生する。

【０００９】垂直レジスタ転送クロックと電荷読出しパ
ルスは垂直クロックドライバ１２に入力され、これらの
パルスから例えば４相駆動の場合、垂直レジスタ駆動用
の３値のパルス２つと２値のパルス２つの計４つのパル
スが生成される。これらの垂直レジスタ駆動パルスは、
同軸ケーブル３ｂ〜３ｅを経由して固体撮像素子５に直
接入力される。反射による波形歪をなくすには、終端抵
抗を設けなければならないが、この場合終端抵抗を設け
ると反射による波形歪よりもむしろ終端抵抗による減衰
（１／２に減衰する）の方が問題であるため、上記のよ
うに直接入力している。

【００１０】水平レジスタ転送クロックは、位相補償用
の遅延回路１３を経由し、水平レジスタ転送クロック用
ドライブ回路１５に入力され、ドライブ回路１５から同
軸ケーブル３ｆを経由しカメラヘッド内の水平クロック
ドライバ６に供給される。水平レジスタ転送クロックの
場合は、反射による波形歪みが問題になるため、水平レ
ジスタ転送クロックのドライブ回路１５には同軸ケーブ
ル用出力抵抗を、また水平クロックドライバ６には終端
抵抗を設ける。一方また、水平レジスタ転送クロックは
２相駆動の場合、固体撮像素子５には２つのパルスを加
える必要があるが、この２つのパルスは正転と反転の関
係にあり、同軸ケーブルは数が少ないほどケーブル全体
の価格が安くなるので、同軸ケーブルを経由してカメラ
ヘッドに入力される水平レジスタ転送クロックはどちら
か一方である。水平クロックドライバ６は、２相駆動の
場合水平レジスタ転送クロックが入力されるとこれを波
形整形および振幅変換して水平レジスタ駆動パルスの一
方とし、このクロックの反転クロックを残る一方として
固体撮像素子５に入力する。図示の例では、２つのパル
スの一方Ｈ１のみがカメラコントローラ２からカメラヘ
ッド１に供給され、カメラヘッド１内で他方Ｈ２が形成
されている。

【００１１】リセットゲートクロックＲＧは水平レジス
タ転送クロックと同様、位相補償用の遅延回路１３を経
由しリセットゲートクロック用ドライブ回路１６に入力
され、ドライブ回路１６から同軸ケーブル３ｇを経由し
カメラヘッド内のリセットゲートクロック発生回路７に
リセットゲートクロックを入力する。リセットゲートク
ロックの場合も水平レジスタ転送クロックと同様に、反
射による波形歪みの発生を防ぐため、リセットゲートク
ロックのドライブ回路１６には同軸ケーブル用出力抵抗
を、またリセットゲートクロック発生回路７には終端抵
抗を設ける。リセットゲートクロック発生回路７は、リ
セットゲートクロックが入力されるとこれを波形整形お
よび振幅変換し、さらに“Ｌ”レベルをコントローラか
らケーブル３ｈを経由して送られてくるリセットゲート
クロック電圧にクランプして最終的なリセットゲートク
ロックとし、これを固体撮像素子５に入力する。ただ
し、振幅変換した振幅値が十分大きな場合はリセットゲ
ートクロックをリセットゲートクロック電圧にクランプ
する必要は無い。

【００１２】固体撮像素子５はレンズ４を通して表面に
結像される光学像を受け、垂直レジスタ駆動パルス、水
平レジスタ駆動パルスおよびリセットゲートクロックに
より制御されて、この光学像を電気信号に変換し、この
電気信号を出力する。固体撮像素子５から出力される信
号は、固体撮像素子出力信号用ドライブ回路８、同軸ケ
ーブル３ａを経由してコントローラ２内の増幅回路１７
に入力される。この固体撮像素子５から出力される信号
の場合も、反射による波形歪みの発生を防ぐため、固体
撮像素子出力信号用ドライブ回路８には同軸ケレーブル
用出力抵抗を、また増幅回路７には終端抵抗を設ける。
増幅回路１７は、入力信号の終端による振幅の減衰を補
償し、補償した信号を相関二重サンプリング回路１８に
入力する。

【００１３】相関二重サンプリング回路１８に入力され
る固体撮像素子５の出力信号を図２１に示す。この固体
撮像素子５の出力信号には種類の雑音が含まれている
が、これらの中で支配的な雑音は、フローティングディ
フュージョン（ＦＤ）の周期的なリセットに起因するリ
セット雑音（図２１ではΔＮｒで示す）である。相関二
重サンプリング回路１８は、このリセット雑音を低減す
る回路である。原理は、リセット雑音は図２１に示す期
間ｔｏのプリチャージレベルと期間ｔｓの信号レベルに
同量含まれていることを利用し、両者の差をとることに
よりリセット雑音を低減する。図１５に示す相関二重サ
ンプリング回路１８の回路例では、プリチャージレベル
は相関二重サンプリング用パルスＳＨＰで、信号レベル
は相関二重サンプリング用パルスＳＨＤで各々サンプル
ホールドし、両者の差を差動アンプによりとっている。
プリチャージレベルをＳＨＰでサンプルホールドした後
さらにＳＨＤでサンプルホールドするのは、プリチャー
ジレベルと信号の位相を合わせるためである。

【００１４】相関二重サンプリング回路１８について説
明したところで遅延回路１３の必要性について触れてお
く。駆動パルス発生回路１０から出力される水平レジス
タ転送クロック（２相駆動の場合はＨ１とＨ２）、リセ
ットゲートクロック（ＲＧ）、相関二重サンプリング用
パルスＳＨＰとＳＨＤおよび固体撮像素子５の出力信号
の位相を図２１に示す。この図から判るように、駆動パ
ルス発生回路１０は本来カメラヘッドとカメラコントロ
ーラが一体のカメラ用に開発されたものであるから、駆
動パルス発生回路１０から出力される相関二重サンプリ
ング用パルスＳＨＰおよびＳＨＤは、同じく駆動パルス
発生回路１０から出力される水平レジスタ転送クロック
およびリセットゲートクロックが固体撮像素子５に遅延
が無く入力され、これらのクロックに同期して出力信号
が読み出されたとき最適なタイミングになるように設計
されている。

【００１５】ヘッド分離型カメラの場合は、駆動パルス
発生回路１０と固体撮像素子５がケーブル３を介して離
れているため、固体撮像素子５の出力信号は、ケーブル
の長さの２倍分（水平レジスタ転送クロックおよびリセ
ットゲートクロックがケーブルを伝搬する分と固体撮像
素子５の出力信号が伝搬する分）、相関二重サンプリン
グ用パルスＳＨＰおよびＳＨＤに対して遅れる。言い方
を変えれば、固体撮像素子５の出力信号に対して相関二
重サンプリング用パルスＳＨＰおよびＳＨＤは、ケーブ
ルの長さの２倍分進む。この様子を図２１の下の方に示
す。従って、相関二重サンプリングを固体撮像素子５の
出力信号に施すためには、ＳＨＰとＳＨＤを固体撮像素
子５の出力信号と同じ量だけ遅延させるか、あるいは固
体撮像素子５の出力信号が丁度１周期の整数倍遅れるよ
うに水平レジスタ転送クロックおよびリセットゲートク
ロックを遅らせる必要がある。そこで図示の例では、水
平レジスタ転送クロックＨ１およびリセットクロックＲ
Ｇを遅延させ、これにより固体撮像素子５における電気
信号の発生を遅延させている。また、長さの異なるケー
ブルに切り換える場合は、ケーブルの長さに起因した位
相ズレの量が異なるため、位相補償用の遅延量をスイッ
チ１４により切り換える必要がある。

【００１６】相関二重サンプリング回路によりリセット
雑音を低減された信号は、信号処理回路１９に入力さ
れ、γ処理、色分離、同期信号付加等の処理を受けてＴ
Ｖ信号となり出力される。

【００１７】

【発明が解決しようとする課題】従来の撮像装置は以上
のように構成されているので、ケーブルによって生じる
固体撮像素子出力信号と相関２重サンプリング用パルス
の位相ズレを補償するため、その都度、使用するケーブ
ルの長さに応じて遅延回路の遅延量をスイッチにより切
り換えなければならず、また、遅延回路に位相補償用の
遅延量がないケーブルは使用できないという問題点があ
った。

【００１８】本発明は上記の問題点を解消するためにな
されたもので、カメラヘッドとコントローラを接続する
ケーブルがどのような長さであっても、位相補償用の遅
延量をスイッチにより切り換える必要の無い、言い方を
変えれば、遅延量切り換え不要な撮像装置を得ることを
目的とする。

【００１９】

【課題を解決するための手段】請求項１の撮像装置は、
カメラヘッド（１）とコントローラ（２）が別体であっ
て、上記カメラヘッド（１）内に、光学像を電気信号に
変換する固体撮像素子（５）と、上記コントローラ
（２）から供給される原クロックおよび水平転送休止パ
ルスから水平レジスタ転送クロックを発生する手段（２
２）と、上記コントローラから供給される原クロックお
よびリセットゲートクロック電圧からリセットゲートク
ロックを発生する手段（２３）とを備え、上記コントロ
ーラ（２）内に、カメラヘッドから送り返される原クロ
ックを２逓倍する手段（２７）と、上記２逓倍手段から
出力されるクロックから水平レジスタ転送クロック、垂
直レジスタ転送クロック等の固体撮像素子駆動用パルス
を発生する駆動パルス発生手段（１０）と、上記駆動パ
ルス発生手段（１０）から出力される垂直レジスタ転送
クロック等から垂直レジスタ駆動パルスを発生するクロ
ックドライバ（１２）と、上記駆動パルス発生手段（１
０）から出力されるクロックから各種の同期信号を発生
する手段（１１）と、外部から外部同期信号入力端子に
供給される信号と上記同期信号発生手段（１１）から出
力される水平あるいは垂直同期信号との位相差を検出し
電圧に変換する位相差検出手段（６２）と、上記位相差
検出手段（６２）から出力される電圧を周波数に変換す
る電圧−周波数変換手段（６７）と、上記電圧−周波数
変換手段（６７）の出力である原クロックを上記カメラ
ヘッド（１）に送り出すドライブ回路（２５）と、上記
カメラヘッド（１）から送り返される原クロックと上記
駆動パルス発生手段（１０）から上記同期信号発生手段
（１１）へ出力されるクロックの位相を比較する位相比
較手段（２８）とを備え、上記位相比較手段（２８）の
出力で上記２逓倍手段（２７）を制御し上記位相比較手
段（２８）に入力される２つのクロックの位相差を一定
にすることを特徴とする。

【００２０】請求項２は、請求項１の装置において、上
記２逓倍手段（２７）の制御を、上記位相比較手段（２
８）の出力に基づき上記２逓倍手段（２７）の出力であ
るクロックを奇数個除去するか否かで行うことを特徴と
する。

【００２１】請求項３は、請求項１の装置において、上
記２逓倍手段（２７）の制御を、上記位相比較手段（２
８）の出力に基づき上記２逓倍手段（２７）の入力を正
転あるいは反転することにより行うことを特徴とする。

【００２２】請求項４は、請求項１の装置において、上
記２逓倍手段（２７）を、入力クロックと入力クロック
を１／４周期遅延させたクロックを排他的論理和にして
入力する構成とし、上記２逓倍手段（２７）の制御を上
記排他的論理和の入力のどちらか一方のクロックを奇数
個除去するか否かで行うことを特徴とする。

【００２３】

【作用】請求項１の発明に係る撮像装置は、電圧−周波
数変換手段（６７）の出力である原クロックをカメラヘ
ッド（１）に送り返し、これと前記駆動パルス発生手段
（１０）から前記同期信号発生手段（１１）へ出力され
るクロックの位相差を一定にするよう制御をしているた
め、固体撮像素子（５）の出力と前記駆動パルス発生手
段（１０）から出力される相関二重サンプリング用パル
スの位相はケーブルの長さに拘わらず常に一定となる。
従って、カメラヘッド（１）とカメラコントローラ
（２）を接続するケーブル（３）がどのような長さであ
っても、位相補償用の遅延量をスイッチにより切り換え
る必要の無い、つまり遅延量切り換えスイッチが不要な
撮像装置を得ることができる。

【００２４】請求項２によれば、上記の所望の動作が簡
単な回路構成で実現できる。

【００２５】請求項３によれば、駆動パルス発生手段内
の遅延時間の如何に拘らず、所望の動作が実現できる。

【００２６】請求項４では、回路素子遅延や温度変化あ
るいはそれらのバラツキ等に起因する不安定性がない。

【００２７】

【実施例】

実施例１ 図１は本発明の一実施例による撮像装置を示す図であ
る。図１において１〜５、８、１０〜１２および１７〜
１９は従来例と同様であるのでその説明を省略する。図
１において、カメラヘッド１内にある、波形整形回路２
０はコントローラ２から同軸ケーブル３ｉを経由して入
力される原クロックの波形を整形する。ドライブ回路２
１は波形整形された原クロックをコントローラ２に送り
返すためのものである。水平レジスタ駆動用クロック発
生回路２２は波形整形された原クロックとコントローラ
２からケーブル３ｋを経由して入力される水平レジスタ
転送休止パルスから水平レジスタ駆動用クロックを発生
する。リセットゲートクロック発生回路２３は波形整形
されたクロックとコントローラ２からケーブル３ｈを経
由して入力されるリセットゲートクロック電圧からリセ
ットゲートクロックを発生する。ドライブ回路２１は例
えば図２に示すように構成されている。

【００２８】コントローラ２内にある、電圧−周波数変
換回路６７は位相検出回路６２の出力を周波数に変換し
固体撮像素子５の水平駆動周波数である原クロックを発
生する。ドライブ回路２５はこの原クロックを同軸ケー
ブルに送り出すためのものである。波形整形回路２６は
カメラヘッド１から送り返される原クロックの波形を整
形する。遅延回路（ＤＬ）３５は、固体撮像素子５の出
力と相関二重サンプリング用パルスとの一定の位相差を
吸収する。２逓倍回路２７は遅延回路３５の出力を２逓
倍する。位相比較回路２８は遅延回路３５の出力（波形
整形され遅延されたクロック）と駆動パルス発生回路１
０から同期信号発生回路１１に出力されるクロックを比
較し、比較した結果に基づき２つのクロックの位相差を
一定にするように２逓倍回路２７を制御する。

【００２９】水平レジスタ転送休止パルス発生回路２９
は駆動パルス発生回路１０から出力される水平駆動パル
スのどれか１つから水平レジスタ転送休止パルス（水平
レジスタの転送休止期間を示すパルス）を発生しケーブ
ル３ｋを経由してカメラヘッド内の水平レジスタ駆動用
クロック発生回路に入力する。ドライブ回路２５は例え
ば図３に示すように構成されている。

【００３０】図４は波形整形回路２６の一例を示す図で
ある。図４において、３０はカメラヘッドから送り返さ
れる原クロックの入力端子である。終端抵抗３１とコン
デンサ３２とフィードバック抵抗３３とＮＯＴ３４とで
波形整形回路２６を構成する。波形整形回路２６の出力
は上記のように遅延回路３５を介して２逓倍回路２７お
よび位相比較回路２８に与えられる。

【００３１】図５は、この実施例で用いられる２逓倍回
路２７と位相比較回路２８を示す図である。３９は２逓
倍回路２７の出力端子である。４０は同期信号発生回路
１１に入力されるクロックの入力端子である。２逓倍回
路２７は、遅延回路３５から入力されるクロックを１／
４周期遅延する遅延回路３６、排他的論理和回路（ＥＸ
−ＯＲ）３７および論理和回路（ＯＲ）３８で構成され
る。位相比較回路２８は、遅延回路３５のクロック出力
と入力端子４０に供給されるクロックのエッジを揃える
ための遅延回路４１とＥＸ−ＯＲ４２とで構成されてい
る。

【００３２】上記のように構成された撮像装置につい
て、以下その動作を説明する。このシステムの場合、外
部同期（外部同期信号に対するカメラヘッド１とカメラ
コントローラ２の同期）は電圧−周波数変換回路６７か
ら、ドライブ回路２５、同軸ケーブル３ｉ、波形整形回
路２０、ドライブ回路２１、同軸ケーブル３ｊ、波形整
形回路２６、遅延回路３５、２逓倍回路２７、駆動パル
ス発生回路１０、同期信号発生回路１１および位相検出
回路６２を経て電圧−周波数変換回路６７に戻るループ
でＰＬＬを構成して行う。このシステムの基準である外
部同期信号は外部から外部同期信号入力端子６１に供給
され、位相検出回路６２に入力される。位相検出回路６
２は従来例と同様、外部同期信号と同期信号発生回路１
１からの同期信号の位相差を検出し電圧に変換して電圧
−周波数変換回路６７に入力する。電圧−周波数変換回
路６７は、この位相検出回路６２の出力である電圧を固
体撮像素子５の水平駆動周波数のクロック（原クロッ
ク）に変換し、ドライブ回路２５に入力する。

【００３３】原クロックはケーブル３ｉを経由しカメラ
ヘッド内の波形整形回路２０に入力され、ここでエッジ
が急峻にされ振幅もロジックレベルに戻される。原クロ
ックの反射による波形歪みを避けるために、コントロー
ラ２内のドライブ回路２５には同軸ケーブル用出力抵
抗、カメラヘッド１内の波形整形回路２０には終端抵抗
が設けてある。波形整形された原クロックは、ドライブ
回路２１、水平レジスタ駆動用クロック発生回路２２お
よびリセットゲートクロック発生回路２３に入力され
る。ドライブ回路２１に入力された原クロックは、ケー
ブル３ｊを経由しカメラコントローラ内の波形整形回路
２６に送り返される。水平レジスタ駆動用クロック発生
回路２２では２相駆動の場合、入力された原クロックを
コントローラから送られて来る水平レジスタ転送休止パ
ルスでゲートすることにより一方の（第１の相の）水平
レジスタ転送クロックを、またこのクロックの反転をと
ることにより他方の（第２の相の）の水平レジスタ転送
クロックを発生し固体撮像素子５に入力する。

【００３４】水平レジスタ転送休止パルスは、コントロ
ーラ２内の駆動パルス発生回路１０から出力される水平
駆動パルスのどれか１つに基づき水平レジスタ転送休止
パルス発生回路２９で発生される。２相駆動の場合の水
平レジスタ転送休止パルス発生回路２９の一例を図６
に、その回路の主要部の波形を図７に示す。この回路で
は、コンデンサへの充電と放電の時定数を変えることに
より、入力（水平レジスタ転送クロックＨ２）が長期間
“Ｌ”である期間（水平レジスタ転送休止期間）を検出
している。

【００３５】リセットゲートクロック発生回路２３では
入力された原クロックを微分回路により微分してパルス
幅を調整し、このパルスの“Ｌ”レベルをカメラコント
ローラから送られてくるリセットゲートクロック電圧に
クランプし固体撮像素子５に入力する。

【００３６】図８に、コントローラか２から送られてく
る原クロックの波形を整形する波形整形回路２０、水平
レジスタ駆動用クロック発生回路２２およびリセットゲ
ートクロック発生回路２３の一例を、図９にその回路の
主要部の波形を示す。

【００３７】コントローラ２では、送り返された原クロ
ックを波形整形回路２６で受け、そのエッジを急峻にす
ると同時に振幅をロジックレベルに戻す。原クロックを
コントローラ２に送り返すカメラヘッド内のドライブ回
路２１には同軸ケーブル用出力抵抗を、原クロックの入
力側であるコントローラ２内の波形整形回路２６には終
端抵抗を設けている。

【００３８】本発明では従来例と異なり、駆動パルス発
生回路１０用のクロックは、固体撮像素子５の出力信号
用同軸ケーブル３ａと同特性の同軸ケーブル３ｊを経由
して送り返されてくる固体撮像素子５の水平駆動周波数
と同じ周波数の原クロックを２逓倍して生成される。従
って、固体撮像素子５の出力信号と駆動パルス発生回路
１０用のクロックの位相差、あるいは、固体撮像素子５
の出力信号と駆動パルス発生回路１０で発生される相関
二重サンプリング回路用パルスとの位相差は、ケーブル
の長さに拘わらず一定となる。遅延回路３５はこの固体
撮像素子５の出力信号と駆動パルス発生回路１０で発生
される相関二重サンプリング回路用パルスの一定の位相
ズレを吸収し両者の位相を最適にするためのものであ
る。

【００３９】但し、以上のことは送り返されてくる原ク
ロックと同期信号発生回路１１に入力されるクロックの
位相差がいつも一定の場合にしか成立しない。ところ
が、駆動パルス発生回路１０から同期信号発生回路１１
に出力されるクロックは、駆動パルス発生回路１０内で
入力を単に１／２分周しただけのクロックなので、送り
返されてくる原クロックを単に２逓倍し駆動パルス発生
回路１０に入力するだけでは、原クロックと同期信号発
生回路１１に入力されるクロックには互いに１８０度異
なる２つの位相差が存在してしまう。従って、原クロッ
クと同期信号発生回路１１に入力されるクロックの位相
差を一定にする必要がある。

【００４０】図５に示す位相比較回路２８内のＥＸ−Ｏ
Ｒ４２はこの２つのクロックの位相を比較する。また、
２逓倍回路２７内のＯＲ３８は２つの位相を比較した結
果、予め定めた位相関係ないし位相差（この回路例では
ＥＸ−ＯＲ４２の２つの入力の位相が同位相）でない場
合には駆動パルス発生回路１０に入力されるクロックを
１個除去することにより２つのクロックの位相差を一定
にする。この動作を図１０のタイミングチャート図を使
って詳しく説明する。

【００４１】遅延回路３５を通った原クロックは、遅延
回路４１により入力端子４０に供給されるクロック（同
期信号発生回路１１に入力されるクロック）とエッジを
揃えられ、そのクロックと共に位相比較用のＥＸ−ＯＲ
４２に入力される。２つのクロックが位相比較用のＥＸ
−ＯＲ４２に入力されると以下の動作によって、２つの
入力クロックの位相差が一義的にされる。以前の位相は
不明（図１０では×と表示）だが、現時点で仮に遅延回
路４１を通った原クロックが“Ｈ”、入力端子４０に供
給されるクロックが“Ｌ”になったとする。するとこの
半周期の間は、位相比較用のＥＸ−ＯＲ４２は“Ｈ”を
出力する。このため、２逓倍回路２７の出力（駆動パル
ス発生回路１０用クロックでＯＲ３８の出力）は、図に
示すようにクロックが１個除去された形になる。入力端
子４０に供給されるクロックは、この２逓倍回路２７の
出力を単に１／２分周したものであるから、次の半周期
ではトリガー（図１０ではトリガーは立ち上がりとし
た）となるエッジが無いため“Ｌ”のままとなる。一
方、遅延回路４１を通った原クロックの方は次の半周期
では“Ｌ”に反転するため、半周期で両者の位相が一致
することになる。両者の位相が一致すると位相比較用の
ＥＸ−ＯＲ４２は“Ｌ”を出力するため、ＥＸ−ＯＲ３
７の出力はＯＲ３８をそのまま通過し、その状態が維持
される。

【００４２】上述の説明は、カメラヘッドから送り出さ
れる原クロックと駆動パルス発生回路１０から同期信号
発生回路１１に出力されるクロックの位相差を一定にす
るために、比較回路２８の出力に基づいて２逓倍回路２
７の出力であるクロックを１個除去するか否かという制
御方法を行ったが、この除去する個数が１以外の奇数で
あっても同様な効果が得られる。

【００４３】以上のように実施例１の撮像装置は、電圧
−周波数変換手段（６７）の出力である原クロックをカ
メラヘッド（１）に送り返し、これと前記駆動パルス発
生手段（１０）から前記同期信号発生手段（１１）へ出
力されるクロックの位相差を一定にするよう制御をして
いるため、固体撮像素子（５）の出力と前記駆動パルス
発生手段（１０）から出力される相関二重サンプリング
用パルスの位相はケーブルの長さに拘わらず常に一定と
なる。従って、カメラヘッド（１）とカメラコントロー
ラ（２）を接続するケーブル（３）がどのような長さで
あっても、位相補償用の遅延量をスイッチにより切り換
える必要の無い、つまり遅延量切り換えスイッチが不要
な撮像装置を得ることができる。しかも、図示のよう
に、２逓倍回路２７と比較回路２８が比較的簡単な回路
で実現できる。

【００４４】実施例２ この実施例は、その全体的構成は実施例１と同じで、図
１に示す如くであるが、実施例１とは、２逓倍回路２７
および位相比較回路２８の構成が異なる。以下これにつ
いて図１１を参照して説明する。図１１において、図５
と同一の符号は同一または対応する部材を示す。

【００４５】４３は遅延回路３５の出力と入力端子４０
に供給されるクロックの位相を比較するＤ型フリップフ
ロップ（ＤＦＦ）である。６８は、電源投入直後にＤＦ
Ｆ４３をリセットするリセット回路で、抵抗４４と、コ
ンデンサ４５とＮＯＴ４６および４７とで構成されてい
る。ＥＸ−ＯＲ４８は遅延回路３５から入力されるクロ
ックを位相比較用のＤＦＦ４３の出力に基づき正転ある
いは反転して出力する。遅延回路３６はＥＸ−ＯＲ４８
から入力されるクロックを１／４周期遅延する。遅延回
路３６とＥＸ−ＯＲ４９とで２逓倍回路２７を構成して
いる。

【００４６】実施例２の全体的動作は実施例１と同じで
ある。しかし、２逓倍回路２７および位相比較回路２８
の動作が異なる。即ち、位相比較回路として用いられて
いるＤＦＦ４３は、原クロックと同期信号発生回路１１
に入力されるクロックの位相を比較する。また、ＥＸ−
ＯＲ４８は２つの位相を比較した結果、予め決定した位
相関係ないし位相差（この回路例ではＤＦＦ４３のＣ入
力即ち入力端子４０に供給されるクロックの立ち上がり
にＤＦＦ４３のＤ入力即ち遅延延回路３５の出力が
“Ｌ”）でない場合には、２逓倍回路２７に入力される
クロック（ＥＸ−ＯＲ４８の出力）を反転することによ
り２つのクロックの位相差を一定にする。この動作を図
１２のタイミングチャート図を使って詳しく説明する。

【００４７】先ず、遅延回路３５の出力と入力端子４０
に供給されるクロック（同期信号発生回路１１に入力さ
れるクロック）が予め定めた位相関係、つまり正常な位
相関係の場合を考える。この場合は図１２のタイミング
チャート図から明らかなように位相比較の結果であるＤ
ＦＦ４３のＱ出力は“Ｌ”であるから、ＥＸ−ＯＲ４８
の出力にはなんの変化も無く、遅延回路３５からの入力
がそのまま出力される。従って、駆動パルス発生回路１
１に出力されるクロックにもなんの変化も無く、位相比
較する両クロックの位相はそのまま維持される。

【００４８】遅延回路３５の出力と入力端子４０に供給
されるクロックが予め決定した位相関係と逆な場合は、
つまり異常な場合は、図１２のタイミングチャート図か
ら明らかなように位相比較の結果であるＤＦＦ４３のＱ
出力は“Ｈ”であるから、入力端子４０に供給されるク
ロックの立ち上がりのタイミングでＥＸ−ＯＲ４８の出
力は反転する。このクロックが次段の２逓倍回路に入力
されると図１２のタイミングチャート図から明らかなよ
うに、入力端子４０に供給されるクロックは、ＥＸ−Ｏ
Ｒ４８の出力が反転され無い場合（つまり位相比較用Ｄ
ＦＦ４３を動作させない場合で図１２の下の方に示す）
に比べ、クロックが１個多くなる。従って、半周期後に
は両者のクロックの位相は予め定めた位相、つまり正常
な位相になる。

【００４９】上記の実施例では位相比較をするのは、Ｄ
ＦＦ４３のリセットが解けてから入力端子４０に供給さ
れるクロック（同期信号発生回路１１に入力されるクロ
ック）の最初の立上りだけという構成となっているが、
この比較をＴＶ信号の水平周期あるいは垂直周期毎に行
う様な構成でもよい。

【００５０】以上のような実施例２の２逓倍回路２７お
よび位相比較回路２８を用いれば、駆動パルス発生手段
内の遅延時間の如何に拘らず、所望の動作が実現でき
る。即ち、実施例１の回路では、駆動パルス発生手段内
の遅延時間（基準クロックを１／２分周し、出力するま
での時間）が基準クロックの周期の１／２以上の場合に
は、所望の動作が実現できないが、実施例２ではこのよ
うな問題が解決できる。

【００５１】実施例３ この実施例は、その全体的構成は実施例１と同じで、図
１に示す如くであるが、実施例１とは、２逓倍回路２７
および位相比較回路２８の構成が異なる。以下これにつ
いて図１３を参照して説明する。図１３において、図５
と同一の符号は同一または対応する部材を示す。

【００５２】ＮＯＴ５０および５１は遅延回路３５の出
力のファンアウト数を増やすために設けられたバッファ
である。ＯＲ５２および５３、ＤＦＦ５４および５５、
ならびにＥＸ−ＯＲ５６で位相比較回路２８が構成され
る。ＯＲ５７および５８、ＯＲ５７から入力されるクロ
ックを１／４周期遅延する回路３６、ならびにＥＸ−Ｏ
Ｒ５９で２逓倍回路２７が構成される。６０は位相比較
回路（ＤＦＦ５４および５５）のリセット信号入力端子
である。

【００５３】実施例３の全体的動作は実施例１と同じで
ある。しかし、２逓倍回路２７および位相比較器２８の
動作が異なる。即ち、ＯＲ５２および５３、ＤＦＦ５４
および５５、ならびにＥＸ−ＯＲ５６で構成する位相比
較回路２８は、原クロックと同期信号発生回路１１に入
力されるクロックの位相を比較する。また、ＯＲ５７は
これら２つの位相を比較した結果、予め定めた位相関係
（この回路例ではＯＲ５２の出力の立上りで入力端子４
０に供給されるクロックが“Ｌ”）ではない場合には、
入力されるクロックと入力されるクロックを１／４周期
遅延させたクロックをＥＸ−ＯＲに入力する構成の２逓
倍回路２７の２つの入力の内、入力されるクロックを１
／４周期遅延させたクロック（この例では正確に言え
ば、遅延させる前のクロックに対し制御を行っている
が、遅延の後のクロックに対する制御と等価である）の
方を１個除去することによりクロックの位相差を一定に
する。この動作を図１４のタイミングチャート図を使っ
て詳しく説明する。

【００５４】先ず、ＮＯＴ５０の出力（送り返されてき
た原クロック）と入力端子４０に供給されるクロック
（同期信号発生回路１１に入力されるクロック）が予め
定めた位相、つまり正常な位相の場合を考える。この場
合は図１４のタイミングチャート図から明らかなよう
に、リセットが解除になっても、ＤＦＦ５４のＱ出力は
“Ｌ”（従ってクロック入力端子Ｃにはクロックが供給
され続ける）であるから、ＤＦＦ５５のＱ出力も“Ｌ”
（従ってこちらのクロック入力端子Ｃにもクロックが供
給され続ける）である。従って、ＥＸ−ＯＲ５６の出力
は“Ｌ”であるから、遅延回路３６に入力されるクロッ
クに変化はなく、２逓倍回路２７の出力であり駆動パル
ス発生回路１０に出力されるクロックにもなんの変化も
無いので、位相比較する両クロックの位相はそのまま維
持される。

【００５５】ＮＯＴ５０の出力（送り返されてきた原ク
ロック）と入力端子４０に供給されるクロック（同期信
号発生回路１１に入力されるクロック）が予め定めた位
相関係と逆な場合は、つまり異常な場合は、図１４のタ
イミングチャート図から明らかなように、ＯＲ５２の出
力の最初の立上りでＤＦＦ５４のＱ出力は“Ｈ”とな
る。このＱ出力が“Ｈ”になるとＯＲ５２の出力は強制
的に“Ｈ”となるため、以後ＤＦＦ５４はリセットがか
かるまでこの状態を維持する。一方、ＤＦＦ５５のＱ出
力はＤＦＦ５４のＱ出力を１クロック遅らせて出力する
ため、ＯＲ５３の出力の２番目の立上りで“Ｈ”を出力
する。従って、ＥＸ−ＯＲ５６の出力はリセットが解除
になってからＯＲ５２の出力の最初の立上りから１周期
間“Ｈ”を出力する。この出力をＯＲ５７に入力すると
ＯＲ５７の出力はクロックが１個除去されたものとな
る。このクロックを遅延回路３６により１／４周期送ら
せたクロックとＯＲ５８（ＯＲ３による遅延の補償用）
の出力（クロック１個の除去もなく１／４周期の遅延も
ないクロック）から２逓倍回路により生成されるクロッ
クは、図１４のタイミングチャート図から明らかなよう
に、単に２逓倍して得られるクロックに比べ、クロック
数が１個少なくなっている。従って、１周期半後には両
者のクロックの位相は予め決定した位相、つまり正常な
位相になる。

【００５６】リセット信号が“Ｌ”になりＤＦＦ５４お
よび５５がリセットされると、両者のＱ出力は同時に
“Ｌ”になるためＯＲ５７の出力にはなんら影響を与え
ず、従って駆動パルス発生回路１０の出力にもなんら影
響を与えずに位相比較回路２８はリセットされる。リセ
ット信号が“Ｈ”になりリセットが解ければ、また位相
比較回路２８は、位相比較動作が可能な状態に戻ること
が出来る。

【００５７】上記の説明は、カメラヘッドから送り出さ
れる原クロックと駆動パルス発生回路１０から同期信号
発生回路１１に出力されるクロックの位相差を一定にす
るために、比較回路２８の出力に基づいて２逓倍回路２
７に入力される一方のクロックを１個除去するか否かと
いう制御方法を行ったが、実施例１について述べたのと
同様、この除去する個数が１以外の奇数であっても同様
な効果が得られる。以上のような実施例３の２逓倍回路
２７と位相比較回路２８を用いれば、回路素子遅延や温
度変化あるいはそれらのバラツキ等に起因する不安定性
がない。即ち、実施例２の回路では、回路素子遅延や温
度変化あるいはそれらのバラツキ等に起因する不安定性
が回路を構成する際に問題となるが、実施例３ではこの
ような問題が解決できる。

【００５８】

【発明の効果】以上のように、請求項１の発明によれ
ば、電圧−周波数変換手段（６７）の出力である原クロ
ックをカメラヘッド（１）に送り返し、これと前記駆動
パルス発生手段（１０）から前記同期信号発生手段（１
１）へ出力されるクロックの位相差を一定にするよう制
御をしているため、固体撮像素子（５）の出力と前記駆
動パルス発生手段（１０）から出力される相関二重サン
プリング用パルスの位相はケーブルの長さに拘わらず常
に一定となる。従って、カメラヘッド（１）とカメラコ
ントローラ（２）を接続するケーブル（３）がどのよう
な長さであっても、位相補償用の遅延量をスイッチによ
り切り換える必要の無い、つまり遅延量切り換えスイッ
チが不要な撮像装置を得ることができる。

【００５９】請求項２によれば、上記の所望の動作が簡
単な回路構成で実現できる。

【００６０】請求項３によれば、駆動パルス発生手段内
の遅延時間の如何に拘らず、所望の動作が実現できる。

【００６１】請求項４では、回路素子遅延や温度変化あ
るいはそれらのバラツキ等に起因する不安定性がない。

【図面の簡単な説明】

【図１】 実施例１の撮像装置を示す図である。

【図２】 図１のドライブ回路２１の一例を示す図であ
る。

【図３】 図１のドライブ回路２５の一例を示す図であ
る。

【図４】 図１の波形整形回路２６の一例を示す図であ
る。

【図５】 図１の２逓倍回路２７と位相比較回路２８の
一例を示す図である。

【図６】 ２相駆動の場合の水平レジスタ転送休止パル
ス発生回路の一例を示す図である。

【図７】 図６の回路の主要部の波形を示す図である。

【図８】 波形整形回路２０、水平レジスタ駆動用クロ
ック発生回路２２およびリセットゲートクロック発生回
路２３の一実施例を示す図である。

【図９】 図８の回路の主要部の波形を示す図である。

【図１０】 図７に示す回路のタイミングチャート図で
ある。

【図１１】 実施例２で用いられる２逓倍回路２７と位
相比較回路２８の一例を示す図である。

【図１２】 図１１に示す回路のタイミングチャート図
である。

【図１３】 実施例３で用いられる２逓倍回路２７と位
相比較回路２８の一例を示す図である。

【図１４】 図１３に示す回路のタイミングチャート図
である。

【図１５】 従来の撮像装置を示す図である。

【図１６】 図１５の水平クロックドライバ６の一例を
示す図である。

【図１７】 図１５のリセットゲートクロック発生回路
７の一例を示す図である。

【図１８】 図１５の水平レジスタ転送クロックドライ
ブ回路１５の一例を示す図である。

【図１９】 図１５のリセットゲートクロックドライブ
回路１６の一例を示す図である。

【図２０】 図１５の位相検出回路の一例を示す図であ
る。

【図２１】 図１５の固体撮像素子の出力、固体撮像素
子の水平駆動パルスおよび相関二重サンプリング用パル
スの位相を示す図である。

【符号の説明】

１ カメラヘッド、２ カメラコントローラ、３ 接続
用ケーブル、５ 固体撮像素子、８ 出力信号用ドライ
ブ回路、１０ 駆動パルス発生回路、１１ 同期信号発
生回路、１２ 垂直クロックドライバ、１７ 増幅回
路、１８ 相関２重サンプリング回路、１９ 信号処理
回路、２０ 波形整形回路、２１ ドライブ回路、２２
水平レジスタ駆動用クロック発生回路、２３ リセッ
トゲートクロック発生回路、２５ ドライブ回路、２６
波形整形回路、２７ ２逓倍回路、２８ 位相比較回
路、２９ 水平レジスタ転送休止パルス発生回路、３５
遅延回路、３６ １／４周期遅延する回路、３７ Ｅ
Ｘ−ＯＲゲート、３８ ＯＲゲート、４１ 遅延回路、
４２ ＥＸ−ＯＲゲート、４３ ＤＦＦ、６２ 位相差
検出回路、６７ 電圧−周波数変換回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 カメラヘッド（１）とコントローラ
   （２）が別体であって、 上記カメラヘッド（１）内に、光学像を電気信号に変換
   する固体撮像素子（５）と、上記コントローラ（２）か
   ら供給される原クロックおよび水平転送休止パルスから
   水平レジスタ転送クロックを発生する手段（２２）と、
   上記コントローラから供給される原クロックおよびリセ
   ットゲートクロック電圧からリセットゲートクロックを
   発生する手段（２３）とを備え、 上記コントローラ（２）内に、カメラヘッドから送り返
   される原クロックを２逓倍する手段（２７）と、上記２
   逓倍手段から出力されるクロックから水平レジスタ転送
   クロック、垂直レジスタ転送クロック等の固体撮像素子
   駆動用パルスを発生する駆動パルス発生手段（１０）
   と、上記駆動パルス発生手段（１０）から出力される垂
   直レジスタ転送クロック等から垂直レジスタ駆動パルス
   を発生するクロックドライバ（１２）と、上記駆動パル
   ス発生手段（１０）から出力されるクロックから各種の
   同期信号を発生する手段（１１）と、外部から外部同期
   信号入力端子に供給される信号と上記同期信号発生手段
   （１１）から出力される水平あるいは垂直同期信号との
   位相差を検出し電圧に変換する位相差検出手段（６２）
   と、上記位相差検出手段（６２）から出力される電圧を
   周波数に変換する電圧−周波数変換手段（６７）と、上
   記電圧−周波数変換手段（６７）の出力である原クロッ
   クを上記カメラヘッド（１）に送り出すドライブ回路
   （２５）と、上記カメラヘッド（１）から送り返される
   原クロックと上記駆動パルス発生手段（１０）から上記
   同期信号発生手段（１１）へ出力されるクロックの位相
   を比較する位相比較手段（２８）とを備え、 上記位相比較手段（２８）の出力で上記２逓倍手段（２
   ７）を制御し上記位相比較手段（２８）に入力される２
   つのクロックの位相差を一定にすることを特徴とする撮
   像装置。
2. 【請求項２】 上記２逓倍手段（２７）の制御を、上記
   位相比較手段（２８）の出力に基づき上記２逓倍手段
   （２７）の出力であるクロックを奇数個除去するか否か
   で行うことを特徴とする請求項１に記載の撮像装置。
3. 【請求項３】 上記２逓倍手段（２７）の制御を、上記
   位相比較手段（２８）の出力に基づき上記２逓倍手段
   （２７）の入力を正転あるいは反転することにより行う
   ことを特徴とする請求項１に記載の撮像装置。
4. 【請求項４】 上記２逓倍手段（２７）を、入力クロッ
   クと入力クロックを１／４周期遅延させたクロックを排
   他的論理和にして入力する構成とし、上記２逓倍手段
   （２７）の制御を上記排他的論理和の入力のどちらか一
   方のクロックを奇数個除去するか否かで行うことを特徴
   とする請求項１に記載の撮像装置。