JPH0732380B2 - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH0732380B2 JPH0732380B2 JP1208436A JP20843689A JPH0732380B2 JP H0732380 B2 JPH0732380 B2 JP H0732380B2 JP 1208436 A JP1208436 A JP 1208436A JP 20843689 A JP20843689 A JP 20843689A JP H0732380 B2 JPH0732380 B2 JP H0732380B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- state
- frame
- counter
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 ディジタルデータ受信装置におけるフレーム同期回路に
関し、 電源投入時などにおける状態保持回路が２つ以上の状態
を検出しても正常な動作を行うことを目的とし、 直列信号をｎ個の並列信号に展開したｎ通りのフレーム
パターンを検出するフレームパターン状態１〜ｎ検出回
路、該検出回路の一つで検出された状態を保持する状態
保持回路、該保持回路の制御によりフレームパターン状
態１〜ｎ検出回路の一つを同期保護回路に接続保持する
ｎ−１セレクタとを備え、 該同期保護回路には、検出されたフレームパターン状態
パルス信号を供給されるリセットカウンタと一致検出回
路、フレームパルスを該一致検出回路へ供給するフレー
ムカウンタ、フレームパターン状態１〜ｎ検出回路に接
続されたカウンタ停止制御回路を備え、 該リセットカウンタと一致検出回路の出力、及びカウン
タ停止制御回路の出力によりフレームカウンタを停止す
るゲートとを備えたフレーム同期回路において、 前記状態保持回路に２つ以上の状態検出回路を備え、該
状態検出回路が２つ以上の状態を検出した場合、該状態
検出回路の出力がゲート回路により該状態保持回路を制
御し、該状態保持回路の出力状態が１つ以下になるまで
リセットするように構成する。
関し、 電源投入時などにおける状態保持回路が２つ以上の状態
を検出しても正常な動作を行うことを目的とし、 直列信号をｎ個の並列信号に展開したｎ通りのフレーム
パターンを検出するフレームパターン状態１〜ｎ検出回
路、該検出回路の一つで検出された状態を保持する状態
保持回路、該保持回路の制御によりフレームパターン状
態１〜ｎ検出回路の一つを同期保護回路に接続保持する
ｎ−１セレクタとを備え、 該同期保護回路には、検出されたフレームパターン状態
パルス信号を供給されるリセットカウンタと一致検出回
路、フレームパルスを該一致検出回路へ供給するフレー
ムカウンタ、フレームパターン状態１〜ｎ検出回路に接
続されたカウンタ停止制御回路を備え、 該リセットカウンタと一致検出回路の出力、及びカウン
タ停止制御回路の出力によりフレームカウンタを停止す
るゲートとを備えたフレーム同期回路において、 前記状態保持回路に２つ以上の状態検出回路を備え、該
状態検出回路が２つ以上の状態を検出した場合、該状態
検出回路の出力がゲート回路により該状態保持回路を制
御し、該状態保持回路の出力状態が１つ以下になるまで
リセットするように構成する。
本発明は、ディジタルデータ受信装置におけるフレーム
同期回路に関する。
同期回路に関する。
直列データ伝送はフレーム同期のために特定パターン構
成のフレームパターンが使用される。データ伝送の高速
化に伴い、フレーム同期回路も高速動作可能な構成とし
なくてはならない。高速回路を構成するには、実現性の
ある回路の設計、使用回路素子の選定、回路動作時の消
費電力量等も考慮しなくてはならない。
成のフレームパターンが使用される。データ伝送の高速
化に伴い、フレーム同期回路も高速動作可能な構成とし
なくてはならない。高速回路を構成するには、実現性の
ある回路の設計、使用回路素子の選定、回路動作時の消
費電力量等も考慮しなくてはならない。
そこで、データ速度を低速化するため、直列データを並
列変換し、並列低速信号とした後、フレーム同期回路に
供給する方法が用いられている。
列変換し、並列低速信号とした後、フレーム同期回路に
供給する方法が用いられている。
従来の同期回路では、並列処理を行う場合、ｎ個に並列
展開したときｎ通りのフレームパターン検出状態が生
じ、各状態に対応してそれぞれ１個の同期保護回路を設
けなくてはならなかった。即ち、並列データの状態の数
に応じて備えたフレームパターン状態検出回路に対し、
リセットカウンタ、フレームカウンタ、一致検出回路、
論理積回路等からなる保護回路をそれぞれ設けて同期保
護を行っていた。
展開したときｎ通りのフレームパターン検出状態が生
じ、各状態に対応してそれぞれ１個の同期保護回路を設
けなくてはならなかった。即ち、並列データの状態の数
に応じて備えたフレームパターン状態検出回路に対し、
リセットカウンタ、フレームカウンタ、一致検出回路、
論理積回路等からなる保護回路をそれぞれ設けて同期保
護を行っていた。
しかし、受信信号をｎ個の並列信号に展開し、検出され
た状態のフレームパターンを状態保持回路に保持して、
同期保護すべき信号状態のみを選択することにより、リ
セットカウンタとフレームカウンタの一組だけで同期保
護を行い、またアラーム時にもフレームパターンが検出
される場合にはカウンタ停止制御回路の作用によりフレ
ームカウンタを停止することなく即時シフトを可能とす
るようになった。
た状態のフレームパターンを状態保持回路に保持して、
同期保護すべき信号状態のみを選択することにより、リ
セットカウンタとフレームカウンタの一組だけで同期保
護を行い、またアラーム時にもフレームパターンが検出
される場合にはカウンタ停止制御回路の作用によりフレ
ームカウンタを停止することなく即時シフトを可能とす
るようになった。
従来のフレーム同期回路のブロック構成図を第４図に示
す。図において、データ１〜データｎは並列展開したｎ
通りのフレームパターン、11は該データ１〜データｎを
各状態毎にシフトするシフトレジスタ、121〜12nは該シ
フトされたｎ通りのフレームパターンの状態を検出する
フレームパターン状態１〜ｎ検出回路、18は検出された
状態を保持する状態保持回路、17は該状態保持回路の制
御により検出された状態１〜ｎ検出回路の１つを同期保
護用のリセットカウンタ13並びに一致検出回路15へ接続
するｎ−１セレクタ、14はフレームパルスを発生しこれ
を一致検出回路15へ供給するフレームカウンタ、16は一
致検出回路15から不一致信号発生のときリセットカウン
タ13のアラーム信号をゲート20へ供給する論理積ゲー
ト、19はフレームパターンを検出しないときのみフレー
ムカウンタ禁止信号をゲート20から出力可能にするカウ
ンタ停止制御回路を示す。
す。図において、データ１〜データｎは並列展開したｎ
通りのフレームパターン、11は該データ１〜データｎを
各状態毎にシフトするシフトレジスタ、121〜12nは該シ
フトされたｎ通りのフレームパターンの状態を検出する
フレームパターン状態１〜ｎ検出回路、18は検出された
状態を保持する状態保持回路、17は該状態保持回路の制
御により検出された状態１〜ｎ検出回路の１つを同期保
護用のリセットカウンタ13並びに一致検出回路15へ接続
するｎ−１セレクタ、14はフレームパルスを発生しこれ
を一致検出回路15へ供給するフレームカウンタ、16は一
致検出回路15から不一致信号発生のときリセットカウン
タ13のアラーム信号をゲート20へ供給する論理積ゲー
ト、19はフレームパターンを検出しないときのみフレー
ムカウンタ禁止信号をゲート20から出力可能にするカウ
ンタ停止制御回路を示す。
フレームパターン状態検出回路121〜12nのいずれかによ
り検出されたフレームパターン状態が状態保持回路18に
保持され、同期保護を行うべきフレームパターン状態は
状態保持回路18から与える選択信号により、ｎ−１セレ
クタ17によってとり出される。また一致検出回路15の他
にカウンタ停止制御回路19により、ハンティング時フレ
ームカウンタ14を停止すべきか否かをフレームパターン
状態検出回路でのフレームパターン検出状態によって制
御し、これによってフレーム同期は即時シフト方式とし
て実現される。
り検出されたフレームパターン状態が状態保持回路18に
保持され、同期保護を行うべきフレームパターン状態は
状態保持回路18から与える選択信号により、ｎ−１セレ
クタ17によってとり出される。また一致検出回路15の他
にカウンタ停止制御回路19により、ハンティング時フレ
ームカウンタ14を停止すべきか否かをフレームパターン
状態検出回路でのフレームパターン検出状態によって制
御し、これによってフレーム同期は即時シフト方式とし
て実現される。
上記従来のフレーム同期回路において、検出されたフレ
ームパターン状態を保持する状態保持回路18のｎ個の出
力は必ず１つ以下が“H"レベルになるように設定されて
いる。即ち、ｎ個の出力のうちすべてが“L"レベルか、
検出された１つだけが“H"レベルで他はすべて“L"レベ
ルでなければならない。したがって“H"レベルの出力が
２つ以上重なることはない。
ームパターン状態を保持する状態保持回路18のｎ個の出
力は必ず１つ以下が“H"レベルになるように設定されて
いる。即ち、ｎ個の出力のうちすべてが“L"レベルか、
検出された１つだけが“H"レベルで他はすべて“L"レベ
ルでなければならない。したがって“H"レベルの出力が
２つ以上重なることはない。
しかし、電源投入時において、このｎ個の出力は“H"レ
ベルになるか“L"レベルになるか不定である。今電源を
投入した結果、ｎ個の出力のうち２つの出力が“H"レベ
ルになったとする。この状態は２つのフレームパターン
が検出されたことを示している。その後指定の１つのフ
レームパターンが検出され同期が確立したとする。確立
後そのフレームパターンが検出されなくなり、指定のフ
レームパターンで同期が外れる前にもう一つのフレーム
パターンが検出され、その後に指定のフレームパターン
で同期が外れても、同期は確立していると認識してしま
う。即ち、状態保持回路18は２つの状態のフレームパタ
ーンを認識していて、現在どちらのフレームパターンで
同期が取れているか理解できない。
ベルになるか“L"レベルになるか不定である。今電源を
投入した結果、ｎ個の出力のうち２つの出力が“H"レベ
ルになったとする。この状態は２つのフレームパターン
が検出されたことを示している。その後指定の１つのフ
レームパターンが検出され同期が確立したとする。確立
後そのフレームパターンが検出されなくなり、指定のフ
レームパターンで同期が外れる前にもう一つのフレーム
パターンが検出され、その後に指定のフレームパターン
で同期が外れても、同期は確立していると認識してしま
う。即ち、状態保持回路18は２つの状態のフレームパタ
ーンを認識していて、現在どちらのフレームパターンで
同期が取れているか理解できない。
本発明は、状態保持回路に２つ以上の状態検出回路を接
続し、２つ以上の状態検出回路が２つ以上のフレームパ
ターンの状態を検出したら、状態が１つ以下になるまで
状態保持回路にリセットをかけて上記問題を解決するこ
とを目的とする。
続し、２つ以上の状態検出回路が２つ以上のフレームパ
ターンの状態を検出したら、状態が１つ以下になるまで
状態保持回路にリセットをかけて上記問題を解決するこ
とを目的とする。
本発明の原理構成図を第１図に示す。図においては、11
シフトレジスタ、121〜12nは直列信号をｎ個の並列信号
に展開したｎ通りのフレームパターンを検出するフレー
ムパターン状態１〜ｎ検出回路、18は該検出回路の一つ
で検出された状態を保持する状態保持回路、17は該保持
回路の制御によりフレームパターン状態１〜ｎ検出回路
の一つを同期保護回路に接続保持するｎ−１セレクタ
で、 該同期保護回路には、検出されたフレームパターン状態
パルス信号を供給されるリセットカウンタ13と一致検出
回路15、フレームパルスを該一致検出回路へ供給するフ
レームカウンタ14、フレームパターン状態１〜ｎ検出回
路に接続されたカウンタ停止制御回路19を備え、 該リセットカウンタ13と一致検出回路15の出力、及びカ
ウンタ停止制御回路19の出力によりフレームカウンタ14
を停止するゲート16と20とを備えたフレーム同期回路に
おいて、 前記状態保持回路18に２つ以上の状態検出回路21を備
え、該状態検出回路21が２つ以上の状態を検出した場
合、該状態検出回路21の出力がゲート回路22と23により
該状態保持回路18を制御し、該状態保持回路18の出力状
態が１つ以下になるまでリセットするように構成する。
シフトレジスタ、121〜12nは直列信号をｎ個の並列信号
に展開したｎ通りのフレームパターンを検出するフレー
ムパターン状態１〜ｎ検出回路、18は該検出回路の一つ
で検出された状態を保持する状態保持回路、17は該保持
回路の制御によりフレームパターン状態１〜ｎ検出回路
の一つを同期保護回路に接続保持するｎ−１セレクタ
で、 該同期保護回路には、検出されたフレームパターン状態
パルス信号を供給されるリセットカウンタ13と一致検出
回路15、フレームパルスを該一致検出回路へ供給するフ
レームカウンタ14、フレームパターン状態１〜ｎ検出回
路に接続されたカウンタ停止制御回路19を備え、 該リセットカウンタ13と一致検出回路15の出力、及びカ
ウンタ停止制御回路19の出力によりフレームカウンタ14
を停止するゲート16と20とを備えたフレーム同期回路に
おいて、 前記状態保持回路18に２つ以上の状態検出回路21を備
え、該状態検出回路21が２つ以上の状態を検出した場
合、該状態検出回路21の出力がゲート回路22と23により
該状態保持回路18を制御し、該状態保持回路18の出力状
態が１つ以下になるまでリセットするように構成する。
状態保持回路が４つの状態を検出する場合について説明
する。状態保持回路18は４つのフリップフロップで構成
されている。この４つのフリップフロップの出力は“H"
レベルになるか“L"レベルになるか不定である。今電源
を投入した結果４つのフリップフロップのうちの上の２
つの出力が“H"になり、残りの２つの出力は“L"になっ
たとする。この状態はフレームパターン状態検出回路12
1と122のフレームパターンが検出されたことを示してい
る。
する。状態保持回路18は４つのフリップフロップで構成
されている。この４つのフリップフロップの出力は“H"
レベルになるか“L"レベルになるか不定である。今電源
を投入した結果４つのフリップフロップのうちの上の２
つの出力が“H"になり、残りの２つの出力は“L"になっ
たとする。この状態はフレームパターン状態検出回路12
1と122のフレームパターンが検出されたことを示してい
る。
２つ以上の状態検出回路21の回路構成図を第２図に示
す。図において、31〜35は論理積回路、36は論理和回路
を示す。状態保持回路18からの４つの出力信号を入力
し、論理和回路36から２つ以上の状態検出信号“H"を送
出する。状態保持回路18の４つのフリップフロップのう
ちの上の２つの出力が“H"になり、残りの２つの出力が
“L"になったりすると、論理積回路31〜35の出力はすべ
て“L"になり、論理和回路36からは“H"の状態検出信号
が送出される。状態保持回路18の４つのフリップフロッ
プのうちの上の１つの出力だけが“H"になったとする
と、論理積回路32の出力だけが“H"になるが、他の論理
積回路31,33,34,35の出力はすべて“L"になり、論理和
回路36からは“L"の信号が送出され、１つの状態を検出
していることが認識される。
す。図において、31〜35は論理積回路、36は論理和回路
を示す。状態保持回路18からの４つの出力信号を入力
し、論理和回路36から２つ以上の状態検出信号“H"を送
出する。状態保持回路18の４つのフリップフロップのう
ちの上の２つの出力が“H"になり、残りの２つの出力が
“L"になったりすると、論理積回路31〜35の出力はすべ
て“L"になり、論理和回路36からは“H"の状態検出信号
が送出される。状態保持回路18の４つのフリップフロッ
プのうちの上の１つの出力だけが“H"になったとする
と、論理積回路32の出力だけが“H"になるが、他の論理
積回路31,33,34,35の出力はすべて“L"になり、論理和
回路36からは“L"の信号が送出され、１つの状態を検出
していることが認識される。
２つ以上の状態検出回路21で２つ以上の状態保持回路18
からの“H"信号を検出すると、ゲート22と23によって状
態保持回路18のフリップフロップにクロックが入力さ
れ、状態保持回路18からの状態出力が１つ以下になるま
でリセットがかけられる。フレームパルスの状態は１以
下０になる場合もある。
からの“H"信号を検出すると、ゲート22と23によって状
態保持回路18のフリップフロップにクロックが入力さ
れ、状態保持回路18からの状態出力が１つ以下になるま
でリセットがかけられる。フレームパルスの状態は１以
下０になる場合もある。
本発明の実施例の回路構成図を第３図に示す。図はフレ
ームパターンの状態が４つの場合を示し、並列データ１
〜４を入力し、４つのフレームパターン状態を検出し
て、そのうちの１つのフレームパターン状態を検出して
フレーム同期を図る回路を示す。
ームパターンの状態が４つの場合を示し、並列データ１
〜４を入力し、４つのフレームパターン状態を検出し
て、そのうちの１つのフレームパターン状態を検出して
フレーム同期を図る回路を示す。
図において、11は各データ毎に３段のシフトをフリップ
フロップで行うシフトレジスタ、121〜124は各フレーム
パターン状態１〜４を検出する状態検出回路、13はリセ
ットカウンタ、14はフレームカウンタ、15は一致検出回
路、16はアンドゲート、17は４−１セレクタ、18はフリ
ップフロップ４つよりなる状態保持回路、19はカウンタ
停止制御回路、20はナンドゲート、21は２つ以上の状態
検出回路、22はオアゲート、23はオアゲート、24はイン
バータを示す。
フロップで行うシフトレジスタ、121〜124は各フレーム
パターン状態１〜４を検出する状態検出回路、13はリセ
ットカウンタ、14はフレームカウンタ、15は一致検出回
路、16はアンドゲート、17は４−１セレクタ、18はフリ
ップフロップ４つよりなる状態保持回路、19はカウンタ
停止制御回路、20はナンドゲート、21は２つ以上の状態
検出回路、22はオアゲート、23はオアゲート、24はイン
バータを示す。
データ１〜４のうちデータ１がフレームパターン状態１
検出回路121で検出されると、検出信号“L"がカウンタ
停止制御回路19を経由して、状態保持回路18の１番目の
フリップフロップに入力され“H"信号が出力されて、２
つ以上の状態検出回路21に入力される。他のフリップフ
ロップからは“L"信号が入力されているため、２つ以上
の状態検出回路21からは“L"信号が検出されるのでアラ
ームは送出されない。４−１セレクタ17ではフレームパ
ターン状態検出回路からの“L"の検出信号の状態保持回
路18からの“H"信号とによりフレームパターン検出信号
“H"を出力し、リセットカウンタ13並びに一致検出回路
15よりなる同期保護回路へ供給される。
検出回路121で検出されると、検出信号“L"がカウンタ
停止制御回路19を経由して、状態保持回路18の１番目の
フリップフロップに入力され“H"信号が出力されて、２
つ以上の状態検出回路21に入力される。他のフリップフ
ロップからは“L"信号が入力されているため、２つ以上
の状態検出回路21からは“L"信号が検出されるのでアラ
ームは送出されない。４−１セレクタ17ではフレームパ
ターン状態検出回路からの“L"の検出信号の状態保持回
路18からの“H"信号とによりフレームパターン検出信号
“H"を出力し、リセットカウンタ13並びに一致検出回路
15よりなる同期保護回路へ供給される。
フレームカウンタ14からのフレームパルスと一致検出回
路15で比較し、フレーム同期してなければ不一致信号
“H"を出力する。一致検出回路15から不一致信号発生の
ときリセットカウンタ13のアラーム信号をゲート16,22
を経由して、フレームパターンを検出しないときのみフ
レームカウンタ禁止信号をゲート20から出力可能にする
カウンタ停止制御回路19によりフレームカウンタ14を停
止させる。フレームパターンが検出された時は、カウン
タ停止制御回路19の出力は“L"レベルになり、フレーム
カウンタ14のカウントを施行させて後方保護を開始させ
る。
路15で比較し、フレーム同期してなければ不一致信号
“H"を出力する。一致検出回路15から不一致信号発生の
ときリセットカウンタ13のアラーム信号をゲート16,22
を経由して、フレームパターンを検出しないときのみフ
レームカウンタ禁止信号をゲート20から出力可能にする
カウンタ停止制御回路19によりフレームカウンタ14を停
止させる。フレームパターンが検出された時は、カウン
タ停止制御回路19の出力は“L"レベルになり、フレーム
カウンタ14のカウントを施行させて後方保護を開始させ
る。
論理和回路23は、アラーム発生時にフレームパルス不一
致が生じた場合以外は、状態保持回路18にクロックを与
えないようにし、状態保持回路18の出力が変化しないよ
うにする。電源投入時に、２つ以上の状態検出回路21が
アラームを検出すると、アラーム信号“H"はゲート22と
インバータ24を経由してゲート23に“L"信号が送出さ
れ、状態保持回路18に対してクロック信号が与えられ
て、状態保持回路18からの出力が１つ以下になるまでリ
セットがかけられる。
致が生じた場合以外は、状態保持回路18にクロックを与
えないようにし、状態保持回路18の出力が変化しないよ
うにする。電源投入時に、２つ以上の状態検出回路21が
アラームを検出すると、アラーム信号“H"はゲート22と
インバータ24を経由してゲート23に“L"信号が送出さ
れ、状態保持回路18に対してクロック信号が与えられ
て、状態保持回路18からの出力が１つ以下になるまでリ
セットがかけられる。
本発明のフレーム同期回路により、データ速度の低速化
によるデータ処理回路の構成が容易になり、同期保護回
路の数が減少すると共に、電源投入時などにおいて、状
態保持回路が２つ以上の状態を検出しても、正常なフレ
ーム同期動作を行うことができる。
によるデータ処理回路の構成が容易になり、同期保護回
路の数が減少すると共に、電源投入時などにおいて、状
態保持回路が２つ以上の状態を検出しても、正常なフレ
ーム同期動作を行うことができる。
第１図は本発明の原理構成図、第２図は２つ以上の状態
検出回路の回路構成図、第３図は実施例の回路構成図、
第４図は従来例のブロック構成図を示す。 図において、11はシフトレジスタ、121〜12nはフレーム
パターン状態１〜ｎ検出回路、13はリセットカウンタ、
14はフレームカウンタ、15は一致検出回路、17はｎ−１
セレクタ、18は状態保持回路、19はカウンタ停止制御回
路、21は２つ以上の状態検出回路、16,20,22,23,31〜36
はゲート回路、24はインバータ回路を示す。
検出回路の回路構成図、第３図は実施例の回路構成図、
第４図は従来例のブロック構成図を示す。 図において、11はシフトレジスタ、121〜12nはフレーム
パターン状態１〜ｎ検出回路、13はリセットカウンタ、
14はフレームカウンタ、15は一致検出回路、17はｎ−１
セレクタ、18は状態保持回路、19はカウンタ停止制御回
路、21は２つ以上の状態検出回路、16,20,22,23,31〜36
はゲート回路、24はインバータ回路を示す。
Claims (1)
- 【請求項１】直列信号をｎ個の並列信号に展開したｎ通
りのフレームパターンを検出するフレームパターン状態
１〜ｎ検出回路（121〜12n）、該検出回路の一つで検出
された状態を保持する状態保持回路（18）、該保持回路
の制御によりフレームパターン状態１〜ｎ検出回路の一
つを同期保護回路に接続保持するｎ−１セレクタ（17）
とを備え、 該同期保護回路には、検出されたフレームパターン状態
パルス信号を供給されるリセットカウンタ（13）と一致
検出回路（15）、フレームパルスを該一致検出回路へ供
給するフレームカウンタ（14）、フレームパターン状態
１〜ｎ検出回路に接続されたカウンタ停止制御回路（1
9）を備え、 該リセットカウンタ（13）と一致検出回路（15）の出
力、及びカウンタ停止制御回路（19）の出力によりフレ
ームカウンタ（14）を停止するゲート（16）と（20）と
を備えたフレーム同期回路において、 前記状態保持回路（18）に２つ以上の状態検出回路（2
1）を備え、該状態検出回路（21）が２つ以上のフレー
ムパターン状態を検出した場合、該状態検出回路（21）
の出力がゲート回路（22）と（23）により該状態保持回
路（18）を制御し、該状態保持回路（18）の出力状態が
１つ以下になるまでリセットすることを特徴とするフレ
ーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208436A JPH0732380B2 (ja) | 1989-08-11 | 1989-08-11 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208436A JPH0732380B2 (ja) | 1989-08-11 | 1989-08-11 | フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371734A JPH0371734A (ja) | 1991-03-27 |
| JPH0732380B2 true JPH0732380B2 (ja) | 1995-04-10 |
Family
ID=16556179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208436A Expired - Lifetime JPH0732380B2 (ja) | 1989-08-11 | 1989-08-11 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732380B2 (ja) |
-
1989
- 1989-08-11 JP JP1208436A patent/JPH0732380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371734A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489865A (en) | Circuit for filtering asynchronous metastability of cross-coupled logic gates | |
| JP2944039B2 (ja) | 不安定防止回路 | |
| CA1240399A (en) | Duplex controller synchronization circuit | |
| JPH07147573A (ja) | 動的クロック切り換え回路 | |
| US5428756A (en) | Pipelined computer with control of instruction advance | |
| US4823365A (en) | Synchronization method and elastic buffer circuit | |
| JPH0732380B2 (ja) | フレーム同期回路 | |
| US6205192B1 (en) | Clock input control circuit | |
| JP3148445B2 (ja) | マルチプレクサ回路 | |
| JPH04291536A (ja) | フレーム同期回路 | |
| JPS63260333A (ja) | フレ−ム同期回路 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPS62242269A (ja) | 計算機間同期方式 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| JPH08307405A (ja) | フレーム同期検出装置 | |
| JPH09179803A (ja) | シリアルデータ転送装置 | |
| JP2776606B2 (ja) | フレーム同期装置 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPH0399540A (ja) | 同期用クロック回路 | |
| JPS59161144A (ja) | フレ−ム同期化回路 | |
| JPH0650856B2 (ja) | デイジタル信号のラツチ回路 | |
| JPH088546B2 (ja) | デジタル伝送回路のフレーム同期検出方式 | |
| JPH0427229A (ja) | 伝送装置 | |
| JPH02118710A (ja) | 同期ずれ検出方法およびそのための回路 | |
| JPH02134939A (ja) | 入力データ同期回路 |