JPH07326732A - 逆導通ｇｔｏサイリスタおよびその製造方法 - Google Patents
逆導通ｇｔｏサイリスタおよびその製造方法Info
- Publication number
- JPH07326732A JPH07326732A JP6120859A JP12085994A JPH07326732A JP H07326732 A JPH07326732 A JP H07326732A JP 6120859 A JP6120859 A JP 6120859A JP 12085994 A JP12085994 A JP 12085994A JP H07326732 A JPH07326732 A JP H07326732A
- Authority
- JP
- Japan
- Prior art keywords
- gto
- diode
- lifetime
- thyristor
- gto thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/131—Thyristors having built-in components
- H10D84/135—Thyristors having built-in components the built-in components being diodes
- H10D84/136—Thyristors having built-in components the built-in components being diodes in anti-parallel configurations, e.g. reverse current thyristor [RCT]
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】逆導通ＧＴＯサイリスタの分離領域のライフタ
イムをＧＴＯ部やダイオード部より短くすることによっ
て、ダイオード部からＧＴＯ部への荷電粒子の染みだし
を防ぎ、ＧＴＯ部の誤点弧を防止し、逆導通ＧＴＯサイ
リスタの誤点弧耐量を向上させる。 【構成】ＧＴＯ部13とダイオード部14を分離する分離領
域15のライフタイム制御を金拡散、白金拡散、電子線照
射のいずれかで行うか、金拡散と電子線照射または白金
拡散と電子線照射との組み合わせで行う。
イムをＧＴＯ部やダイオード部より短くすることによっ
て、ダイオード部からＧＴＯ部への荷電粒子の染みだし
を防ぎ、ＧＴＯ部の誤点弧を防止し、逆導通ＧＴＯサイ
リスタの誤点弧耐量を向上させる。 【構成】ＧＴＯ部13とダイオード部14を分離する分離領
域15のライフタイム制御を金拡散、白金拡散、電子線照
射のいずれかで行うか、金拡散と電子線照射または白金
拡散と電子線照射との組み合わせで行う。
Description
【０００１】
【産業上の利用分野】この発明は、ＧＴＯサイリスタと
同一半導体基体に逆並列のダイオードを内蔵する逆導通
ＧＴＯサイリスタに関する。
同一半導体基体に逆並列のダイオードを内蔵する逆導通
ＧＴＯサイリスタに関する。
【０００２】
【従来の技術】逆導通ＧＴＯサイリスタは、ＧＴＯサイ
リスタとフリーホイールダイオードを同一半導体基体に
形成したもので、高耐圧、大電流のインバータ、コンバ
ータおよびチョッパなどの電力変換装置に用いられる。
図２に、従来使用しているＧＴＯサイリスタ部のライフ
タイム制御用フォト工程マスク10、ダイオード部のライ
フタイム制御用フォト工程マスク11と逆導通ＧＴＯサイ
リスタの主要断面との位置関係を示す。各フォト工程マ
スクのハッチング部はライフタイムを制御する部位に対
応している。同図に示すように、逆導通ＧＴＯサイリス
タはｐｎｐｎの４層構造からなるＧＴＯ部13とｐｎの２
層構造からなるダイオード部14が同一シリコン基体に集
積された構造になっている。ＧＴＯ部13は、ｐエミッタ
層１、ｎベース層２、ｐベース層３、ｎエミッタ層４か
らなり、アノード電極５からカソード電極６の方向に電
流が流れ、その電流はｐベース層３上のゲート電極７よ
りゲート電流を引き抜くことによってしゃ断される。一
方ダイオード部14は、分離領域15を介して、ｎ層２の延
長部とｐ層３の延長部とより形成され、ｎ層２はｎ+コ
ンタクト層８を介してアノード電極５の延長部に接触
し、ｐ層３上に設けられたダイオードアノード電極９
は、図示しない金属接触板によってＧＴＯ部13のカソー
ド電極６と一体に接触される。このようにダイオード部
14がＧＴＯ部13に対して逆並列に接続された構造になっ
ている。なおダイオード部14のｎ+ 層８形成の際には、
ＧＴＯ部13にも全面に形成し、ｐエミッタ層１を選択的
に形成することにより、ｎ層２がアノード電極５に接続
されるアノード短絡構造にし、さらに、ライフタイム制
御用フォト工程マスク10と11を使ってＧＴＯ部13とダイ
オード部14のライフタイムを制御することによってスイ
ッチング速度を早めている。また、ＧＴＯ部13とダイオ
ード部14とを分離する分離領域15にはｐ層３の延長部に
ＧＴＯ部13と隣接する溝が形成され、ＧＴＯ部13とダイ
オード部14との電気的な相互干渉を抑制している。
リスタとフリーホイールダイオードを同一半導体基体に
形成したもので、高耐圧、大電流のインバータ、コンバ
ータおよびチョッパなどの電力変換装置に用いられる。
図２に、従来使用しているＧＴＯサイリスタ部のライフ
タイム制御用フォト工程マスク10、ダイオード部のライ
フタイム制御用フォト工程マスク11と逆導通ＧＴＯサイ
リスタの主要断面との位置関係を示す。各フォト工程マ
スクのハッチング部はライフタイムを制御する部位に対
応している。同図に示すように、逆導通ＧＴＯサイリス
タはｐｎｐｎの４層構造からなるＧＴＯ部13とｐｎの２
層構造からなるダイオード部14が同一シリコン基体に集
積された構造になっている。ＧＴＯ部13は、ｐエミッタ
層１、ｎベース層２、ｐベース層３、ｎエミッタ層４か
らなり、アノード電極５からカソード電極６の方向に電
流が流れ、その電流はｐベース層３上のゲート電極７よ
りゲート電流を引き抜くことによってしゃ断される。一
方ダイオード部14は、分離領域15を介して、ｎ層２の延
長部とｐ層３の延長部とより形成され、ｎ層２はｎ+コ
ンタクト層８を介してアノード電極５の延長部に接触
し、ｐ層３上に設けられたダイオードアノード電極９
は、図示しない金属接触板によってＧＴＯ部13のカソー
ド電極６と一体に接触される。このようにダイオード部
14がＧＴＯ部13に対して逆並列に接続された構造になっ
ている。なおダイオード部14のｎ+ 層８形成の際には、
ＧＴＯ部13にも全面に形成し、ｐエミッタ層１を選択的
に形成することにより、ｎ層２がアノード電極５に接続
されるアノード短絡構造にし、さらに、ライフタイム制
御用フォト工程マスク10と11を使ってＧＴＯ部13とダイ
オード部14のライフタイムを制御することによってスイ
ッチング速度を早めている。また、ＧＴＯ部13とダイオ
ード部14とを分離する分離領域15にはｐ層３の延長部に
ＧＴＯ部13と隣接する溝が形成され、ＧＴＯ部13とダイ
オード部14との電気的な相互干渉を抑制している。
【０００３】
【発明が解決しようとする課題】このような逆導通ＧＴ
Ｏサイリスタをインバータなどで動作させる場合、フリ
ーホイールモードと呼ばれる電流回生モードがあり、，
このモードのときはＧＴＯ部と逆並列に接続されている
ダイオード部に回生電流が流れる。このダイオード部に
流れる回生電流は図示されていないインバータ回路で他
の逆導通ＧＴＯサイリスタのＧＴＯ部が点弧した時に流
れるターンオン電流によって打ち消され、ダイオード部
は逆回復する。しかし、この回生電流が流れている期
間、電流の担い手である荷電粒子は分離領域を経てＧＴ
Ｏ部に染み出ている。そのため、ターンオン電流上昇率
（ｄｉ／ｄｔ）が大きくなると、ＧＴＯ部に染み出た荷
電粒子が消滅できない状態でＧＴＯ部に正電圧が印加さ
れ逆導通ＧＴＯサイリスタは誤点弧する。そのため、イ
ンバータ回路に大きなインダクタンス（アノードリアク
トル）を挿入してｄｉ／ｄｔを抑制し誤点弧を防止して
いた。
Ｏサイリスタをインバータなどで動作させる場合、フリ
ーホイールモードと呼ばれる電流回生モードがあり、，
このモードのときはＧＴＯ部と逆並列に接続されている
ダイオード部に回生電流が流れる。このダイオード部に
流れる回生電流は図示されていないインバータ回路で他
の逆導通ＧＴＯサイリスタのＧＴＯ部が点弧した時に流
れるターンオン電流によって打ち消され、ダイオード部
は逆回復する。しかし、この回生電流が流れている期
間、電流の担い手である荷電粒子は分離領域を経てＧＴ
Ｏ部に染み出ている。そのため、ターンオン電流上昇率
（ｄｉ／ｄｔ）が大きくなると、ＧＴＯ部に染み出た荷
電粒子が消滅できない状態でＧＴＯ部に正電圧が印加さ
れ逆導通ＧＴＯサイリスタは誤点弧する。そのため、イ
ンバータ回路に大きなインダクタンス（アノードリアク
トル）を挿入してｄｉ／ｄｔを抑制し誤点弧を防止して
いた。
【０００４】この発明の目的は、このようなＧＴＯ部へ
の荷電粒子の染み出しを防ぎ、誤点弧を防止することに
よって、高い誤点弧耐量を有する逆導通ＧＴＯサイリス
タおよびその製造方法を提供することにある。
の荷電粒子の染み出しを防ぎ、誤点弧を防止することに
よって、高い誤点弧耐量を有する逆導通ＧＴＯサイリス
タおよびその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、ｐｎｐｎの４層構造からなるＧＴＯ
サイリスタ部とｐｎの２層構造からなるダイオード部と
が同一半導体基体に集積され、ＧＴＯサイリスタ部とダ
イオード部とが溝からなる分離領域によって分離された
ものにおいて、前記分離領域のライフタイムがＧＴＯサ
イリスタ部およびダイオード部のライフタイムより短く
する。そして、分離領域のライフタイムが１０μｓｅｃ
以下であることが有効である。また、ｐｎｐｎの４層構
造からなるＧＴＯサイリスタ部とｐｎの２層構造からな
るダイオード部とが同一半導体基体に集積され、ＧＴＯ
サイリスタ部とダイオード部とが溝からなる分離領域に
よって分離されたもののライフタイムを制御する製造方
法において、前記ＧＴＯサイリスタ部、ダイオード部お
よび分離領域のライフタイム制御を個々に行うことが有
効である。
めに、この発明は、ｐｎｐｎの４層構造からなるＧＴＯ
サイリスタ部とｐｎの２層構造からなるダイオード部と
が同一半導体基体に集積され、ＧＴＯサイリスタ部とダ
イオード部とが溝からなる分離領域によって分離された
ものにおいて、前記分離領域のライフタイムがＧＴＯサ
イリスタ部およびダイオード部のライフタイムより短く
する。そして、分離領域のライフタイムが１０μｓｅｃ
以下であることが有効である。また、ｐｎｐｎの４層構
造からなるＧＴＯサイリスタ部とｐｎの２層構造からな
るダイオード部とが同一半導体基体に集積され、ＧＴＯ
サイリスタ部とダイオード部とが溝からなる分離領域に
よって分離されたもののライフタイムを制御する製造方
法において、前記ＧＴＯサイリスタ部、ダイオード部お
よび分離領域のライフタイム制御を個々に行うことが有
効である。
【０００６】
【作用】ＧＴＯサイリスタ部とダイオード部を分離する
ための分離領域に、金もしくは白金などの重金属を拡散
するか、電子線照射を行うか、または、これらを組み合
わせて行うことによって、分離領域のライフタイムを短
縮し、ＧＴＯサイリスタ部への荷電粒子の染み出しを防
ぎ逆導通ＧＴＯサイリスタの誤点弧を防止し、誤点弧耐
量を向上させる。
ための分離領域に、金もしくは白金などの重金属を拡散
するか、電子線照射を行うか、または、これらを組み合
わせて行うことによって、分離領域のライフタイムを短
縮し、ＧＴＯサイリスタ部への荷電粒子の染み出しを防
ぎ逆導通ＧＴＯサイリスタの誤点弧を防止し、誤点弧耐
量を向上させる。
【０００７】
【実施例】図１はこの発明の一実施例を示し、図２と共
通の部分には同一の符号が付されている。図１では分離
領域15のライフタイム制御用フォト工程マスク12が追加
されている。ライフタイム制御の方法を次に示す。図示
されていないが、まず、ＧＴＯ部13とダイオード部14と
分離領域15のシリコン表面に酸化膜を被着させ、ライフ
タイム制御用フォト工程マスク12で分離領域15に窓明け
する。窓明けによって分離領域のシリコン表面に選択的
に付着した金原子を８５０°Ｃないし９００°Ｃの温度
で拡散する。つぎに、ライフタイム制御用フォト工程マ
スク11でダイオード部14の酸化膜に窓明けする。窓明け
によってダイオード部14のシリコン表面に選択的に付着
した金原子を８００°Ｃないし８５０°Ｃの温度で拡散
する。さらに、ライフタイム制御用フォト工程マスク10
でＧＴＯ部13の酸化膜に窓明けする。窓明けによってＧ
ＴＯ部13のシリコン表面に選択的に付着させた金原子を
７８０°Ｃないし８５０°Ｃの温度で拡散する。ここで
はライフタイム制御を金原子で行う方法を述べたが、拡
散温度を違えて白金原子で行ってもよい。この方法によ
り、各部のライフタイムはダイオード部14が１０μｓｅ
ｃないし３０μｓｅｃ、ＧＴＯ部13が１０μｓｅｃない
し５０μｓｅｃ、分離領域15が１０μｓｅｃ以下とな
り、分離領域15のライフタイムを他の部分より短くする
ことができる。
通の部分には同一の符号が付されている。図１では分離
領域15のライフタイム制御用フォト工程マスク12が追加
されている。ライフタイム制御の方法を次に示す。図示
されていないが、まず、ＧＴＯ部13とダイオード部14と
分離領域15のシリコン表面に酸化膜を被着させ、ライフ
タイム制御用フォト工程マスク12で分離領域15に窓明け
する。窓明けによって分離領域のシリコン表面に選択的
に付着した金原子を８５０°Ｃないし９００°Ｃの温度
で拡散する。つぎに、ライフタイム制御用フォト工程マ
スク11でダイオード部14の酸化膜に窓明けする。窓明け
によってダイオード部14のシリコン表面に選択的に付着
した金原子を８００°Ｃないし８５０°Ｃの温度で拡散
する。さらに、ライフタイム制御用フォト工程マスク10
でＧＴＯ部13の酸化膜に窓明けする。窓明けによってＧ
ＴＯ部13のシリコン表面に選択的に付着させた金原子を
７８０°Ｃないし８５０°Ｃの温度で拡散する。ここで
はライフタイム制御を金原子で行う方法を述べたが、拡
散温度を違えて白金原子で行ってもよい。この方法によ
り、各部のライフタイムはダイオード部14が１０μｓｅ
ｃないし３０μｓｅｃ、ＧＴＯ部13が１０μｓｅｃない
し５０μｓｅｃ、分離領域15が１０μｓｅｃ以下とな
り、分離領域15のライフタイムを他の部分より短くする
ことができる。
【０００８】また、ＧＴＯ部13とダイオード部14のライ
フタイム制御は上記の方法で行い、分離領域15のみ、金
拡散もしくは白金拡散をＧＴＯ部13またはダイオード部
14と同一温度で行った後、さらに１Ｍｒａｄないし５０
Ｍｒａｄの電子線を照射するか、または電子線のみを照
射し、その後、２００°Ｃ前後の温度でアニールするこ
とによってライフタイムを短縮する方法もある。この場
合、アニール温度が低いためＧＴＯ部13とダイオード部
14のライフタイムを変化させずに分離領域15のみ、アニ
ール温度を適宜設定することにより、ＧＴＯ部13やダイ
オード部14より短い任意のライフタイムに設定できる。
そのため、製造工程の最後の段階にこの工程を入れ、高
精度のライフタイム制御を行うことにより、製品歩留り
を向上させることができる。
フタイム制御は上記の方法で行い、分離領域15のみ、金
拡散もしくは白金拡散をＧＴＯ部13またはダイオード部
14と同一温度で行った後、さらに１Ｍｒａｄないし５０
Ｍｒａｄの電子線を照射するか、または電子線のみを照
射し、その後、２００°Ｃ前後の温度でアニールするこ
とによってライフタイムを短縮する方法もある。この場
合、アニール温度が低いためＧＴＯ部13とダイオード部
14のライフタイムを変化させずに分離領域15のみ、アニ
ール温度を適宜設定することにより、ＧＴＯ部13やダイ
オード部14より短い任意のライフタイムに設定できる。
そのため、製造工程の最後の段階にこの工程を入れ、高
精度のライフタイム制御を行うことにより、製品歩留り
を向上させることができる。
【０００９】
【発明の効果】この発明によれば、逆導通ＧＴＯサイリ
スタの分離領域のライフタイムを他の領域に比べて短か
くすることによって、ＧＴＯ部の誤点弧耐圧量を向上さ
せ、ｄｉ／ｄｔ抑制用インダクタンスを小型化でき、そ
れによってインバータ回路の小型化、軽量化を図ること
ができる。
スタの分離領域のライフタイムを他の領域に比べて短か
くすることによって、ＧＴＯ部の誤点弧耐圧量を向上さ
せ、ｄｉ／ｄｔ抑制用インダクタンスを小型化でき、そ
れによってインバータ回路の小型化、軽量化を図ること
ができる。
【図１】この発明の一実施例で、逆導通ＧＴＯサイリス
タの主要部とライフタイム制御用フォト工程マスクとを
示す構成図。
タの主要部とライフタイム制御用フォト工程マスクとを
示す構成図。
【図２】逆導通ＧＴＯサイリスタの主要部と従来のライ
フタイム制御用フォト工程マスクとを示す構成図。
フタイム制御用フォト工程マスクとを示す構成図。
１ ｐエミッタ層 ２ ｎベース層 ３ ｐベース層 ４ ｎエミッタ層 ５ アノード電極 ６ カソード電極 ７ ゲート電極 ８ ｎ+ コンタクト層 ９ ダイオードアノード電極 １０ ＧＴＯ部のライフタイム制御用フォト工程マス
ク １１ ダイオード部のライフタイム制御用フォト工程
マスク １２ 分離領域のライフタイム制御用フォト工程マス
ク １３ ＧＴＯ部 １４ ダイオード部 １５ 分離領域
ク １１ ダイオード部のライフタイム制御用フォト工程
マスク １２ 分離領域のライフタイム制御用フォト工程マス
ク １３ ＧＴＯ部 １４ ダイオード部 １５ 分離領域
Claims (3)
- 【請求項１】ｐｎｐｎの４層構造からなるＧＴＯサイリ
スタ部とｐｎの２層構造からなるダイオード部とが同一
半導体基体に集積され、ＧＴＯサイリスタ部とダイオー
ド部とが溝からなる分離領域によって分離されたものに
おいて、前記分離領域のライフタイムがＧＴＯサイリス
タ部およびダイオード部のライフタイムより短いことを
特徴とする逆導通ＧＴＯサイリスタ。 - 【請求項２】分離領域のライフタイムが１０μｓｅｃ以
下であることを特徴とする請求項１記載の逆導通ＧＴＯ
サイリスタ。 - 【請求項３】ｐｎｐｎの４層構造からなるＧＴＯサイリ
スタ部とｐｎの２層構造からなるダイオード部とが同一
半導体基体に集積され、ＧＴＯサイリスタ部とダイオー
ド部とが溝からなる分離領域によって分離されたものの
ライフタイムを制御する製造方法において、前記ＧＴＯ
サイリスタ部、ダイオード部および分離領域のライフタ
イム制御を個々に行うことを特徴とする逆導通ＧＴＯサ
イリスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6120859A JPH07326732A (ja) | 1994-06-02 | 1994-06-02 | 逆導通ｇｔｏサイリスタおよびその製造方法 |
| EP95303619A EP0685889A3 (en) | 1994-06-02 | 1995-05-26 | Reverse-conducting GTO thyristor and its manufacturing process. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6120859A JPH07326732A (ja) | 1994-06-02 | 1994-06-02 | 逆導通ｇｔｏサイリスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326732A true JPH07326732A (ja) | 1995-12-12 |
Family
ID=14796724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6120859A Pending JPH07326732A (ja) | 1994-06-02 | 1994-06-02 | 逆導通ｇｔｏサイリスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0685889A3 (ja) |
| JP (1) | JPH07326732A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016406A1 (fr) * | 1998-09-10 | 2000-03-23 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4224083A (en) * | 1978-07-31 | 1980-09-23 | Westinghouse Electric Corp. | Dynamic isolation of conductivity modulation states in integrated circuits |
| JPS6043033B2 (ja) * | 1979-03-23 | 1985-09-26 | 株式会社三社電機製作所 | 逆導通サイリスタの製造方法 |
| JPS5618466A (en) * | 1979-07-24 | 1981-02-21 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JP2557818B2 (ja) * | 1984-03-16 | 1996-11-27 | 株式会社東芝 | 逆導通ゲ−トタ−ンオフサイリスタ装置 |
-
1994
- 1994-06-02 JP JP6120859A patent/JPH07326732A/ja active Pending
-
1995
- 1995-05-26 EP EP95303619A patent/EP0685889A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0685889A2 (en) | 1995-12-06 |
| EP0685889A3 (en) | 1996-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151762A (en) | Semiconductor device, fabricating method thereof and flash control device using the semiconductor device | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3395520B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0730105A (ja) | 半導体装置 | |
| JPH09246570A (ja) | 半導体装置 | |
| JPWO1998010469A1 (ja) | トランジスタおよびその製造方法 | |
| JPH0691244B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPH043113B2 (ja) | ||
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| US4238761A (en) | Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode | |
| JP3571353B2 (ja) | 半導体装置 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP3458590B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| SU1088676A3 (ru) | Тиристор | |
| JPWO2000016406A1 (ja) | 半導体装置 | |
| JPH07326732A (ja) | 逆導通ｇｔｏサイリスタおよびその製造方法 | |
| US4040170A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
| JP2579378B2 (ja) | 半導体装置およびその製造方法ならびに該装置を用いたフラッシュ制御装置 | |
| JPS6148271B2 (ja) | ||
| JP3239643B2 (ja) | 半導体装置及びその製造方法 | |
| JP3789580B2 (ja) | 高耐圧半導体装置 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JPH0758328A (ja) | 自己消弧型半導体装置 | |
| JPS58194366A (ja) | 半導体制御整流装置 | |
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ |