JPH07333266A - 誤動作防止装置 - Google Patents
誤動作防止装置Info
- Publication number
- JPH07333266A JPH07333266A JP6147081A JP14708194A JPH07333266A JP H07333266 A JPH07333266 A JP H07333266A JP 6147081 A JP6147081 A JP 6147081A JP 14708194 A JP14708194 A JP 14708194A JP H07333266 A JPH07333266 A JP H07333266A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- level
- zero
- indicates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 例えば画像形成装置のような装置のＡＣ電源
の周波数の異常時に（所定範囲外になるとき）、装置の
誤動作を防止する。 【構成】 誤動作防止装置の構成として、ＡＣ電源入力
のゼロクロスを検知するゼロクロス検知手段と、発振手
段と、前記ゼロクロス検知手段の検知周期を前記発振手
段の出力で計数する計数手段と、前記計数手段の計数値
が所定範囲以外であることを判別する判別手段と、前記
判別手段で計数値が所定範囲以外であると判別したと
き、機器の動作を停止する手段を設ける。
の周波数の異常時に（所定範囲外になるとき）、装置の
誤動作を防止する。 【構成】 誤動作防止装置の構成として、ＡＣ電源入力
のゼロクロスを検知するゼロクロス検知手段と、発振手
段と、前記ゼロクロス検知手段の検知周期を前記発振手
段の出力で計数する計数手段と、前記計数手段の計数値
が所定範囲以外であることを判別する判別手段と、前記
判別手段で計数値が所定範囲以外であると判別したと
き、機器の動作を停止する手段を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、誤動作防止装置に関
し、特に、例えば、画像形成装置のような装置の誤動作
を防止する誤動作防止装置に関するものである。本発明
は画像形成装置に適用するのが好ましいので、以下の説
明は画像形成装置に関して行うが、本発明は、画像形成
装置に限定されるものではない。
し、特に、例えば、画像形成装置のような装置の誤動作
を防止する誤動作防止装置に関するものである。本発明
は画像形成装置に適用するのが好ましいので、以下の説
明は画像形成装置に関して行うが、本発明は、画像形成
装置に限定されるものではない。
【０００２】
【従来の技術】従来、画像形成装置の誤動作防止装置と
しては、電源電圧を監視し、電源電圧が所定電圧以下に
なると機器にリセットをかけるように構成されており、
ＡＣ電源入力の周波数に関しては特別な監視を行なって
いなかった。
しては、電源電圧を監視し、電源電圧が所定電圧以下に
なると機器にリセットをかけるように構成されており、
ＡＣ電源入力の周波数に関しては特別な監視を行なって
いなかった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、ＡＣ電源入力の周波数を監視し、誤動作防止
を行なっていないため、画像形成装置の定着器に使われ
ているヒータを位相制御した場合に、ＡＣ電源入力の周
波数に異常があると過昇温になったり、逆に定着のため
温度に達しなかったりする問題点があった。
来例では、ＡＣ電源入力の周波数を監視し、誤動作防止
を行なっていないため、画像形成装置の定着器に使われ
ているヒータを位相制御した場合に、ＡＣ電源入力の周
波数に異常があると過昇温になったり、逆に定着のため
温度に達しなかったりする問題点があった。
【０００４】
【課題を解決するための手段】本発明は、画像形成装置
の誤動作防止装置において、ＡＣ電源入力のゼロクロス
を検知するゼロクロス検知手段と、発振手段と、前記ゼ
ロクロス検知手段の検知周期を前記発振手段の出力で計
数する計数手段と、前記計数手段の計数値が所定範囲以
外であることを判別する判別手段と、前記判別手段で計
数値が所定範囲以外であると判別したとき機器の動作を
停止する手段を設けたことを特徴とする。
の誤動作防止装置において、ＡＣ電源入力のゼロクロス
を検知するゼロクロス検知手段と、発振手段と、前記ゼ
ロクロス検知手段の検知周期を前記発振手段の出力で計
数する計数手段と、前記計数手段の計数値が所定範囲以
外であることを判別する判別手段と、前記判別手段で計
数値が所定範囲以外であると判別したとき機器の動作を
停止する手段を設けたことを特徴とする。
【０００５】
【実施例】次に、図面を参照して本発明を説明する。
【０００６】（実施例１）図１、図２は、本発明の誤動
作防止装置の実施例１を示す図面であり、図１は誤動作
防止装置の回路ブロック図であり、図２は、図１の詳細
な回路ブロック図である。同図おいて、１はＡＣ電源、
２はＡＣ電源１入力のゼロ交差点を検知するゼロクロス
検知回路である。３はゼロクロス検知回路２の出力で、
ＡＣ電源の入力電圧がゼロ電位より高い場合Ｌ（ロー）
レベルになり、交流電圧がゼロ電位より低い場合にはＨ
（ハイ）レベルになるゼロクロス信号である（図３参
照）。４は発振回路で、ＣＭＯＳのインバータ１０、１
１と水晶振動子Ｘｔａｌで４ＭＨｚの発振パルス５を生
成する。６はカウンタ回路で、４ｂｉｔ（ビット）のバ
イナリカウンタＨＣ１６１を４個とＤプリップフロップ
ＨＣ１７５を２個とＮＡＮＤ（ナンド）回路ＨＣ００と
で構成され、後述するカウント動作を行なう。なお、Ｈ
Ｃで始まる機能ブロックは、標準ＣＭＯＳロジック７４
ＨＣシリーズと同等の機能を有するものであり、その動
作説明は省略する。７はカウンタ回路６のカウント出力
で、０から１５まで重み付けした１６ｂｉｔのバス構成
であり、２進数でカウント値を表す。８は比較回路で、
８ｂｉｔのコンパレータＨＣ６８２を４個と、８ｂｉｔ
のＤフリップフロップＨＣ３７４を２個と、ＯＲ（オ
ア）回路ＨＣ３２を２個と、ＡＮＤ（アンド）回路ＨＣ
２１とで構成され、カウンタ回路６のカウント出力７が
所定の値以内に入っているかを判断している。
作防止装置の実施例１を示す図面であり、図１は誤動作
防止装置の回路ブロック図であり、図２は、図１の詳細
な回路ブロック図である。同図おいて、１はＡＣ電源、
２はＡＣ電源１入力のゼロ交差点を検知するゼロクロス
検知回路である。３はゼロクロス検知回路２の出力で、
ＡＣ電源の入力電圧がゼロ電位より高い場合Ｌ（ロー）
レベルになり、交流電圧がゼロ電位より低い場合にはＨ
（ハイ）レベルになるゼロクロス信号である（図３参
照）。４は発振回路で、ＣＭＯＳのインバータ１０、１
１と水晶振動子Ｘｔａｌで４ＭＨｚの発振パルス５を生
成する。６はカウンタ回路で、４ｂｉｔ（ビット）のバ
イナリカウンタＨＣ１６１を４個とＤプリップフロップ
ＨＣ１７５を２個とＮＡＮＤ（ナンド）回路ＨＣ００と
で構成され、後述するカウント動作を行なう。なお、Ｈ
Ｃで始まる機能ブロックは、標準ＣＭＯＳロジック７４
ＨＣシリーズと同等の機能を有するものであり、その動
作説明は省略する。７はカウンタ回路６のカウント出力
で、０から１５まで重み付けした１６ｂｉｔのバス構成
であり、２進数でカウント値を表す。８は比較回路で、
８ｂｉｔのコンパレータＨＣ６８２を４個と、８ｂｉｔ
のＤフリップフロップＨＣ３７４を２個と、ＯＲ（オ
ア）回路ＨＣ３２を２個と、ＡＮＤ（アンド）回路ＨＣ
２１とで構成され、カウンタ回路６のカウント出力７が
所定の値以内に入っているかを判断している。
【０００７】本実施例では、ＡＣ電源１の周波数が５０
Ｈｚの場合であり、所定の値の範囲として５０Ｈｚ±１
０％となるようにコンパレータ２１、２２のＱ入力にＡ
ＢＥ０(HEX) （１６進数）を、コンパレータ２３、２４
のＰ入力に８ＣＡ０(HEX) を設定している。この値は、
４ＭＨｚのパルス出力で５０Ｈｚ±１０％の周期をカウ
ントする時のカウント値である。９は比較回路８の出力
で、カウント出力７を後述のタイミングでラッチしたカ
ウント値と前述の所定の値とを比較し、比較結果が所定
範囲以内のときＨレべルになり、比較結果が所定範囲以
外のときＬレベルになる。本実施例ではこの出力をリセ
ット信号として、図示しない制御回路に供給する。
Ｈｚの場合であり、所定の値の範囲として５０Ｈｚ±１
０％となるようにコンパレータ２１、２２のＱ入力にＡ
ＢＥ０(HEX) （１６進数）を、コンパレータ２３、２４
のＰ入力に８ＣＡ０(HEX) を設定している。この値は、
４ＭＨｚのパルス出力で５０Ｈｚ±１０％の周期をカウ
ントする時のカウント値である。９は比較回路８の出力
で、カウント出力７を後述のタイミングでラッチしたカ
ウント値と前述の所定の値とを比較し、比較結果が所定
範囲以内のときＨレべルになり、比較結果が所定範囲以
外のときＬレベルになる。本実施例ではこの出力をリセ
ット信号として、図示しない制御回路に供給する。
【０００８】図４は、ＡＣ電源１の周波数が正常なとき
のタイミングチャートであり、発振パルス５の立ち上が
りに同期して、カウンタ回路６のカウント出力７は１ず
つ加算されていく。ＡＣ電源１の入力に同期してゼロク
ロス信号３がＬレベルからＨレベルにに変わる立ち上が
りのタイミングで比較回路８の８ｂｉｔＤＦＦ１９、２
０が現在のカウント出力７の値（９Ｃ３Ｄ(HEX) ）をラ
ッチする。このラッチしたラッチ出力３１とコンパレー
タ２１、２２に設定した値（ＡＢＥ０(HEX) ）およびコ
ンパレータ２３、２４に設定した値（８ＣＡＤ(HEX) ）
とをそれぞれ比較した結果、リセット信号９はＨレベル
を保持したままとなる。また、カウンタ回路６のＤＦＦ
１２のＱ出力２８は、ゼロクロス信号３の立ち上がり後
の発振パルス５の立ち上がりに同期してＬレベルからＨ
レベルに変わり、次の発振パルス５の立ち上がりでＤＦ
Ｆ１３のＱ＊出力２９がＨレベルからＬレベルに変わ
る。これにより、各４ｂｉｔカウンタ１５、１６、１
７、１８のＬＯＡＤ端子に入力されるＮＡＮＤ回路１４
の出力３０はゼロクロス信号３の立ち上がりエッジで発
振パルス５の１パルスの出力分だけＬレベルになる。し
たがってカウント出力はＮＡＮＤ回路１４の出力３０の
Ｌレベルの次の発振パルスの立ち上がりで０にもどり、
カウントを再開できる。
のタイミングチャートであり、発振パルス５の立ち上が
りに同期して、カウンタ回路６のカウント出力７は１ず
つ加算されていく。ＡＣ電源１の入力に同期してゼロク
ロス信号３がＬレベルからＨレベルにに変わる立ち上が
りのタイミングで比較回路８の８ｂｉｔＤＦＦ１９、２
０が現在のカウント出力７の値（９Ｃ３Ｄ(HEX) ）をラ
ッチする。このラッチしたラッチ出力３１とコンパレー
タ２１、２２に設定した値（ＡＢＥ０(HEX) ）およびコ
ンパレータ２３、２４に設定した値（８ＣＡＤ(HEX) ）
とをそれぞれ比較した結果、リセット信号９はＨレベル
を保持したままとなる。また、カウンタ回路６のＤＦＦ
１２のＱ出力２８は、ゼロクロス信号３の立ち上がり後
の発振パルス５の立ち上がりに同期してＬレベルからＨ
レベルに変わり、次の発振パルス５の立ち上がりでＤＦ
Ｆ１３のＱ＊出力２９がＨレベルからＬレベルに変わ
る。これにより、各４ｂｉｔカウンタ１５、１６、１
７、１８のＬＯＡＤ端子に入力されるＮＡＮＤ回路１４
の出力３０はゼロクロス信号３の立ち上がりエッジで発
振パルス５の１パルスの出力分だけＬレベルになる。し
たがってカウント出力はＮＡＮＤ回路１４の出力３０の
Ｌレベルの次の発振パルスの立ち上がりで０にもどり、
カウントを再開できる。
【０００９】図５は、ＡＣ電源１の周波数が正常より低
いときの異常を検出した場合のタイミングチャートであ
り、ゼロクロス信号３の立ち上がりのタイミングでカウ
ント出力７のカウント値が８Ｃ０２(HEX) までしかカウ
ントしていないので比較回路８のラッチ出力３１も８Ｃ
０２(HEX) となり、コンパレータ２３のＰ＝Ｑ出力がＬ
レベルかつコンパレータ２４のＰ＞Ｑ出力もＬレベルと
なるため、ＯＲ回路２６の出力もＬレベルとなり、ＡＮ
Ｄ回路２７の出力であるセット信号９がＬレベルとな
る。
いときの異常を検出した場合のタイミングチャートであ
り、ゼロクロス信号３の立ち上がりのタイミングでカウ
ント出力７のカウント値が８Ｃ０２(HEX) までしかカウ
ントしていないので比較回路８のラッチ出力３１も８Ｃ
０２(HEX) となり、コンパレータ２３のＰ＝Ｑ出力がＬ
レベルかつコンパレータ２４のＰ＞Ｑ出力もＬレベルと
なるため、ＯＲ回路２６の出力もＬレベルとなり、ＡＮ
Ｄ回路２７の出力であるセット信号９がＬレベルとな
る。
【００１０】図６は、ＡＣ電源１の周波数が正常より高
いときの異常を検出した場合のタイミングチャートであ
り、ゼロクロス信号３の立ち上がりのタイミングでカウ
ント出力７のカウント値がＢＢ５０(HEX) までカウント
しているので、比較回路８のラッチ出力３１もＢＢ５０
(HEX) となり、コンパレータ２１のＰ＞Ｑ出力がＬレベ
ルとなり、ＡＮＤ回路２７の出力であるリセット信号９
がＬレベルとなる。
いときの異常を検出した場合のタイミングチャートであ
り、ゼロクロス信号３の立ち上がりのタイミングでカウ
ント出力７のカウント値がＢＢ５０(HEX) までカウント
しているので、比較回路８のラッチ出力３１もＢＢ５０
(HEX) となり、コンパレータ２１のＰ＞Ｑ出力がＬレベ
ルとなり、ＡＮＤ回路２７の出力であるリセット信号９
がＬレベルとなる。
【００１１】以上説明したように、ゼロクロス検知の周
期を発振パルスでカウントすることで、ＡＣ電源の周波
数が正常であるかを判断でき、異常時に制御回路にリセ
ットをかけることができる。
期を発振パルスでカウントすることで、ＡＣ電源の周波
数が正常であるかを判断でき、異常時に制御回路にリセ
ットをかけることができる。
【００１２】また、発振パルス５を図示しない制御回路
のＣＰＵのシステムクロックとして共用する構成にする
と、発振回路４に不具合が発生し、発振が停止した場合
は、ゼロクロス信号３の立ち上がりでもカウンタ回路６
のカウント出力７が０のままなので、異常として制御回
路にリセットをかけるため、制御回路のシステムクロッ
クの異常を検知し、誤動作を防止する効果もある。
のＣＰＵのシステムクロックとして共用する構成にする
と、発振回路４に不具合が発生し、発振が停止した場合
は、ゼロクロス信号３の立ち上がりでもカウンタ回路６
のカウント出力７が０のままなので、異常として制御回
路にリセットをかけるため、制御回路のシステムクロッ
クの異常を検知し、誤動作を防止する効果もある。
【００１３】（実施例２）実施例１と同様の構成の誤動
作防止装置において、比較回路８のコンパレータ２１、
２２、２３、２４のカウント出力３１と比較を行うため
の入力を、複数指定できるようにスイッチで切り換えが
行えるように構成する。これにより、スイッチの切り換
えで誤動作を判断する周波数の範囲を任意で変更でき
る。また、入力のパターンを複数組もち、使用地域によ
りスイッチ等で切り換えるよう構成することもできる。
作防止装置において、比較回路８のコンパレータ２１、
２２、２３、２４のカウント出力３１と比較を行うため
の入力を、複数指定できるようにスイッチで切り換えが
行えるように構成する。これにより、スイッチの切り換
えで誤動作を判断する周波数の範囲を任意で変更でき
る。また、入力のパターンを複数組もち、使用地域によ
りスイッチ等で切り換えるよう構成することもできる。
【００１４】
【発明の効果】以上説明したように、ゼロクロス検知の
周期を発振パルスでカウントすることで、ＡＣ電源の周
波数が正常であるかを判断でき、ＡＣ電源の異常時に
（周波数が所定の範囲外になるとき）、そのＡＣ電源を
用いている例えば画像形成装置のような装置の動作を止
めることができる。
周期を発振パルスでカウントすることで、ＡＣ電源の周
波数が正常であるかを判断でき、ＡＣ電源の異常時に
（周波数が所定の範囲外になるとき）、そのＡＣ電源を
用いている例えば画像形成装置のような装置の動作を止
めることができる。
【図１】図１は、本発明の制御ブロック図である。
【図２】図２は、本発明の詳細な制御ブロック図であ
る。
る。
【図３】図３は、ゼロクロス検知のタイミングチャート
である。
である。
【図４】図４は、誤動作検知のタイミングチャートであ
る。
る。
【図５】図５は、誤動作検知のタイミングチャートであ
る。
る。
【図６】図６は、誤動作検知のタイミングチャートであ
る。
る。
１ ＡＣ電源 ２ ゼロクロス検知回路 ４ 発振回路 ６ カウンタ ８ 比較回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大高 孝一 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 倉持 喜美 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 田窪 健史 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (2)
- 【請求項１】 ＡＣ電源入力のゼロクロスを検知するゼ
ロクロス検知手段と、発振手段と、前記ゼロクロス検知
手段の検知周期を前記発振手段の出力で計数する計数手
段と、前記計数手段の計数値が所定範囲以外であること
を判別する判別手段と、前記判別手段で計数値が所定範
囲以外であると判別したとき、機器の動作を停止する手
段を設けたことを特徴とする誤動作防止装置。 - 【請求項２】 請求項１記載の誤動作防止装置におい
て、前記計数値と比較する前記所定範囲を変更する変更
手段をさらに有することを特徴とする誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147081A JPH07333266A (ja) | 1994-06-06 | 1994-06-06 | 誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147081A JPH07333266A (ja) | 1994-06-06 | 1994-06-06 | 誤動作防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07333266A true JPH07333266A (ja) | 1995-12-22 |
Family
ID=15422045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147081A Pending JPH07333266A (ja) | 1994-06-06 | 1994-06-06 | 誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07333266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019241618A1 (en) * | 2018-06-15 | 2019-12-19 | Landis+Gyr Llc | System and method for electric meter outage time detection |
-
1994
- 1994-06-06 JP JP6147081A patent/JPH07333266A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019241618A1 (en) * | 2018-06-15 | 2019-12-19 | Landis+Gyr Llc | System and method for electric meter outage time detection |
| US11275123B2 (en) | 2018-06-15 | 2022-03-15 | Landis+Gyr Llc | System and method for electric meter outage time detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59109955A (ja) | プロセツサ自動再始動回路 | |
| US5418485A (en) | Clock signal conditioning circuit | |
| US4783622A (en) | Frequency abnormality detecting circuit | |
| US5027046A (en) | Circuit and method for monitoring voltage pulse widths | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| US4521692A (en) | Motor generator shutdown circuit for extended ridethrough | |
| JPH0483425A (ja) | パルス発生回路 | |
| EP0005946A1 (en) | Time-period comparing device | |
| US5057963A (en) | Opposite phase detecting device for alternating current electrical equipment | |
| US4562507A (en) | Protective relay | |
| US20240340157A1 (en) | Low power and area clock monitoring circuit using ring delay arrangement for clock signal having phase-to-phase variation | |
| KR100285313B1 (ko) | 디지털 주파수 검출장치 | |
| JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
| KR940003667Y1 (ko) | 로터리 엔코더의 회전방향 및 각도 검출회로 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
| RU2013801C1 (ru) | Устройство для синхронизации работы быстродействующих микропроцессоров с внешними устройствами | |
| KR0148528B1 (ko) | 마이크로 제어기 | |
| KR920000412B1 (ko) | 주파수 선별회로 | |
| JPH0119299B2 (ja) | ||
| SU849467A1 (ru) | Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| KR970011231B1 (ko) | 타이머장치의 예고신호 발생회로 | |
| JPH0329036A (ja) | マイクロコントローラまたはマイクロプロセッサの作動モニタ回路 |