JPH07333368A - 時計システム - Google Patents
時計システムInfo
- Publication number
- JPH07333368A JPH07333368A JP12884194A JP12884194A JPH07333368A JP H07333368 A JPH07333368 A JP H07333368A JP 12884194 A JP12884194 A JP 12884194A JP 12884194 A JP12884194 A JP 12884194A JP H07333368 A JPH07333368 A JP H07333368A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- time
- power supply
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】
【目的】 累積誤差の少ない時計システムを提供するこ
と。 【構成】 交流供給源からの交流信号の周波数をカウン
トすることによって時刻を更新するＡＣ時計５と、発振
回路の発振周波数をカウントすることによって時刻を更
新する自発振時計８と、２つの時計５，８に交流供給源
からの電源を供給する電源回路１と、バックアップ電源
３と、交流供給源のオン時はＡＣ時計５によって時刻を
更新し、交流供給源のオフ時はバックアップ電源３を自
発振時計８に供給し、当該時計８によって時刻を更新す
る制御回路６とを具える。
と。 【構成】 交流供給源からの交流信号の周波数をカウン
トすることによって時刻を更新するＡＣ時計５と、発振
回路の発振周波数をカウントすることによって時刻を更
新する自発振時計８と、２つの時計５，８に交流供給源
からの電源を供給する電源回路１と、バックアップ電源
３と、交流供給源のオン時はＡＣ時計５によって時刻を
更新し、交流供給源のオフ時はバックアップ電源３を自
発振時計８に供給し、当該時計８によって時刻を更新す
る制御回路６とを具える。
Description
【０００１】
【産業上の利用分野】本発明は、例えば家庭電化製品、
事務機、通信機、コンピュータ等の様々な機器に具えら
れる時計システムに関する。
事務機、通信機、コンピュータ等の様々な機器に具えら
れる時計システムに関する。
【０００２】
【従来の技術】従来の時計は大別すると２種類に分けら
れる。ひとつは商用ＡＣ電源の周波数を計数して時刻を
更新するものであり、もうひとつは発振回路を形成し、
その出力の周波数を計数して時刻を更新するものであ
る。
れる。ひとつは商用ＡＣ電源の周波数を計数して時刻を
更新するものであり、もうひとつは発振回路を形成し、
その出力の周波数を計数して時刻を更新するものであ
る。
【０００３】
【発明が解決しようとする課題】前者は近年の電源技術
の向上により周波数に少しのゆらぎはあるが、例えば１
日といった長い時間をとったとき誤差が累積しないとい
う長所がある。しかし、ＡＣをＯＦＦされると計数でき
ないという不便さがある。
の向上により周波数に少しのゆらぎはあるが、例えば１
日といった長い時間をとったとき誤差が累積しないとい
う長所がある。しかし、ＡＣをＯＦＦされると計数でき
ないという不便さがある。
【０００４】後者はＡＣがＯＦＦされてもバックアップ
電源で動作させ続けることができるが、時計の精度が原
発振の精度によって決まり、誤差が時計とともに累積し
て行くという短所がある。
電源で動作させ続けることができるが、時計の精度が原
発振の精度によって決まり、誤差が時計とともに累積し
て行くという短所がある。
【０００５】そこで本発明の目的は以上のような問題を
解消した時計システムを提供することにある。
解消した時計システムを提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明は交流供給源からの交流信号の周波数をカウント
することによって時刻を更新する第１時計と、発振回路
の発振周波数をカウントすることによって時刻を更新す
る第２時計と、前記第１および第２時計に前記交流供給
源からの電源を供給する手段と、バックアップ電源と、
前記交流供給源のオン時は前記第１時計によって時刻を
更新し、前記交流供給源のオフ時は前記バックアップ電
源を前記第２時計に供給し、当該第２時計によって時刻
を更新する制御手段とを具えたことを特徴とする。
本発明は交流供給源からの交流信号の周波数をカウント
することによって時刻を更新する第１時計と、発振回路
の発振周波数をカウントすることによって時刻を更新す
る第２時計と、前記第１および第２時計に前記交流供給
源からの電源を供給する手段と、バックアップ電源と、
前記交流供給源のオン時は前記第１時計によって時刻を
更新し、前記交流供給源のオフ時は前記バックアップ電
源を前記第２時計に供給し、当該第２時計によって時刻
を更新する制御手段とを具えたことを特徴とする。
【０００７】さらに本発明においては、好ましくは前記
制御手段は、前記交流供給源がオンからオフになった時
は前記第２時計の時刻を前記第１時計の時刻に合わせ、
前記交流供給源がオフからオンになった時は前記第１時
計の時刻を前記第２時計の時刻に合わせることを特徴と
する。
制御手段は、前記交流供給源がオンからオフになった時
は前記第２時計の時刻を前記第１時計の時刻に合わせ、
前記交流供給源がオフからオンになった時は前記第１時
計の時刻を前記第２時計の時刻に合わせることを特徴と
する。
【０００８】さらに本発明においては、好ましくは前記
制御手段は、前記交流供給源がオンの間はある一定の周
期で前記第２時計の時刻を前記第１時計の時刻に合わ
せ、前記交流供給源がオフからオンになった時は前記第
１時計の時刻を前記第２時計の時刻に合わせることを特
徴とする。
制御手段は、前記交流供給源がオンの間はある一定の周
期で前記第２時計の時刻を前記第１時計の時刻に合わ
せ、前記交流供給源がオフからオンになった時は前記第
１時計の時刻を前記第２時計の時刻に合わせることを特
徴とする。
【０００９】
【作用】本発明によれば、２種類の時計を切換えながら
使うことによって累積誤差が少なくなる。
使うことによって累積誤差が少なくなる。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１１】図１は本発明の実施例のブロック図であ
る。１はＡＣ電源（商用交流電源）９から内部回路を動
作させるＤＣ（直流）電源を生成し、出力するための電
源回路であり、同時にＡＣ周波数に同期した信号１０を
ＡＣ時計５に供給する。
る。１はＡＣ電源（商用交流電源）９から内部回路を動
作させるＤＣ（直流）電源を生成し、出力するための電
源回路であり、同時にＡＣ周波数に同期した信号１０を
ＡＣ時計５に供給する。
【００１２】２は電源回路１のＤＣ電源出力１１の電位
降下もしくはＡＣ電源９がある一定時間以上オフ（ＯＦ
Ｆ）になったことを検出して、検出信号１２を出力する
ＡＣオフ検出回路である。３はバックアップ電源（電池
または自家発電）である。
降下もしくはＡＣ電源９がある一定時間以上オフ（ＯＦ
Ｆ）になったことを検出して、検出信号１２を出力する
ＡＣオフ検出回路である。３はバックアップ電源（電池
または自家発電）である。
【００１３】４は電源回路１の出力１１とバックアップ
電源３の出力１３とのいずれかを選択して常時電源出力
１４へと出力する電源切換回路である。５はＡＣ周波数
に同期した信号１０をカウントすることによって時を刻
むＡＣ時計であって、電源回路１からの出力１１のみを
電源とする（すなわち、非バックアップ系である）。６
は後述のようなプリセット処理、電源切換処理等を行う
非バックアップ系の制御回路であって、ＣＰＵを含むこ
ともある。
電源３の出力１３とのいずれかを選択して常時電源出力
１４へと出力する電源切換回路である。５はＡＣ周波数
に同期した信号１０をカウントすることによって時を刻
むＡＣ時計であって、電源回路１からの出力１１のみを
電源とする（すなわち、非バックアップ系である）。６
は後述のようなプリセット処理、電源切換処理等を行う
非バックアップ系の制御回路であって、ＣＰＵを含むこ
ともある。
【００１４】７は非バックアップ系（すなわち、常時電
源出力１４のみを電源とする）のその他の回路であっ
て、ＣＰＵを含むこともある。８は同じく非バックアッ
プ系の発振回路をもち、その発振出力を計数することに
よって時を刻む自発振時計である。
源出力１４のみを電源とする）のその他の回路であっ
て、ＣＰＵを含むこともある。８は同じく非バックアッ
プ系の発振回路をもち、その発振出力を計数することに
よって時を刻む自発振時計である。
【００１５】１５は、ＡＣ時計５、制御回路６、その他
回路７、自発振時計８の間で情報をやりとりしたり、制
御したりするための信号線である。１６は制御回路６か
らの電源切換制御信号であって、これによって電源切換
回路４を制御する。
回路７、自発振時計８の間で情報をやりとりしたり、制
御したりするための信号線である。１６は制御回路６か
らの電源切換制御信号であって、これによって電源切換
回路４を制御する。
【００１６】次に図１を用いて動作を説明する。
【００１７】はじめにＡＣ電源９が“ＯＮ”の状態であ
るとする。
るとする。
【００１８】操作者は時計のプリセット操作を行う。こ
れを受けて制御回路６はその操作情報に従って信号線１
５を用いてＡＣ時計５に時刻をプリセットする。この時
自発振時計８はプリセットしても良いししなくてもよ
い。
れを受けて制御回路６はその操作情報に従って信号線１
５を用いてＡＣ時計５に時刻をプリセットする。この時
自発振時計８はプリセットしても良いししなくてもよ
い。
【００１９】次にＡＣ電源９のＯＦＦ時の動作を説明す
る。
る。
【００２０】ＡＣ電源９がＯＦＦされると、ＤＣ電源出
力１１の電圧が降下して来る。ＡＣＯＦＦ検出回路２
は、この電圧降下を検出し、信号１２を電圧降下を検出
したことを示す状態とする。制御回路６はこの信号１２
の状態を検出し、ＡＣ時計８から時刻を読み出し、自発
振時計８にその値（あるいは動作遅延等を考慮し、補正
を加えた値）をプリセットする。その後、制御線１６を
通じて、電源切換回路４に電源切換制御信号１６を出
す。これを受けて、電源切換回路４は、ＤＣ電源出力１
１からバックアップ電源の出力１３に切換える。これに
よって、自発振時計８はＡＣ電源９のＯＦＦの間もバッ
クアップ電源の出力１３を電源とする時計として動作す
る。
力１１の電圧が降下して来る。ＡＣＯＦＦ検出回路２
は、この電圧降下を検出し、信号１２を電圧降下を検出
したことを示す状態とする。制御回路６はこの信号１２
の状態を検出し、ＡＣ時計８から時刻を読み出し、自発
振時計８にその値（あるいは動作遅延等を考慮し、補正
を加えた値）をプリセットする。その後、制御線１６を
通じて、電源切換回路４に電源切換制御信号１６を出
す。これを受けて、電源切換回路４は、ＤＣ電源出力１
１からバックアップ電源の出力１３に切換える。これに
よって、自発振時計８はＡＣ電源９のＯＦＦの間もバッ
クアップ電源の出力１３を電源とする時計として動作す
る。
【００２１】つづいて前記ＡＣ電源９がＯＦＦからＯＮ
したときの動作を説明する。
したときの動作を説明する。
【００２２】ＡＣ電源９がＯＮとなると、ＡＣ ＯＦＦ
検出回路２はＡＣがＯＮとなったことを検出し、検出信
号１２を出力する。制御回路６は、信号１２を入力する
と、電源切換制御信号１６を出す。これを受けた電源切
換回路４はバックアップ電源の出力１３からＤＣ電源出
力１１に切換える。制御回路６は信号線１５を用いて自
発振時計８の値を読み出し、ＡＣ時計５にプリセットす
る。
検出回路２はＡＣがＯＮとなったことを検出し、検出信
号１２を出力する。制御回路６は、信号１２を入力する
と、電源切換制御信号１６を出す。これを受けた電源切
換回路４はバックアップ電源の出力１３からＤＣ電源出
力１１に切換える。制御回路６は信号線１５を用いて自
発振時計８の値を読み出し、ＡＣ時計５にプリセットす
る。
【００２３】以上により自発振時計８の発振精度誤差の
累積の影響を小さくすることができる。
累積の影響を小さくすることができる。
【００２４】各ブロックごとに具体的な回路例を挙げて
みる。
みる。
【００２５】電源回路１：商用ＡＣからＤＣ出力をつく
る回路は一般的に確立された技術であって、説明を省略
する。電源回路１において、商用周波数と同期した信号
１０をつくる回路例を図２に示す。
る回路は一般的に確立された技術であって、説明を省略
する。電源回路１において、商用周波数と同期した信号
１０をつくる回路例を図２に示す。
【００２６】図２の（ａ）において、２０はコンパレー
タ、２１はトランス、２２は過電圧保護のためのバリス
タ、２３，２４は抵抗である。図２の（ｂ）のＡ，Ｂ，
Ｃは図２の（ａ）のＡ，Ｂ，Ｃ点の信号波形である。Ｃ
出力を信号１０としてカウント（計時）する。
タ、２１はトランス、２２は過電圧保護のためのバリス
タ、２３，２４は抵抗である。図２の（ｂ）のＡ，Ｂ，
Ｃは図２の（ａ）のＡ，Ｂ，Ｃ点の信号波形である。Ｃ
出力を信号１０としてカウント（計時）する。
【００２７】図３は別の例である。図３の（ａ）におい
て、２１はトランス、２５は抵抗、２６はダイオード、
２７はインバータＩＣである。図３の（ｂ）のＡ，Ｄ，
Ｅは図３の（ａ）の各点の信号波形である。Ｅ出力をカ
ウントする。
て、２１はトランス、２５は抵抗、２６はダイオード、
２７はインバータＩＣである。図３の（ｂ）のＡ，Ｄ，
Ｅは図３の（ａ）の各点の信号波形である。Ｅ出力をカ
ウントする。
【００２８】図４はＡＣ ＯＦＦ検出回路２の例であ
る。
る。
【００２９】図４の（ａ）中４１，４２は抵抗、４３は
ツェナーダイオード、４４はトランジスタである。図４
の（ｂ）のＦは入力波形、Ｇは出力波形である。この場
合は入力したＤＣ電源出力１１の電位降下を検出する。
ツェナーダイオード、４４はトランジスタである。図４
の（ｂ）のＦは入力波形、Ｇは出力波形である。この場
合は入力したＤＣ電源出力１１の電位降下を検出する。
【００３０】図５はＡＣ波形のＯＦＦを検出するＡＣ
ＯＦＦ検出回路２の例である。この例ではＡＣ波形が２
周波分とんだ時（入力されなかった時）ＡＣ ＯＦＦを
検出する例を示している。
ＯＦＦ検出回路２の例である。この例ではＡＣ波形が２
周波分とんだ時（入力されなかった時）ＡＣ ＯＦＦを
検出する例を示している。
【００３１】図５の（ａ）において、５１はトランス、
５２は抵抗、５３はダイオード、５４はインバータＩ
Ｃ、５７はカウンタ、５８はフリップフロップである。
図５の（ｂ）において、ＡはＡＣ入力、ＥはＡＣに同期
している信号、Ｈはクロック信号、Ｋはフリップフロッ
プ５８のクリア信号、Ｉはカウンタ５７のキャリイを示
す信号、Ｊはキャリイを保持している信号である。
５２は抵抗、５３はダイオード、５４はインバータＩ
Ｃ、５７はカウンタ、５８はフリップフロップである。
図５の（ｂ）において、ＡはＡＣ入力、ＥはＡＣに同期
している信号、Ｈはクロック信号、Ｋはフリップフロッ
プ５８のクリア信号、Ｉはカウンタ５７のキャリイを示
す信号、Ｊはキャリイを保持している信号である。
【００３２】動作を説明する。ＡＣ入力に同期した信号
Ｅはレベル“Ｌ”のときカウンタ５７をクリアする。カ
ウンタ５７はクロックＨをカウントし、ＡＣ ２周波分
をカントした時、桁上のキャリイを出力するようなカウ
ンタとする。ＡＣが止まると（ＯＦＦ）、カウンタ５７
はクリアされなくなり、カウントアップを続け、キャリ
イＩを出力する。これをフリップフロップ５８で保存
し、ＡＣ ＯＦＦ検出出力Ｊとする。
Ｅはレベル“Ｌ”のときカウンタ５７をクリアする。カ
ウンタ５７はクロックＨをカウントし、ＡＣ ２周波分
をカントした時、桁上のキャリイを出力するようなカウ
ンタとする。ＡＣが止まると（ＯＦＦ）、カウンタ５７
はクリアされなくなり、カウントアップを続け、キャリ
イＩを出力する。これをフリップフロップ５８で保存
し、ＡＣ ＯＦＦ検出出力Ｊとする。
【００３３】
【発明の効果】以上説明したように本発明によれば累積
誤差が少ない時計システムを提供することができる。
誤差が少ない時計システムを提供することができる。
【図１】本発明の実施例のブロック図である。
【図２】電源回路の例を示す図である。
【図３】電源回路の他の例を示す図である。
【図４】ＡＣ ＯＦＦ検出回路の例を示す図である。
【図５】ＡＣ ＯＦＦ検出回路の他の例を示す図であ
る。
る。
１ 電源回路 ２ ＡＣ ＯＦＦ検出回路 ３ バックアップ電源 ５ ＡＣ時計 ６ 制御回路 ８ 自発振時計
Claims (3)
- 【請求項１】 交流供給源からの交流信号の周波数をカ
ウントすることによって時刻を更新する第１時計と、 発振回路の発振周波数をカウントすることによって時刻
を更新する第２時計と、 前記第１および第２時計に前記交流供給源からの電源を
供給する手段と、 バックアップ電源と、 前記交流供給源のオン時は前記第１時計によって時刻を
更新し、前記交流供給源のオフ時は前記バックアップ電
源を前記第２時計に供給し、当該第２時計によって時刻
を更新する制御手段とを具えたことを特徴とする時計シ
ステム。 - 【請求項２】 請求項１において、前記制御手段は、前
記交流供給源がオンからオフになった時は前記第２時計
の時刻を前記第１時計の時刻に合わせ、前記交流供給源
がオフからオンになった時は前記第１時計の時刻を前記
第２時計の時刻に合わせることを特徴とする時計システ
ム。 - 【請求項３】 請求項１において、前記制御手段は、前
記交流供給源がオンの間はある一定の周期で前記第２時
計の時刻を前記第１時計の時刻に合わせ、前記交流供給
源がオフからオンになった時は前記第１時計の時刻を前
記第２時計の時刻に合わせることを特徴とする時計シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12884194A JPH07333368A (ja) | 1994-06-10 | 1994-06-10 | 時計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12884194A JPH07333368A (ja) | 1994-06-10 | 1994-06-10 | 時計システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07333368A true JPH07333368A (ja) | 1995-12-22 |
Family
ID=14994720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12884194A Pending JPH07333368A (ja) | 1994-06-10 | 1994-06-10 | 時計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07333368A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2407401A (en) * | 2003-10-23 | 2005-04-27 | Diehl Ako Stiftung Gmbh & Co | Mains Controlled Timer. |
-
1994
- 1994-06-10 JP JP12884194A patent/JPH07333368A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2407401A (en) * | 2003-10-23 | 2005-04-27 | Diehl Ako Stiftung Gmbh & Co | Mains Controlled Timer. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807579B2 (ja) | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 | |
| JPH10242831A (ja) | 半導体集積回路装置 | |
| US6603365B1 (en) | Real-time clock backup | |
| KR0167645B1 (ko) | 전원 공급 장치의 온/오프 제어 장치 | |
| JPH07333368A (ja) | 時計システム | |
| JPH0321928B2 (ja) | ||
| JPH08147064A (ja) | 間欠動作回路 | |
| US6002602A (en) | Switching power source with power outage detection signal | |
| JP2001186657A (ja) | 省電力回路 | |
| JPS6260437A (ja) | 電源バツクアツプ回路 | |
| KR950007669Y1 (ko) | 원격검침시스템의 전원제어장치 | |
| KR200299465Y1 (ko) | 마이크로프로세서의 파워 다운 웨이크 업 회로 | |
| JPS6134634B2 (ja) | ||
| JP3037471U (ja) | Ｒｃｃ方式スイッチング電源の停電検出回路 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JPH07219673A (ja) | 電子機器 | |
| JPH058553Y2 (ja) | ||
| JPH0313786Y2 (ja) | ||
| JPS58159634A (ja) | 停電補償回路 | |
| JPH0313782Y2 (ja) | ||
| JPS60144015A (ja) | クロツクパルス発振装置 | |
| JPS6012376Y2 (ja) | クロック切替回路 | |
| JPS6175276A (ja) | バツクアツプ用電池の寿命検出装置 | |
| JPH04235618A (ja) | マイクロコンピュータシステム | |
| JPH06233354A (ja) | 信号伝送装置 |