JPH058553Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、電源部と時計部とが分離している電
子時計において、この電源部と時計部とを結ぶ電
源線を利用して、時計部に時刻修正信号を印加す
る電子時計に関する。

（従来技術） 一般に、掛時計等においても、時刻修正用の操
作部は時計本体に設けられているが、その操作性
の向上あるいは配置位置等の関係から実開昭60−
127590号公報に示されているような操作部を時計
本体から分離したものも案出されている。

（考案が解決しようとする課題） 上記のように操作部を時計本体から分離する
と、操作部と時計本体とを電気的に結ぶ信号線が
表出することになり、外観上好ましいものではな
かつた。

特に、家屋のコンセントから電源電圧を得る掛
時計等においては、電源線の他にさらに信号線が
増えて、外観を著しく低下させ、さらに配線もよ
り困難になるという課題があつた。

本考案の目的は、電源部と時計部とが分離され
て電源線により接続されている電子時計におい
て、さらに信号線を増やすことなく、時刻修正用
の信号を時計部から分離されている操作部から送
信することができる電子時計を提供することにあ
る。

（課題を解決するための手段） 本考案の電子時計は、時計部と、これとは分離
された操作部及び電源部とから構成されており、 操作部は、各スイツチが操作される毎に異なる
周期の周波数信号を出力する発振部と、その周波
数信号の変化に対応するパルス信号を出力するパ
ルス発生器と、そのパルス信号発生時のみ電源供
給を遮断するスイツチ回路とを有し、 時計部は、一定周期信号を一定値までカウント
するカウント回路と、電源線より供給されるスイ
ツチ回路からの信号に応答してカウント回路をリ
セツトするリセツト回路と、カウント回路のカウ
ント値に対応して修正制御信号を出力する修正制
御回路と、スイツチ回路からの信号を平滑化して
電源端子に供給する平滑回路とを有する。

（作用） 本考案の電子時計においては、各スイツチの操
作に応じて時計部と電源部とを結ぶ電源線により
供給される電源をそれぞれ異なる周期で遮断し、
その間隔によりいずれのスイツチが操作されたか
を検出して時刻修正を行なう。

即ち、スイツチを操作すると、発振部からスイ
ツチに対応する周波数信号が出力され、これに応
答してパルス発生器から入力した周波数信号に対
応する周期のパルス信号が出力される。

このパルス信号にパルスが発生するとスイツチ
回路は電源供給を一時的に遮断する。

リセツト回路は、スイツチ回路により電源が遮
断されるとカウント回路をリセツトし、カウント
回路は電源が遮断され次に遮断されるまでの間隔
をカウントする。

従つて、その間隔が長い場合と短い場合とでは
カウント回路のカウント値は異なり、このカウン
ト値に応じて修正制御回路は修正制御信号を出力
し、例えば時桁と分桁をそれぞれスイツチ操作に
応じて修正する。

また、スイツチ回路により一時的ではあるが電
源供給が遮断されるので、平滑回路を設けて安定
した電源供給を行なえるように構成している。

（実施例） 以下図面に基づいて本考案の実施例を説明す
る。

第３図は本考案の一実施例に係る電子時計の外
観図である。

第３図に示すように、本実施例における電子時
計は、時刻を表示する表示部８等を有する時計部
を内蔵した時計本体２と、電源部とスイツチ
SW₁，SW₂等を有する操作部とを内蔵した操作体
４とからなる。

この時計本体２と操作体４とは電源線６のみに
より接続されており、この電源線６を介して操作
体４から時計本体２に電源電圧とスイツチSW₁，
SW₂の操作信号が供給される。

第１図Ａは第３図に示す操作体４内の電源部と
操作部の回路構成を示す図であり、第１図Ｂは第
３図に示す時計本体２内の時計部の回路構成を示
す図である。

１０は電源部であり、主にダイオード１２とコ
ンデンサ１４により二次巻線１６からの電圧を定
電圧化して出力する。

１８は操作部であり、発振部２０、パルス発生
器２２及びスイツチ回路２４を含んでいる。

発振部２０は、スイツチSW₁，SW₂を操作する
とそれぞれ導通するダイオード２６，２８からな
り、このダイオード２６，２８と電源部１０内の
ダイオード３０，３２により全波整流回路を構成
している。

本実施例の場合、スイツチSW₁をオン操作した
場合には半波整流された信号が得られ、またスイ
ツチSW₂をオン操作した場合には全波整流された
信号が得られるように構成されている。

パルス発生器２２は、発振部２０の出力信号を
抵抗３４を介してベースに入力しかつコレクタが
抵抗３６を介して電源部１０の（＋）出力端に接
続されエミツタが接地されているトランジスタ３
８と、このトランジスタ３８のベース・エミツタ
間に接続されたコンデンサ４０と抵抗４２からな
る積分回路と、トランジスタ３８のコレクタにベ
ースが接続されかつコレクタが抵抗４４を介して
電源部１０の（＋）出力端に接続されエミツタが
接地されているトランジスタ４６と、このトラン
ジスタ４６のコレクタとスイツチ回路２４間に接
続された抵抗４８とから構成されている。

スイツチ回路２４はトランジスタ５０からな
り、そのベースにはパルス発生器２２内の抵抗４
８が接続され、またエミツタは電源部１０の
（＋）出力端に接続され、さらにコレクタは後述
する時計部の（＋）入力端に接続されている。

５２は時計部であり、表示部８と、時刻を計時
し表示部８を駆動して時刻を表示させる時計回路
５４と、カウント回路５６と、リセツト回路５８
と、修正制御回路６０と、平滑回路６２を含んで
いる。

カウント回路５６は、時計回路５４からの一定
周期信号を一入力端に入力しかつ後述するカウン
タの最終段の出力Qmからの信号を反転して他の
入力端に入力するアンドゲート６４と、その出力
信号をクロツク入力φに入力しかつリセツト回路
５８からの信号をリセツト入力Ｒに入力するカウ
ンタ６６とから構成されている。

リセツト回路５８は、操作部１８の（＋）出力
端に接続されさらに抵抗６８を介して接地されて
いるベースと、平滑回路６２の（＋）出力端に接
続されたエミツタと、抵抗７０を介して接地され
ているコレクタとを有するトランジスタ７２から
なる。

修正制御回路６０は、カウンタ６６の出力Qn，
Ｑ２ｎからの信号をそれぞれセツト入力Ｓに入力
するフリツプフロツプ（以下「FF」と略称する）
７４，７６と、その各出力Ｑからの信号をそれぞ
れデータ入力Ｄに入力しかつリセツト回路５８か
らの信号をクロツク入力φに入力するFF７８，
８０と、カウンタ６６の出力Ｑ２ｎからの信号と
FF７８の出力Ｑからの信号を入力するアンドゲ
ート８２と、その出力信号とカウンタ６６の出力
Qmからの信号を入力してFF７６〜８０の各リセ
ツト入力Ｒに信号を印加するオアゲート８４と、
その出力信号とFF７６の出力Ｑからの信号を入
力してFF７４のリセツト入力Ｒに信号を印加す
るオアゲート８６とから構成されている。

平滑回路６２はダイオード８８とコンデンサ９
０とから構成されている。

次に上記の構成からなる本実施例の動作を第２
図に示すタイムチヤートに基づいて説明する。

はじめに、スイツチSW₁をオン操作すると、信
号Ａの半分の半波出力が発振部２０の出力に発生
する。

トランジスタ３８はそのゲートに半波出力が印
加されると導通状態になり、これによりトランジ
スタ４６は非導通状態になる。

このトランジスタ４６が非導通状態になると、
トランジスタ５０も非導通状態になり、電源部１
０の（＋）出力端は遮断されることになる。

このように発振部２０の出力に半波出力が発生
すると、その発生周期に応じてパルス発生器２２
はスイツチ回路２４を周期的に遮断し、（＋）出
力端からの信号Ｂにパルスを発生させる。

この信号Ｂにパルスが発生すると、リセツト回
路５８内のトランジスタ７２はそのパルスに対応
して導通状態になり、そのコレクタからの出力信
号ＣにはＨレベルのパルスが発生する。

この信号Ｃにパルスが発生すると、カウンタ６
６はリセツトされ、その出力QmがＬレベルにな
り、これによりアンドゲート６４は開状態にな
る。この結果、アンドゲート６４の出力には一定
周期信号が発生し、これによりカウンタ６６はカ
ウントを開始する。

カウントが進み、カウンタ６６の出力QnがＨ
レベルになるとFF７４はセツトされ、さらに出
力Ｑ２ｎがＨレベルになるとFF７６がセツトさ
れる。

このFF７６の出力ＱがＨレベルになると、こ
のＨレベルの信号はオアゲート８６を介してFF
７４のリセツト入力Ｒに印加されこれをリセツト
し、FF８０のデータ入力Ｄにも印加される。

ここで信号Ｃに再びパルスが発生すると、カウ
ンタ６６はリセツトされて再度上記動作と同様に
カウントを進め、またFF８０は信号Ｃのパルス
に同期してその出力Ｑからの信号ＤをＨレベルに
する。

この信号ＤがＨレベルになると、時計回路５４
はこの信号Ｄに応答して、例えば時桁の表示を早
送りして修正する。

ここでスイツチSW₁のオン操作を止めると、パ
ルス発生器２２内のトランジスタ３８，４６はそ
れぞれ非導通、導通状態に戻り、これによりスイ
ツチ回路２４内のトランジスタ５０は導通状態に
保たれる。

このため、信号Ｂにパルスは発生しなくなり、
この結果、リセツト回路５８の出力信号Ｃにもパ
ルスは発生しなくなる。

従つて、カウンタ６６はその出力QmがＨレベ
ルになるまでカウントを続け、この出力QmがＨ
レベルになると、これを入力するアンドゲート６
４が閉状態になり、カウンタ６６はカウントを停
止する。

また、出力Qmからの信号がＨレベルになる
と、この信号はオアゲート８４を介してFF７４
〜８０に印加され、これらをリセツト状態に保持
する。このため、FF８０の出力信号ＤはＬレベ
ルに戻り、時桁の修正は終了する。

次にスイツチSW₂をオン操作すると、発振部２
０の出力には信号Ａが発生する。このため、トラ
ンジスタ３８，４６は前述したスイツチSW₁をオ
ン操作した場合に比べて倍の周期の導通・非導通
を繰り返すことになり、このためトランジスタ５
０も同様に導通・非導通を繰り返し、信号Ｂには
より短い間隔でパルスが発生する。

従つて、カウンタ６６は前述した動作に比べて
リセツトされてから次にリセツトされるまでの間
隔が短くなり、その出力QnがＨレベルになり、
次の出力Ｑ２ｎがＨレベルになる前にリセツトさ
れることになる。

このため、出力QnがＨレベルになりFF７４が
セツトされると、この時点で信号Ｃにパルスが発
生し、このパルスに同期してFF７８はその出力
Ｑからの信号ＥをＨレベルにする。

この信号ＥがＨレベルになると、これを入力す
る時計回路５４は例えばその分桁の表示を早送り
して修正する。

ここでスイツチSW₂をオフ状態にすると、前述
したスイツチSW₁の場合と同様にしてリセツト回
路５８の出力信号Ｃにパルスは発生しなくなり、
カウンタ６６はリセツトされることなくカウント
を続け、その出力QmをＨレベルにする。

この出力QmがＨレベルになると、前述した動
作と同様に、カウンタ６６は停止し、FF７４〜
８０はリセツト状態になり、これにより信号Ｅは
Ｌレベルに戻つて分桁の修正は終了する。

尚、本実施例においては、電源部１０からの電
源供給をスイツチ回路２４にて断続的に遮断して
いるが、遮断している時間は極めて短く設定さ
れ、また平滑回路６２を設けて平滑化した電源を
各回路に供給しているので、時計回路等他の回路
の動作には何等影響を与えることがない。

（考案の効果） 本考案によれば、各スイツチの操作に応じてそ
れぞれ異なる周期で電源供給を遮断し、その周期
に応じて操作されたスイツチに対応する修正動作
を行なうように構成しているので、電源線の他に
さらに信号線を増加することなく操作部からの信
号を時計部に送信することができ、外観の向上と
配線作業の向上を図ることができる。

【図面の簡単な説明】

第１図Ａ及びＢは本考案の一実施例に係る電子
時計の回路構成を示す図、第２図は第１図Ａ及び
Ｂにおける信号のタイムチヤート、第３図は第１
図Ａ及びＢに示す電子時計の外観図である。 ２……時計本体、４……操作体、６……電源
線、８……表示部、１０……電源部、１８……操
作部、２０……発振部、２２……パルス発生器、
２４……スイツチ回路、５２……時計部、５４…
…時計回路、５６……カウント回路、５８……リ
セツト回路、６０……修正制御回路、６２……平
滑回路。

Claims (1)

1. 【実用新案登録請求の範囲】 時計部と、この時計部とは分離して構成され、
   かつ、複数のスイツチを有して前記時計部の表示
   を制御する操作部と時計部に電源を供給する電源
   部からなり、前記時計部は時刻を計時して表示す
   る時計回路と表示部から構成され、さらに前記操
   作部からの信号線が前記電源部からの電源線に接
   続された電子時計において、 前記操作部は、各スイツチが操作される毎に異
   なる周期の周波数信号が取り出せる発振部と、こ
   の発振部からの周波数信号の変化に対応してパル
   ス信号を出力するパルス発生器と、このパルス発
   生器からのパルス信号発生時のみ前記電源部から
   の電源供給を遮断するスイツチ回路と、を含み、 前記時計部は、前記時計回路からの一定周期信
   号を一定値までカウントするカウント回路と、前
   記スイツチ回路からの信号に応答してこのカウン
   ト回路をリセツトするリセツト信号を出力するリ
   セツト回路と、前記カウント回路からのカウント
   値に対応して前記時計回路にそれぞれ異なる修正
   制御信号を出力する修正制御回路と、前記スイツ
   チ回路からの信号を平滑化して前記各回路の電源
   端子に供給する平滑回路と、 を有することを特徴とする電子時計。