JPH07336021A - 厚膜配線用基板、および、その製造方法、ならびに、厚膜配線形成方法 - Google Patents

厚膜配線用基板、および、その製造方法、ならびに、厚膜配線形成方法

Info

Publication number
JPH07336021A
JPH07336021A JP15042494A JP15042494A JPH07336021A JP H07336021 A JPH07336021 A JP H07336021A JP 15042494 A JP15042494 A JP 15042494A JP 15042494 A JP15042494 A JP 15042494A JP H07336021 A JPH07336021 A JP H07336021A
Authority
JP
Japan
Prior art keywords
thick film
wiring
paste
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15042494A
Other languages
English (en)
Inventor
Toshiyuki Nagase
敏之 長瀬
Yoshio Kanda
義雄 神田
Hideaki Yoshida
秀昭 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP15042494A priority Critical patent/JPH07336021A/ja
Publication of JPH07336021A publication Critical patent/JPH07336021A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 厚膜ペーストのスクリーン印刷直後のだれを
防止し、ファインラインを形成可能とする。厚膜配線間
でのブリッジ、ショートを防止する。厚膜配線の高密度
化、低抵抗化を図る。 【構成】 基板21上にダレ防止層22を印刷し、ダレ
防止層上にペースト印刷で配線23を形成し、これを焼
成してダレ防止層を焼失させる。ダレ防止層用ペースト
は、α−テレピネオールにエチルセルロースを10質量
%混合したものを用いる。150℃、100分乾燥後、
この上にAuペーストを50μm〜150μmのライン
パターンをスクリーン印刷する。これを150℃、10
分間乾燥した後、850℃、10分で焼成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、厚膜ペーストを用いた
厚膜配線用基板、厚膜ペースト配線用基板の製造方法、
および、厚膜ペーストを用いた配線形成方法、例えばハ
イブリッドIC用回路基板とその製法、その基板へのフ
ァインラインの形成方法、特に厚膜ペーストを用いて回
路を基板にスクリーン印刷または直接描画する回路基板
およびその製造方法に関する。
【0002】
【従来の技術】一般に、厚膜ペーストとしては導体ペー
スト、抵抗体ペースト、誘電体ペースト等があり、これ
らは金属、金属酸化物、ガラスフリット、有機ビヒクル
(有機樹脂バインダ、有機溶剤)等で構成されている。
【0003】従来の厚膜ペーストを用いた配線形成は、
Auペーストをセラミックス基板(96%A123
板)上にファインライン印刷用スクリーンを用いてスク
リーン印刷し、これを乾燥、焼成してAu厚膜のファイ
ンラインを形成していた。なお、このAuペーストは、
Au粉末とエチルセルロースとテレピオネールとを含ん
で構成されている。
【0004】また、例えば、特開昭55−141786
号公報には、予めガラスペーストを印刷、乾燥し、その
ガラス上に回路用の厚膜ペーストを印刷、乾燥した後、
焼成する方法が開示されている。また、特開平2−17
2804号公報、特開昭58−100488号公報等に
は、感光性樹脂バインダ入りの厚膜ペーストを用いてフ
ァインライン印刷する方法が記載されている。さらに、
特開平4−18479号公報等には、フォトリソグラフ
ィを用いてファインライン印刷する技術が開示されてい
る。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法にあっては、スクリーン印刷直後、Au
ペースト中の溶剤がだれを起こし、ライン幅が広がると
いう課題があった。また、ライン幅の広がりにより隣接
するパターンとショートしてしまうという課題もあっ
た。さらに、上記従来技術では、最終的な構造としては
ガラス層が残り、配線と基板との密着強度が低下すると
いう課題もあった。また、微細な配線に電流が流れた場
合の発熱による遮断電流値が、熱抵抗層であるガラス層
の存在により著しく低下するという課題もあった。
【0006】
【発明の目的】そこで、本発明は、厚膜ペーストのスク
リーン印刷直後のだれを防止することを、その目的とし
ている。また、本発明は、だれ防止により、ファインラ
インを形成可能とすることを、その目的としている。ま
た、本発明は、厚膜配線間でのブリッジ、ショートを防
止することを、その目的としている。また、本発明は、
厚膜ペーストによる配線形成後、焼成して配線の幅を収
縮させることにより、厚膜配線の微細化、高密度化を図
ることを、その目的としている。さらに、本発明は、厚
膜配線の低抵抗化を図ることを、その目的としている。
【0007】
【課題を解決するための手段】請求項1に記載の発明
は、厚膜ペーストを用いて配線が被着される配線用基板
であって、この基板上面に厚膜ペースト配線のダレ防止
層を設けた厚膜配線用基板である。
【0008】請求項2に記載の発明は、上記ダレ防止層
は、被着される厚膜ペースト中のビヒクルで構成した請
求項1に記載した厚膜配線用基板である。
【0009】請求項3に記載した発明は、上記ダレ防止
層は、被着される厚膜ペースト中のビヒクルに粒径3μ
m以下の粉末を含む請求項1に記載した厚膜配線用基板
である。
【0010】請求項4に記載の発明は、上記ダレ防止層
は、厚膜ペースト中のガラス成分の軟化温度より低い温
度に焼成したときに焼失する組成である請求項1〜請求
項3のいずれか1項に記載した厚膜配線用基板である。
【0011】請求項5に記載の発明は、厚膜ペーストを
用いて配線が形成される厚膜ペースト配線用基板の表面
に、この厚膜ペーストのダレを防止するダレ防止層を形
成する工程を含む厚膜配線用基板の製造方法である。
【0012】請求項6の発明は、基板上にダレ防止層を
被着し、このダレ防止層の上に厚膜ペーストを用いて配
線を被着した厚膜配線形成方法である。
【0013】請求項7には、基板上に中間層を被着し、
この中間層の上に厚膜ペーストを用いて配線を被着し、
この中間層を焼失させた厚膜配線形成方法が記載されて
いる。
【0014】請求項8の発明は、基板上にダレ防止層を
被着し、このダレ防止層の上に厚膜ペーストを用いて配
線を被着した後、ダレ防止層が焼失する温度で焼成した
厚膜配線形成方法である。
【0015】
【作用】本発明に係るダレ防止層は、印刷または描画さ
れた厚膜ペースト配線のだれを防止する。よって厚膜配
線の微細化が可能である。換言すると、従来よりも微細
化してもダレによる不具合の発生を防止することができ
る。ダレ防止層はペースト中のビヒクルを乾燥させた層
で特に溶剤を吸収する。このビヒクルに3μm以下の粒
径の粉末、例えばガラス粉末を混入していると、配線の
だれがなく、ファインライン化に好適なものとなる。ま
た、スターチ等を用いればダレ防止層は例えば500℃
加熱で焼失する。この配線形成後、焼失させると、配線
は収縮する。ライン幅の収縮効果は、印刷時にはショー
ト(橋絡)していたパターンを、焼成時には分離するこ
とができるとするものでもある。
【0016】図1はこの配線収縮の原理を示す図であ
る。すなわち、従来はセラミックス基板上に直接ペース
トを印刷していたため、印刷の直後にだれていた。そし
て、配線は直接基板に接合されているため、焼成時は配
線幅は変更されず、その高さのみが小さくなっていた。
ところが、本発明では、ダレ防止層にペースト印刷また
は描画するため、ペースト中の溶剤(ビヒクル)がダレ
防止層に吸収され、印刷等の直後でもダレが生じること
はない。焼成時は、ダレ防止層の焼失にしたがって配線
は幅方向にも容易に収縮し、結果として、そのアスペク
ト比が高くなる。また、ダレ防止層に代えて、焼成時に
ライン幅を収縮させる中間層を配してもよく、この中間
層は、例えばセルロイド等で形成することができる。図
2は配線の収縮によるショートしたパターンの分離の状
態を従来の場合と比較して示している。
【0017】
【実施例】以下本発明の実施例を詳述する。図3は本発
明に係る厚膜配線形成方法の実施例を示すための図であ
る。すなわち、(A)基板21を準備し、(B)基板上
にダレ防止層22を印刷し、(C)ダレ防止層上にペー
スト印刷で配線23を形成し、(D)これを焼成してダ
レ防止層を焼失させるものである。
【0018】ダレ防止層用ペーストとして、α−テレ
ピネオールにエチルセルロースを10質量%混合して作
製した。このペーストを96%A123基板上に325
メッシュ、エマルジョン厚15μmのステンレスメッシ
ュスクリーン(三谷電子工業株式会社製)を用いて1イ
ンチ□のベタパターンで印刷した。これを150℃、1
00分乾燥した後、さらに、この上にAuペースト(T
R−1301:TKI製)をファインライン用スクリー
ンであるSFスクリーン(三谷電子工業株式会社製)を
用い、50μm〜150μmのラインパターンを印刷し
た。さらに、これを150℃、10分間乾燥した後、8
50℃、10分で焼成し、ファインライン印刷基板を得
た。表1にスクリーンのパターン幅と印刷後および焼成
後のパターン幅を示す。なお、有機溶剤を使用していな
い場合はこれを揮発させる必要がなく、乾燥工程は省略
することもできる。
【0019】ダレ防止層用ペーストとして、α−テレ
ピネオールに、エチルセルロースを10質量%とスター
チを30質量%混合して作製した。以下の場合と同様
の工程を経た結果を表1に示す。
【0020】従来のペーストとして、α−テレピネオ
ールに、エチルセルロースを10質量%と、ガラス粉末
(0.5〜20μm)を60〜70質量%混合して作製
したものを、上記と同様にした結果を表1に示す。ま
た、比較例として96%A123基板上に直接Auペ
ーストを印刷した場合も示す。印刷後の乾燥焼成は同様
とする。
【0021】
【表1】
【0022】また、ダレ防止層を形成するために用いる
ペーストは、エチルセルロースを10%(重量%)を
α−テレピネオールに溶解して作製した。また、ダレ防
止層を形成するためのペーストは、エチルセルロース
5%をαテレピオネールに溶解したものに、スターチを
加え、3本ロールミルを用いて混合し、作製した。
【0023】これらのペーストを96%A123基板上
に全面ベタ印刷し、150℃×10分で連続ベルト炉で
乾燥し、ダレ防止層を形成した。この基板上にファイン
ライン印刷用スクリーンであるSFスクリーン(三谷電
子工業株式会社製)を用いてAuペースト「TR−13
01(田中金属インターナショナル社製)」をスクリー
ン印刷し、50μm幅のラインを形成した。これを15
0℃×10分で乾燥し、850℃×10分で連続ベルト
炉で焼成し、ファインラインを形成した。
【0024】また、比較のため、96%Al23基板上
にAuペーストをスクリーン印刷し、60μm幅のライ
ンを形成した。これらの乾燥前後のライン幅および膜厚
を測定した結果を表2に示す。さらに、従来のガラスペ
ーストを使用した場合も示す。
【0025】
【表2】
【0026】上記溶剤としてはブチルカルビトールアセ
テート等がある。また、500℃程度で焼失する材料と
してはエポキシ樹脂等がある。ポテトスターチもこの加
熱により焼失することが確認されている。なお、ダレ防
止層に代えて焼成によりライン幅を収縮させる中間層と
して例えばセルロイド等を使用してもよい。
【0027】
【発明の効果】本発明は、厚膜ペーストの印刷後のだれ
を防止することができる。本発明は、厚膜ペースト配線
を微細化することができる。また、厚膜配線のショー
ト、ブリッジを防止することもできる。配線の低抵抗化
を達成できる。
【図面の簡単な説明】
【図1】本発明に係る厚膜配線形成方法の原理を示す図
である。
【図2】本発明に係る厚膜配線形成方法を説明するため
の図である。
【図3】本発明の一実施例に係る厚膜配線形成方法を説
明するための図である。
【符号の説明】
21 基板 22 ダレ防止層 23 配線

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 厚膜ペーストを用いて配線が被着される
    配線用基板であって、 この基板上面に厚膜ペースト配線のダレ防止層を設けた
    ことを特徴とする厚膜配線用基板。
  2. 【請求項2】 上記ダレ防止層は、被着される厚膜ペー
    スト中のビヒクルで構成した請求項1に記載した厚膜配
    線用基板。
  3. 【請求項3】 上記ダレ防止層は、被着される厚膜ペー
    スト中のビヒクルに粒径3μm以下の粉末を含む請求項
    1に記載した厚膜配線用基板。
  4. 【請求項4】 上記ダレ防止層は、厚膜ペースト中のガ
    ラス成分の軟化温度より低い温度に焼成したときに焼失
    する組成である請求項1〜請求項3のいずれか1項に記
    載した厚膜配線用基板。
  5. 【請求項5】 厚膜ペーストを用いて配線が形成される
    厚膜ペースト配線用基板の表面に、この厚膜ペーストの
    ダレを防止するダレ防止層を形成する工程を含むことを
    特徴とする厚膜配線用基板の製造方法。
  6. 【請求項6】 基板上にダレ防止層を被着し、このダレ
    防止層の上に厚膜ペーストを用いて配線を被着したこと
    を特徴とする厚膜配線形成方法。
  7. 【請求項7】 基板上に中間層を被着し、この中間層の
    上に厚膜ペーストを用いて配線を被着し、この中間層を
    焼失させたことを特徴とする厚膜配線形成方法。
  8. 【請求項8】 基板上にダレ防止層を被着し、このダレ
    防止層の上に厚膜ペーストを用いて配線を被着した後、
    ダレ防止層が焼失する温度で焼成したことを特徴とする
    厚膜配線形成方法。
JP15042494A 1994-06-07 1994-06-07 厚膜配線用基板、および、その製造方法、ならびに、厚膜配線形成方法 Withdrawn JPH07336021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15042494A JPH07336021A (ja) 1994-06-07 1994-06-07 厚膜配線用基板、および、その製造方法、ならびに、厚膜配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15042494A JPH07336021A (ja) 1994-06-07 1994-06-07 厚膜配線用基板、および、その製造方法、ならびに、厚膜配線形成方法

Publications (1)

Publication Number Publication Date
JPH07336021A true JPH07336021A (ja) 1995-12-22

Family

ID=15496637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15042494A Withdrawn JPH07336021A (ja) 1994-06-07 1994-06-07 厚膜配線用基板、および、その製造方法、ならびに、厚膜配線形成方法

Country Status (1)

Country Link
JP (1) JPH07336021A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法

Similar Documents

Publication Publication Date Title
US4695403A (en) Thick film conductor composition
JP3611160B2 (ja) 厚膜抵抗体ペースト
US4316920A (en) Thick film resistor circuits
US3962143A (en) Reactively-bonded thick-film ink
JP3416044B2 (ja) 低温焼成基板用導電ペースト
JPH07336021A (ja) 厚膜配線用基板、および、その製造方法、ならびに、厚膜配線形成方法
US4684543A (en) Starting mixture for an insulating composition comprising a lead glass, silk-screening ink comprising such a mixture, and the use of said ink for the protection of hybrid microcircuits on ceramic substrates
JP2717054B2 (ja) 厚膜サーミスタおよび厚膜サーミスタ用の組成物
JP3686687B2 (ja) 低温焼成セラミック回路基板
JP2812336B2 (ja) ペースト組成物
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
JP3229021B2 (ja) 回路基板
JP3567774B2 (ja) 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板
JPH0537160A (ja) 多層セラミツク回路基板
JP3538699B2 (ja) 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板
JP3246245B2 (ja) 抵抗体
JPH0654726B2 (ja) 厚膜抵抗体形成用組成物
JPH0734504B2 (ja) 厚膜セラミック多層基板の製造方法
JPH11307307A (ja) 抵抗材料、これを用いた抵抗ペ―ストおよび抵抗体、ならびにセラミック多層基板
JP2002231049A (ja) 導電性ペースト
JPH08186004A (ja) 抵抗材料、それを用いた抵抗ペースト及び抵抗体
JP2007189040A (ja) 抵抗体ペースト、抵抗体、及び前記抵抗体を用いた回路基板
JPH0770370B2 (ja) 厚膜抵抗体形成用組成物
JPH02129997A (ja) 多層セラミック回路基板の製造方法
JPH08288104A (ja) 抵抗材料組成物、抵抗ペースト及び抵抗体

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904