JPH0736065B2 - 大型表示パネル基板の製造法 - Google Patents

大型表示パネル基板の製造法

Info

Publication number
JPH0736065B2
JPH0736065B2 JP60022246A JP2224685A JPH0736065B2 JP H0736065 B2 JPH0736065 B2 JP H0736065B2 JP 60022246 A JP60022246 A JP 60022246A JP 2224685 A JP2224685 A JP 2224685A JP H0736065 B2 JPH0736065 B2 JP H0736065B2
Authority
JP
Japan
Prior art keywords
substrate
display panel
manufacturing
depositing step
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60022246A
Other languages
English (en)
Other versions
JPS61182084A (ja
Inventor
勲夫 太田
博 山添
克彦 熊川
雅浩 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60022246A priority Critical patent/JPH0736065B2/ja
Priority to US06/810,713 priority patent/US4775549A/en
Publication of JPS61182084A publication Critical patent/JPS61182084A/ja
Publication of JPH0736065B2 publication Critical patent/JPH0736065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アクティブマトリクス型の大型平板状表示パ
ネル基板の量産に適した製造法に関するものである。
従来の技術 近年、液晶,エレクトロルミネッセンス(以下ELと略
す),エレクトロクロミック表示(以下ECDと略す),
電気泳動表示,プラズマ表示(以下PDPと略す)等の非
発光型或いは発光型の大面積,高精度の表示パネルの開
発が盛んである。
特に多数の文字や映像を表示する大容量表示パネルで
は、表示媒体をはさむ上下電極は第10図に示す如く、X
−Yマトリクス状に構成されており、たとえば1000×10
00画素のモノクロ表示を行うには、X側及びY側共に各
1000本の微細な帯状の電極膜を必要とする。そして通常
は一方の電極膜は表示を観察する為に、透明導電膜でな
ければならない。
一方、第10図に示した如き表示パネルを構成した場合、
表示方式が液晶,EL,ECD,PDPのいすれであっても、単純
マトリクスのパネル構成と称される。
公知の如く、単純マトリクスでの表示は、電極数が増す
につれてクロストーク現象の為に非発光型の表示では主
としてコントラストの低下と電圧の上昇を来たし、発光
型表示の場合は、輝度の低下や電圧の上昇を伴う。これ
ら表示特性の低下をさける為に近年アクティブマトリク
ス方式と称する表示パネルの開発が活発化している。ア
クティブマトリクス方式の表示パネルでは、第10図のパ
ネル機構とは異り、各画素電極の各々に、1個ないしは
複数個の、非直線抵抗素子や薄膜トランジスタ等のスイ
ッチ素子が導入される。これによってクロストークの防
止や、電圧印加時間の延長による、低電圧化や、高輝度
化が達成でき、画素数が増えても見栄えの良い表示が実
現しうる。しかるに従来のアクティブマトリクス型表示
基板の製造法としては、たとえば、液晶用には「液晶の
最新技術」松本正一他、工業調査会1983年初版113頁〜1
19頁に示されるように、被膜の形成とフォトエッチング
技術を用いた製造法であり、電極膜や半導体膜の形成に
当っては基板を真空系内へ何回も出し入れする必要があ
り、ほぼ前面に設けたこれらの被膜を必要な形にパタン
化するに当っては、感光性レジストを塗布してから、マ
スク露光しエッチングする、いわゆるフォトエッチ工程
を何回も行う必要があり、工程コストと歩留りが大きな
課題であった。又、コストや歩留りを無視すれば、現状
では半導体用の設備を転用し、A4サイズ位いまでは何と
か設備的に適用しうるが、メートルサイズの表示パネル
を1枚もので作ろうとすると、被膜の均一な堆積装置を
はじめ、これらの微細なフォトエッチング用設備(レジ
ストコータ,大型フォトマスク作成機,均一露光機等)
は全く未開発である。
一方、フォトエッチング技術を用いないでアクティブマ
トリクス基板を構成する方法も表示画面の大型集積化;
インフォメーションディスプレイ学会の議事録,17−1
巻,第39ページ〜55ページ,1976年(「Large Scale Int
egration for Display Screens」 Proc.of the SID, Vo
l.17/1.1976.P39〜55、)或は、薄膜トランジスターア
レイのための大型マスキング技術;写真光学装置技術学
会;100巻,第140ページ〜150ページ;1977年(「Large A
rea Masking Technigues for Thin Film Transistor Ar
rays」SPIE Vol.100.(1977)P140〜150)等に述べられ
ている。ここでは、基板を蒸着機に入れ蒸着マスクを堆
積物に応じて次々にとり換えるか、所定の孔形状を有す
る蒸着マスクをコンピュータ制御により、静止した基板
表面上の所定の位置まで動かしては、電極,絶縁層或は
半導体層をそのつど蒸着し、真空系を1回も破ることな
く、アクティブマトリクス基板を作り上げることも行わ
れている。この方法は、フォトエッチング工程を不要と
し、ワンポンプダウンでアクティブマトリクス基板を作
り上げるという点ではすばらしい方法であるが、微細な
パタンを形成するには、微細に加工された蒸着マスクを
基板に密に接触させる必要があり、磁性マスクを用いて
基板裏側に設けた磁石で、基板に密に接触させる等の方
法がとられている。
発明が解決しようとする問題点 しかるにメートルサイズの大型基板となると、 (1)蒸着マスクを2次元的に均一に基板に接触させる
ことの困難さ (2)2次元的広がりを有する高精度無欠陥大型蒸着マ
スク作成の困難さ (3)2次元的広がりを有する大面積に、均一な膜厚の
被膜を形成することの困難さ (4)蒸着マスクを何回も真空系内でとり換えたり、1
枚の蒸着マスクを何回も位置設定を行ってはわずかづつ
被膜形成を行って、所定形状のパタン化された被膜を形
成することの、制御の煩雑さ、製造速度の遅延化等、設
備面からも製造工数面からみてもとても量産化に適した
大型アクティブマトリクス基板の製造法にはなり得なか
った。
以上の如き問題点は、電極膜堆積工程、絶縁膜堆積工程
及び機能素子堆積工程あるいは表示部堆積工程等マスク
を用いる必要がある工程では共通で、メートルサイズの
大型かつ高品位の文字、グラフ等の情報ないし映像を表
示する為のアクティブマトリクス用表示基板の製造法
は、未開拓なのが現状である。
本発明は、上記問題点に鑑み、大型基板へのアクティブ
マトリクスの形成を、一貫した連続生産ラインで行い、
必要に応じて、カラー化の為のフイルタ層や、表示媒体
層の形成まで、上記一貫生産ライン内で処理してしま
い、高付加価値でかつ低コスト化をはかった、大型表示
パネル用基板の製造法に関するものである。
問題点を解決するための手段 本発明の大型表示パネル基板の製造法は、基板を格納す
る基板格納庫から所定の真空度を有する真空系内で、前
記基板を搬送する基板搬送系の搬送に従い、電極膜堆積
工程、絶縁膜堆積工程、及び非直線抵抗素子、非直線容
量素子及び薄膜トランジスタより選ばれた少なくとも1
個の機能素子を堆積する機能素子堆積工程を含む工程を
順次行うパネルの製造法であって、前記電極膜堆積工程
または前記絶縁膜堆積工程を経た後、前記機能素子堆積
工程を行い、前記電極膜堆積工程、前記絶縁膜堆積工程
または前記機能素子堆積工程の少なくとも何れか1つの
堆積工程は、堆積成分の気体を堆積する気相堆積法であ
り、前記気相堆積法には、前記気体の発生源から、前記
基板を搬送する搬送方向に対して直交方向に広がりを有
するスリットを含む遮蔽手段を介して、前記基板に前記
堆積成分を堆積することによって前記堆積成分をパター
ン化することによりアクティブマトリクス型大型表示パ
ネル基板を製造するものである。
作用 本発明は上記構成によって、大型の基板に対しても、全
面に渡って均一な膜厚の被膜を形成でき基板の搬送方向
と直交する方向に設けられた、被膜堆積部によって、2
次元的広がりを有する大型基板に対して、全面に渡って
同時に被膜を形成するのではなく、搬送方向に対して順
次被膜を形成してゆくものでフォトエッチング工程が実
質上不要になると共に、同じ技術の延長で、カラーフイ
ルタの形成や液晶の為の分子配向処理膜の形成、スペー
サの形成、表示媒体膜の形成、パッシベーション膜の形
成等を行うことができ、極めて付加価値の高い表示パネ
ル用基板を低コスト高能率で製造することが可能とな
る。
実施例 以下本発明の一実施例の大型表示パネル基板の製造法に
ついて、図面を参照しながら説明する。
第1図は本発明の第1の実施例を示し、真空系1内の透
明基板格納庫2から運ばれた透明基板3を、ガタ,ブレ
のない高精度の基板搬送系4によって、たとえば図の矢
印方向に搬送する。基板の搬送方向と直交する方向に第
1電極膜堆積部5が、スリット状に設けられて真空系1
内に固定されている。第1電極膜堆積部5とは、基板の
搬送方向とは直交する方向に延びた長尺の抵抗加熱型或
は電子ビーム加熱型等の電極膜蒸着源や長尺のターゲッ
トとスパッタ用電極より成るスパッタ源等の薄膜形成源
にて構成される。基板3は矢印方向に搬送される過程に
於て、電極膜堆積部5によって、図では基板3の下面に
電極膜が堆積される。第1図(a)では、電極膜堆積と
電極のパタン化を同時に行う為に、電極膜堆積部の上部
に、たとえば第1図(b)に示すような蒸着マスク板
が、基板3の下面と接するように設けられており、従っ
て基板3が電極膜堆積部5を通過し終った時には、基板
3には第2図(a)に示すように電気的に分離され、パ
タン化された電極膜である平行帯状のバスパー電極が基
板3の搬送方向と平行に形成されることになる。
第1電極膜形成部では、表示パネル用XないしYに印加
された電気信号の減衰を防ぐため、抵抗抗の金属膜Al,C
r,Ta,Ag,Au,Pt,Ni,Ni−Cr,等が用いられる。
しかし表示を見る側の電極は少くとも透明でなければな
らず、透明電極としては、主成分が酸化スズないし酸化
インジウムの1000Å前後の被膜が代表的であり、第2電
極膜堆積部6によってスパッタ,蒸着等の方法で設けら
れる。画素状にパタン化され個々に分離された電極膜で
ある透明の画素電極を設けるには1つの方法としては第
2電極膜形成部6には、シャッタ機構を有しかつ基板を
間欠的に駆動させることである。すなわち、基板は画素
ピッチに相当する距離だけ間欠的に駆動され、基板移動
中には電極膜堆積部は、第1図(b)に類似のマスクの
下でシャッタを閉じて、電極膜蒸気が基板に到達するこ
とを防止する。シャッタの開閉は基板の搬送と同期して
行われる。結果は第2図(b)に示される。次に絶縁層
堆積部7によって、先程の透明画素電極の形成と同様に
バスバー電極と画素電極との間に第2図の3に示すよう
に絶縁膜がパタン状に設けられる。絶縁膜としてはAl2O
3,Ta2O5,SiO2,Si3N4,Y2O3,BaTa2O6等の金属酸化
物,窒化物が用いられる。
以上の如くして、電極膜であるバスバー電極9と画素電
極10との間にMIM(Metal-Insulator-Metal)型の非直線
抵抗素子11が導入されることになる。絶縁膜を堆積する
代りに、CdS,CdSe,Si,Ge,Se,Te,ZnS,ZnO,TiO2,SiC,Mo
S2,PbS等の半導体膜を堆積し、半導体がn型かp型かに
応じて、バスバー電極ないしは透明導電膜のいずれかの
仕事凾数の値が、半導体の仕事凾数の値より大きいかな
いし小さければ、その電極と半導体の界面にはショトッ
キバリヤと呼ばれる整流性界面が形成されるため、非直
線抵抗素子になりうる。通常液晶等を駆動するには、液
晶の劣化をさける為に、画素は交流電圧で駆動されるこ
とが望ましく、その為には非直線抵抗素子は、正負方向
の電圧に対して対称的電圧−電流特性を示すことが望ま
しい。この様な非直線抵抗素子を形成するには整流性の
向きが向い合せになる(バックツーバックダイオード)
ように、2個のダイオードを直列に挿入するか、同じく
向きが逆になる様に2個のダイオードを並列に挿入(リ
ングダイオード)するのが良い。一方、表示媒体の特性
に応じて非直線抵抗素子の閾値電圧を高める必要がある
場合には、複数個の非直線素子を直列に挿入することも
同様の方法により容易である。バスバー電極と画素電極
間の電気的等価回路の例を第3図(a),第4図(a)
に示す、各々の電圧−電流特性を第3図(b),第4図
(b)に示す。
いずれにしても第2図(c)の構成は横型の非直線抵抗
素子と言われる。薄膜の膜厚方向の伝導性を利用する縦
型のMIM,ショトキバリアダイオード,p−nジャンクショ
ン型ダイオード,バリスタ等の非直線抵抗素子を設ける
ことも容易であり、1例を第5図に示す。この例では、
バスバー電極9堆積,透明画素電極10堆積,絶縁層11堆
積,第3電極層12堆積を第1図の如き装置により相つい
で行うことにより、第5図の如き、アクティブマトリク
スが形成される。尚、すべての膜を蒸着で設けるには、
いずれも高真空状態で良いから、先の各々の膜堆積部を
相次いで設けておけば良いが、蒸着とスパッタやプラズ
マ陽極酸化,プラズマCVD等膜形成にガスを必要とする
ものが混在する場合には、真空系内は基板搬送がスムー
ズに行える状態で隔壁を設けたり圧力勾配をつけるなり
する必要がある。各膜をつけるごとに真空系内のガスを
入れ変えて、所定の膜を基板全面に渡り所定形状で堆積
し終ってから、ガスを排気し、次に別のガスを導入する
という具合に順次膜堆積を行ってもよい。しかし生産性
の点では蒸着ばかりないしスパッタばかりに統一される
方が望ましいことは言うまでもない。
縦型の非直線抵抗素子の例としては、たとえばバスバー
電極としてタンタル(TaやAl)を蒸着ないしスパッタリ
ングにより第1の電極膜堆積部により形成し終ってか
ら、真空系に酸素ガスを導入し、バスバー電極を陽極と
してプラズマ放電を行えばバスバー電極であるタンタル
の表面はちく次酸化され表面がTa2O5に変わる。約1000
ÅのTa2O5或はAl2O3を成長させて後再び真空になるまで
室内を排気し画素となる透明電極を、基板1を間欠駆動
さすかないしは低速連続駆動させつつ、第2の電極膜堆
積部(酸化スズないし酸化インジウム)によってパタン
状に形成する。次に第3の電極膜堆積部(TaやCr,Au,Ni
-Cr等電極材料)により、第5図に示す如く、Ta2O5やAl
2O3の1部と画素電極の一部を覆うようにパタン状に形
成する。以上の如くして、バスバーと各透明画素電極の
間にMIM型の非直線抵抗素子が導入できることになる。
またTa2O5やAl2O3の代わりにたとえばBi2O3,Zn0,Bi2O3
等の3層膜を形成すればタテ型薄膜バリスタ素子となり
うる。
尚、表示パネルを組み上げた時、画素容量にくらべて非
直線抵抗素子の電気容量を小さくする為に第3のパタン
状電極膜堆積を行ったが、画素容量が十分大きくなりう
る場合には、第3の電極堆積を省略して、いきなり画素
電極自体がバスバー上のTa2O5やバリスタ膜を覆う如く
設けてもよい。陽極酸化を行うに際しては、TaやAlのバ
スバー電極は等電位の陽極に保持することが望ましく、
基板全面に渡って帯状にしてしまうのでなく、進行方向
と直交する少くとも片側端部では、バスバーと直交する
方向に電極を設けておき、この部分を陽極に接触し、プ
ラズマ放電により陽極酸化するのがよい。基板を真空系
よりとり出して後端部を切断除去すれば、電気的に分離
されたバスバー電極となる。
以上、よこ型とたて型の非直線抵抗素子を各画素に設け
る例について述べた。非直線抵抗素子は基本的に2端子
であり、ショトキバリヤやp−n接合のような場合、非
直線容量素子ともなりうる。画素と直列に非直線容量素
子が接続された場合でも、駆動信号を工夫すれば、マト
リクスパネルのオン画素とオフ画素に与える電圧の波高
値或は実効値の比を、非直線容量素子を設けない単純マ
トリクスパネルの時にくらべて改善することができ、表
示コントラストの増大に寄与させうる。尚、画素電極を
透明体として説明したが、、ツイステッドネマチック液
晶(以下TN液晶と略す)を用いる表示パネルのような場
合には、上,下基板の画素電極が共に透明である必要が
あるが、ゲストホスト液晶(GH液晶)はEL,ECD,電気泳
動表示等では片側さえ透明電極であれば良いから、この
ような表示パネル用には、バスバー電極と画素電極は同
一の材質でもよい。第5図の如きアクティブマトリクス
基板と、第10図に示されるような、通常の平行帯状電極
を有する基板とを、電極が互に直交するようにして間に
表示媒体をはさみ込めば、アクティブマトリクス表示パ
ネルとなる。
勿論第5図の如きアクティブマトリクス基板2枚を用い
て、電極を互に直交させ、各画素が重なり合うように配
置し、両者の間に表示媒体をはさみ込んでもよい。
この場合、1画素に当る表示媒体の両側に直列に非直線
素子が導入されることになる。
次にTFT(Thin Film Transistor:薄膜トランジスタ)の
ような3端子のスイッチ素子を設けたアクティブマトリ
クス基板の製法の1例について第6図に従ってのべる。
第1電極膜堆積部にてCr,Al,Ni-Cr等の電極材料を、第
6図に示す如く設ける。このストライブ状バスバー電極
9は、ゲート電極或は走査電極となる。
次に、絶縁膜堆積部と半導体膜堆積部を相ついで通過さ
せ、バスバー上に画素ピッチに相当して第6図の如きパ
タン状にクロスオーバ絶縁膜兼ゲート絶縁膜13と半導体
膜14を堆積する。以下堆積順序は特に制約されないが、
信号電極15、画素電極16、ドレイン電極17を第6図に示
す如くに堆積することにより、逆スタッガ型のTFT20が
各画素に構成されることになる。半導体層がむき出しで
は、安全性に欠ける為、第2の絶縁層堆積部により、第
1の絶縁層とほぼ同一形状に或は画素電極のみを残すよ
うに、場合によっては表示面全面に渡ってパッシベーシ
ョン膜を設ければTFTが安定化される。
アクティブマトリクスパネルでは、大抵の場合画素と並
列に容量素子が付加されると先にのべた2端子素子の場
合でも、ここに述べた3端子素子の場合でも特性向上に
寄与する。何故なら、非直線素子ないしスイッチ素子自
体の容量より画素等価容量を大にしておけば、非選択時
のパルス電圧による画素への不要な電圧印加が軽減され
ることと、選択時に画素に印加された電圧の保持時間を
並列容量により延長できる為に、低電圧駆動や高速レス
ポンスに寄与しうるからである。並列容量21を導入した
TFTアクティブマトリクス基板の例を第7図に示す、第
6図との相違は、並列容量用電極18がバスバー電極9と
同一面上に、同時に形成されていることと、基板端部に
於て、これらの電極18を互に結合する結合電極19を設け
る点にある。均一な電極を設けた他方の基板の電極と基
板3側の電極19を結び両基板の間に、液晶,EL,ECD,電気
泳動分散系等の表示媒体をはさんで表示パネルを構成し
た場合の電気的等価回路を第8図に示す。
TFTに用いる絶縁層も、金属酸化物,窒化物,硅素の酸
化物,窒化物たとえばAl2O3,Ta2O5,SiO2,Si3N4等が
用いられ、蒸着,スパッタ,プラズマ陽極酸化,プラズ
マCVD等によって形成できる。一方、半導体層は、Te,S
i,CdS,CdSe,等が同じく蒸着,スパッタ,プラズマCVD等
の薄膜形成法により形成できる。パッシベーション膜に
も絶縁膜と同様の材料が用いられる。いずれの膜形成に
於ても、付着強度や、膜の電気的特性の点で基板を加熱
する必要のある場合は、搬送系の途中に基板加熱用ヒー
タを設けておけばよい。
以上で基本的なアクティブマトリクス基板の連続的な製
法について述べたが、真空系を用いて形成できる表示パ
ネル、たとえばECDやEL等では、このような表示媒体層
の形成を一連の工程の中へとり入れることが可能であ
る。たとえば、第6図のアクティブマトリクス基板の上
に画素電極部を残して十分な耐圧を有する絶縁膜を層間
絶縁層として設け、ついでZnSiMn等のEL層を、画素を覆
うように設け、ついで金属ないし透明電極よりなる電極
層を信号バスバー、走査バスバー等と短絡しない様にす
べての画素領域を覆う如くに設ければ、アクティブマト
リクス型ELパネルが出来上る。これはDC発光型のELパネ
ルの1例であるが、ZnSiMn等より成るEL層が、絶縁層で
サンドイッチされた構成の薄膜AC型EL層を構成すること
も容易である。通常EL層の場合、輝度を上げる為に、1
画素には少くとも2つのTFTを導入するのが望ましい
が、若干電極形状が複雑化するだけで、基本的には先に
のべた工程を若干変更するのみで製造可能である。ECD
層の場合は、先にのべたEL層の代りにWO3等のECD層を設
けておき、基板を真空系よりとり出して後に、他方の均
一な電極基板との間に電解液等をはさみ込めば、アクテ
ィブマトリクス型ECDパネル構成されることになる。
次に本発明では、電極,絶縁層,半導体層等をマスキン
グ法と場合によっては、基板の間欠搬送と堆積部シャッ
タ機構の同期的連動を併用して設ける方法について主と
して説明したが、膜をパタン化する他の有力な方法とし
て第9図に示す如く(真空系等の図示は省略してある)
カッティング部21を膜堆積部5の後に設けるものであ
る。
この場合には、膜はいったん基板3上に均一に形成され
るが、イオンビーム,レーザビーム,電子線等の高エネ
ルギビームをマルチビームにより、或は走査により膜の
所定個所に照射するか、或はダイアモンドカッタ等で、
メカニカルに基板3上に付着した膜の所定部をとり除く
ことによって膜のパタン化が遂行される。
高エネルギ線照射によって膜のパタン化を行う利点はマ
スキング法では困難な、電極間の数μ程度の微細な分離
を達成できる点にある。
本発明の方法によれば、更に、表示パネル基板の付加価
値を高めることが可能である。すなわち表示パネルがた
とえばフルカラー表示を目的とするものであれば、通常
透明導電膜に赤,緑、青等の色フイルタをモザイク状に
設け、表示媒体としては、白−黒に輝度変化するように
構成される。色フイルタは一般には透明電極上にゼラチ
ン,ポリビニルアルコール等の染色層を設けて後、染色
したい所以外を覆って、所定の色の染色液に浸漬し、染
色層の所定個所を特定の色に染色する染色タイプや、印
刷によって色フイルタ層を設ける印刷法、色素溶液中で
の電着による電着法,顔料,色素,金属膜等の色材を蒸
着する蒸着法、屈折率の異なる透明無機物を所定の厚さ
に交互に数10層重ねた干渉フイルタ膜法等が知られてい
る。
本願では、基本的に基板は真空系内に導入されているか
ら、カラーフイルタ層を蒸着法や干渉フイルタ膜法によ
って設けることは極めて容易である。すなわち、所定形
状のマスクを有する色材堆積部を各色材に対応してたと
えば3段設けることにより、赤,緑,青のフイルタ層を
モザイク状に形成でき、各色材堆積部のマスクが機械的
な開閉機構を有しており、基板の搬送に同期してマスク
の開口部を開閉すれば、同一電極上に、赤,緑,青のよ
うに画素状に異る色のフイルタ層を形成することも可能
である。
干渉フィルタ膜法でも同様に、交互に蒸着材料の異るフ
イルタ膜堆積部を複数段設けることにより、モザイク状
の干渉膜色フイルタを塗り分けることが可能である。色
フイルタは透明電極の上に設けるのではなく、電圧ロス
をなくす為に、カラーフイルタ層上に透明電極層のある
方が望ましい場合が多く透明電極の堆積をモザイクフイ
ルタ層を形成して後にすることによって容易に実現でき
る。
一方、基板が液晶表示パネル用のものである場合、通
常、基板の最上層には液晶分子を配向させる為の配向膜
を形成する必要がある。配向膜はポリイミド,ポリビニ
ルアルコール等の有機物,SiO等の無機物が用いられ、こ
れらは通常有効表示面全面に設けられる。この目的の為
には膜堆積の最終段に、配向膜堆積部を設ければよい。
たとえば公知の2回斜方蒸着配向膜形成法では基板面に
対する蒸着角度と、スリット状の配向膜堆積部を各々基
板の搬送方向に対して所定の角度を持って2回蒸着を行
えば、たとえば、ネマチック液晶を一様な小さなチルト
角を有する状態で基板に対して平行に配列させることが
できる。
本発明では堆積膜はこれだけでつきるものではない。特
に大型基板を用いた大型表示パネルを構成しようとする
場合、対向する電極間のギャップ精度は極めて重要であ
る。特に電極間に、液晶等がはさまれて構成される液晶
表示パネルでは、電極間ギャップは通常数ミクロンから
10数ミクロンであり、大面積に渡って均一なギャップに
保持しないと、濃度ムラ,干渉色,応答速度ムラ等を生
じて表示パネルとして使いものにならなくなる。
本発明では電極間ギャップを均一に保つ為に、細線状の
スペーサを、電極間に均一に設けることは極めて容易で
ある。すなわち、パタン化された電極形成等と同様に、
基板搬送系と直交してスリット状のスペーサ材堆積部を
設け、スペーサ材堆積部にはパタン化された電極部のみ
を覆うような形状のマスクを設けておけば、電極と平行
にかつ同一面上の電極間スペース部に、所定の厚みのス
ペーサを均一に設けることができ表示パネルの付加価値
は更に増大する。
たとえば液晶表示パネルは一対の電極基板をスペーサの
分だけ細隔をあけて周辺に於て貼合せたほぼ密閉構造と
し後に液晶をパネルの一部に設けられている注入口より
注入してのち注入口を封止し完全密閉状態にして出来上
る訳だが、スペーサがパネルの相対向する辺を横切って
しまうと、液晶の注入が困難になる。従ってパネルの搬
送のタイミングに合せて、スペーサの堆積を制御し基板
の全域に渡って設けない様にする必要がある。
この様に、均一な高さのたとえば、金属酸化物等よりな
る絶縁性スペーサを、表示領域のほぼ全面に均一に設け
ておけば、パネルがメートルサイズの大きさになって
も、対向する他方の電極との間の電極間ギャップは均一
にスペーサの厚みで規定され表示領域全面に渡って均一
なギャップが維持できる。但し、電極間に表示媒体をは
さんでのち、パネル内は外部より減圧に保たれる必要が
ある。尚、本実施例で、基板は複数枚に分離して扱うと
考えているが、透明プラスチックフイルム等を基板に用
いる時は連続ロール状で扱ってよいことは言うまでもな
い。
発明の効果 以上のように本発明は、大型のアクティブマトリクス型
表示パネル基板を低コストで量産性良く製造する方法で
あり、従来の方法と異って、大型基板を所定方向に搬送
し、搬送中に電極膜,絶縁膜,半導体膜,パッシベーシ
ョン膜,色フイルタ膜,配向膜,スペーサ膜,表示媒体
層等を最適の順序により、均一にないしパタン化された
状態で堆積させ、格納庫に納まった時は、ほぼ表示パネ
ル用アクティブマトリクス基板として完成された状態ま
で一連の工程を一貫して遂行する所に特徴があり、同一
の真空システム中で、真空を度々破ったり、マスク交換
をしたりすることがなく、従って極めて量産性に富むと
同時に、低コストで付加価値の高い表示パネル用基板を
形成することができるものである。特にアクティブマト
リクス用機能素子としては、MIM,p−nジャンクショ
ン,ショトキバリヤ層,薄膜バリスタ,薄膜トランジス
タ,MISダイオード(金属−絶縁層−半導体)等はすべて
薄膜技術を用いて形成でき、真空系を採用する故に、蒸
着,スパッタリング,プラズマンCVD,プラズマ重合,プ
ラズマ陽極酸化イオンプレーティング,光励起CVD等の
多くの薄膜製造法が駆使でき、高機能のアクティブ素子
の形成が可能となる。基板が大型になっても、膜形成は
主として細い帯状領域で行われるため、膜厚の均一な制
御や、マスクの基板との密な接触、或は膜の均一なカッ
ティイングが容易となり、基本的に従来の如きフォトエ
ッチング工程は不要となる。今後のメートルサイズ級の
業務用や娯楽用の端末、TV等大型高機能の平板型表示パ
ネルの製造に当っては、利用価値は極めて高く、民生用
及び産業用の高品位,大型,平板型ディスプレイの実現
と低コスト化に大きく寄与しうるものである。
【図面の簡単な説明】
第1図(a)は本発明の一実施例における、大型表示パ
ネル基板の製造法を示す図、第1図(b)は、第1図
(a)の膜堆積部に用いるマスク板の正面図、第2図
(a)は第1図(a)の装置を用いて、アクティブマト
リクス基板を製造する際の途中の基板1部正面図、第2
図(b)は第1図(a)と同じく製造途中の基板要部正
面図、第2図(c)は、本発明の一実施例におけるアク
ティブマトリクス基板の要部正面図、第3図(a),第
4図(a)は各々、非直線素子を各画素に導入した時の
等価回路の1例を示す図、第3図(b),第4図(b)
は各々第3図(a),第4図(a)の非直線素子による
電圧−電流特性の一例を示す図、第5図は本発明のタテ
型の非直線素子を導入した基板の一部正面図、第6図は
本発明の薄膜トランジスタを各画素に導入したアクティ
ブマトリクス基板の一部正面図、第7図は各画素に並列
容量を導入したアクティブマトリクス基板の一部正面
図、第8図は第7図のアクティブマトリクス基板を用い
て構成した表示パネル基板の電気的等価回路の図、第9
図は本発明の膜をパタン状に設ける際の他の実施例を示
す図、第10図(a),(b)は公知のX−Yマトリクス
型表示パネルの構成を示す図である。 1……真空系、2……透明基板格納庫、3……透明基
板、4……透明基板搬送系、5……第1電極膜堆積部、
6……第2電極膜堆積部、7……絶縁膜堆積部、8……
基板収納庫。
フロントページの続き (72)発明者 長沢 雅浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭54−93363(JP,A) 特開 昭57−149748(JP,A) 特開 昭51−75635(JP,A) 特開 昭57−63678(JP,A) アイオニクス 8月号(1970)P.34 菅野卓雄編著「集積回路プロセス技術シ リーズ 半導体プラズマプロセス技術」昭 和55年7月10日(産業図書株式会社)P. 178−181

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】基板を格納する基板格納庫から所定の真空
    度を有する真空系内で、前記基板を搬送する基板搬送系
    の搬送に従い、電極膜堆積工程、絶縁膜堆積工程、及び
    非直線抵抗素子、非直線容量素子及び薄膜トランジスタ
    より選ばれた少なくとも1個の機能素子を堆積する機能
    素子堆積工程を含む工程を順次行うパネルの製造法であ
    って、前記電極膜堆積工程または前記絶縁膜堆積工程を
    経た後、前記機能素子堆積工程を行い、前記電極膜堆積
    工程、前記絶縁膜堆積工程または前記機能素子堆積工程
    の少なくとも何れか1つの堆積工程は、堆積成分の気体
    を堆積する気相堆積法であり、前記気相堆積法には、前
    記気体の発生源から、前記基板搬送系の搬送方向に対し
    て直交方向に広がりを有するスリットを含む遮蔽手段を
    介して、前記基板に前記堆積成分を堆積することによっ
    て前記堆積成分をパターン化することを特徴とする大型
    表示パネル基板の製造法。
  2. 【請求項2】基板搬送系の搬送に従い、電極膜堆積工程
    または絶縁膜堆積工程を経た後、機能素子堆積工程を順
    次行うパネルの製造法であって、前記機能素子堆積工程
    の後に表示素子の構成部品を堆積する表示素子形成工程
    を行うことを特徴とする特許請求の範囲第1項記載の大
    型表示パネル基板の製造法。
  3. 【請求項3】機能素子堆積工程に、半導体膜堆積工程を
    含むことを特徴とする特許請求の範囲第1項または第2
    項何れかに記載の大型表示パネル基板の製造法。
  4. 【請求項4】電極膜堆積工程は、材質の異る電極膜成分
    を時系列的に堆積できるよう、複数段階で行うことを特
    徴とする特許請求の範囲第1項または第2項何れかに記
    載の大型表示パネル基板の製造法。
  5. 【請求項5】複数段階で行う電極膜堆積工程の何れかの
    電極膜成分の主成分が、酸化スズないし酸化インジウム
    の何れかであることを特徴とする特許請求の範囲第4項
    記載の大型表示パネル基板の製造法。
  6. 【請求項6】電極膜堆積工程、絶縁膜堆積工程、機能素
    子堆積工程、半導体膜堆積工程または表示素子形成工程
    工程の少なくとも何れか一工程に、ガス導入系およびガ
    ス排出系を有することを特徴とする特許請求の範囲第1
    項〜第5項何れかに記載の大型表示パネル基板の製造
    法。
  7. 【請求項7】電極膜堆積工程、絶縁膜堆積工程、機能素
    子堆積工程、半導体膜堆積工程または表示素子形成工程
    工程の少なくとも何れか一工程に、放電系を有すること
    を特徴とする特許請求の範囲第1項〜第3項または第6
    項何れかに記載の大型表示パネル基板の製造法。
  8. 【請求項8】基板搬送系は、搬送する基板を間欠的に搬
    送しうるように構成されていることを特徴とする特許請
    求の範囲第1項または第2項何れかに記載の大型表示パ
    ネル基板の製造法。
  9. 【請求項9】基板搬送系の搬送方向に対して直交方向に
    広がりを有するスリットを含む遮蔽手段に、堆積成分の
    気体を間欠的に遮断するシャッターを含むことを特徴と
    する特許請求の範囲第1項、第2項または第8項何れか
    に記載の大型表示パネル基板の製造法。
  10. 【請求項10】絶縁膜堆積工程で、少なくとも金属ある
    いは硅素の酸化物ないし窒化物の何れかを堆積すること
    を特徴とする特許請求の範囲第1項記載の大型表示パネ
    ル基板の製造法。
  11. 【請求項11】表示素子形成工程の表示素子が、エレク
    トロルミネッセンス素子、エレクトロクロミック素子ま
    たは液晶素子の何れかを形成することを特徴とする特許
    請求の範囲第2項記載の大型表示パネル基板の製造法。
  12. 【請求項12】表示素子形成工程の構成部品が、カラー
    フィルタ膜であることを特徴とする特許請求の範囲第2
    項記載の大型表示パネル基板の製造法。
  13. 【請求項13】表示素子形成工程の構成部品が、液晶分
    子配向制御膜であることを特徴とする特許請求の範囲第
    2項記載の大型表示パネル基板の製造法。
JP60022246A 1984-12-19 1985-02-07 大型表示パネル基板の製造法 Expired - Fee Related JPH0736065B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60022246A JPH0736065B2 (ja) 1985-02-07 1985-02-07 大型表示パネル基板の製造法
US06/810,713 US4775549A (en) 1984-12-19 1985-12-19 Method of producing a substrate structure for a large size display panel and an apparatus for producing the substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60022246A JPH0736065B2 (ja) 1985-02-07 1985-02-07 大型表示パネル基板の製造法

Publications (2)

Publication Number Publication Date
JPS61182084A JPS61182084A (ja) 1986-08-14
JPH0736065B2 true JPH0736065B2 (ja) 1995-04-19

Family

ID=12077432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60022246A Expired - Fee Related JPH0736065B2 (ja) 1984-12-19 1985-02-07 大型表示パネル基板の製造法

Country Status (1)

Country Link
JP (1) JPH0736065B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517243B2 (ja) * 1986-09-11 1996-07-24 東京エレクトロン株式会社 プロ−ブ装置
EP1340215A2 (en) 2000-11-06 2003-09-03 Elite Display Systems Inc. Capacitively switched matrixed el display
JP4609168B2 (ja) 2005-02-28 2011-01-12 セイコーエプソン株式会社 電気泳動表示装置の駆動方法
CN1828397A (zh) * 2005-02-28 2006-09-06 精工爱普生株式会社 电泳显示装置的驱动方法
JP2010039324A (ja) * 2008-08-07 2010-02-18 Bridgestone Corp 情報表示用パネルの製造装置および製造方法
US9664974B2 (en) 2009-03-31 2017-05-30 View, Inc. Fabrication of low defectivity electrochromic devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
アイオニクス8月号(1970)P.34
菅野卓雄編著「集積回路プロセス技術シリーズ半導体プラズマプロセス技術」昭和55年7月10日(産業図書株式会社)P.178−181

Also Published As

Publication number Publication date
JPS61182084A (ja) 1986-08-14

Similar Documents

Publication Publication Date Title
US4775549A (en) Method of producing a substrate structure for a large size display panel and an apparatus for producing the substrate structure
US10714557B2 (en) Substrate for display device and display device including the same
JPH11133450A (ja) 液晶表示装置及びその製造方法
US8293570B2 (en) Method for manufacturing light emitting device
CN113675352B (zh) 一种显示面板及显示装置
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
JPWO2013046606A1 (ja) 薄膜トランジスタ、および画像表示装置
JPH0736065B2 (ja) 大型表示パネル基板の製造法
KR20200081857A (ko) 마스크 및 이의 제조 방법
KR100629174B1 (ko) 박막트랜지스터 기판 및 그의 제조방법
JP2536766B2 (ja) アクティブマトリックス型表示素子
KR100576685B1 (ko) 전자장치용 투명전극
JPS5817421A (ja) 液晶表示素子
JP2005134904A (ja) 薄膜ダイオード表示板及びその製造方法
JP2934115B2 (ja) 薄膜素子及びその製造方法
JPS5922029A (ja) マトリクス表示パネルの製造方法
JPH03156427A (ja) 薄膜トランジスタアレイ
JP3169319B2 (ja) 非線形素子の製造方法
JPH04277722A (ja) カラー液晶表示パネル
JP3097948B2 (ja) 非線形素子の製造方法
JPS62253188A (ja) マトリクス表示装置
JPH04166818A (ja) 液晶表示装置
JPH0869981A (ja) 透明導電膜
JPH02308134A (ja) 薄膜ダイオードの製造方法
JPH03228031A (ja) 非線形抵抗素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees