JPH0736121B2 - アンチスキッド制御装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明はアンチスキッド制御装置
に関し、特に装置の信頼性を向上させることが可能なア
ンチスキッド制御装置に関する。 【０００２】 【従来の技術】従来のアンチスキッド制御装置では、マ
イクロコンピュータを備え、該マイクロコンピュータは
予め定めた制御プログラムに従って入力、演算及び出力
を実行する。このマイクロコンピュータは、制御プログ
ラムの実行中に何らかの原因により暴走状態に陥ること
がある。このようなマイクロコンピュータ暴走時には、
マイクロコンピュータから暴走検出回路に周期的に出力
されるプログラム・ラン信号、即ち動作パルスの出力が
停止されることから、暴走検出回路は当該暴走を検出す
ることができる。そして、暴走検出回路はマイクロコン
ピュータにリセット信号を出力し、該リセット信号を受
けたマイクロコンピュータは自動的に初期状態に戻り、
制御プログラムの最初から処理を開始する。 【０００３】ここで、コンピュータのプログラム動作の
異常を正確に検出するために、電子計算機を用いた制御
システムにおいて、上記暴走検出回路が正常に動作する
ことを予め確認し、その後、被制御装置を制御するため
の制御プログラムを開始する異常監視方法が開示されて
いる（特開昭５４−５６７４０号公報）。 【０００４】 【発明が解決しようとする課題】上記従来の異常監視方
法では、暴走検出回路の正常動作を確認してから制御プ
ログラムを開始しているので、マイクロコンピュータの
暴走による誤制御を防止することは可能である。しかし
ながら、マイクロコンピュータのプログラム動作は正常
であるにもかかわらず、被制御装置に対する制御内容に
係わる演算処理の異常が発生した場合には、その異常を
検出することができず、充分な対応処理をすることがで
きないという問題がある。 【０００５】本願発明は上記の点に鑑みてなされたもの
であり、マイクロコンピュータを備えたアンチスキッド
制御装置において、マイクロコンピュータの演算処理の
異常を制御プログラムの実行中にも判定して、マイクロ
コンピュータに関する異常を確実に検出するとともに、
その異常検出時に充分な安全処理を行うことによって信
頼性の向上したアンチスキッド制御装置を提供すること
を目的とする。 【０００６】 【課題を解決するための手段】上記目的を達成するため
に、本発明によるアンチスキッド制御装置は、車輪の回
転速度を検出し、その回転速度に対応した速度信号を出
力する速度センサと、前記車輪のブレーキ圧力を調節す
る調節手段と、前記速度信号に基づき、予め定めた制御
プログラムに従って演算処理を行い、前記調節手段に対
してブレーキ圧力制御信号を出力するとともに、正常な
プログラム動作が行われているとき所定時間毎に動作パ
ルス信号を出力するマイクロコンピュータと、前記マイ
クロコンピュータから出力される前記動作パルス信号が
少なくとも前記所定時間入力されないとき、前記マイク
ロコンピュータに対してリセットパルス信号を出力する
暴走検出回路とを備えるアンチスキッド制御装置におい
て、前記制御プログラムの実行に先立ち、少なくとも前
記所定時間が経過するまで前記動作パルス信号の出力を
停止する停止手段と、この動作パルス信号の出力停止期
間中に前記暴走検出回路の正常動作により、前記リセッ
トパルスが入力されたとき、前記制御プログラムの実行
を開始する開始手段と、前記制御プログラムの実行時
に、前記マイクロコンピュータの演算処理内容の異常を
判定する判定手段と、前記判定手段が異常判定したとき
に、前記動作パルス信号を停止させて正常動作を行うこ
とが確認されている前記暴走検出回路からリセットパル
ス信号を出力させるリセット手段と、前記判定手段によ
って異常判定されたときから、少なくとも暴走検出回路
からマイクロコンピュータにリセットパルス信号が入力
されるまで、ブレーキ圧力のゆるめ制御を禁止する禁止
手段とを備える。 【０００７】 【作用】上記構成を採用したことにより、マイクロコン
ピュータのプログラム動作の異常はもちろんのこと、マ
イクロコンピュータの演算処理における異常が生じたと
きにも、それらの異常を検出することができる。そし
て、異常検出時には、少なくとも所定時間が経過するま
で動作パルス信号の出力が停止されるので、暴走検出回
路からリセットバルスが出力されて、マイクロコンピュ
ータがリセットされる。このように、マイクロコンピュ
ータの演算処理における異常が生じたときにも、マイク
ロコンピュータのプログラム動作を監視する暴走検出回
路を利用してマイクロコンピュータをリセットするた
め、上記の異常時の安全処理を行うために新たな回路を
設ける必要がない。 【０００８】さらに、マイクロコンピュータは制御プロ
グラムの実行に先立って、暴走検出回路が正常に動作す
るか否かを判定し、正常に動作することを確認したとき
にのみ、制御プログラムの実行を開始する。従って、上
述の場合、正常に動作することが確認されている暴走検
出回路からのリセットパルス信号によって、確実にマイ
クロコンピュータを初期状態に正常復帰させることがで
きる。 【０００９】また、マイクロコンピュータの演算処理に
おける異常が検出されたときには、少なくとも暴走検出
回路からマイクロコンピュータにリセットパルス信号が
入力されるまで、ブレーキ圧力のゆるめ制御が禁止され
る。このため、マイクロコンピュータの異常による誤制
御によって、制動距離が伸長するといった事態を防止す
ることができる。 【００１０】 【実施例】以下、本発明の一実施例を図面を参照しつつ
説明する。第１図は本発明の一実施例の構成を示すブロ
ック図である。 【００１１】１はマイクロコンピュータ２を含む制御装
置を表わす。２はマイクロコンピュータ（以下ＣＰＵと
略称する。）であり、該ＣＰＵ２は所定の制御プログラ
ムに従って車両の車輪速度信号や制動検出信号を取り込
む入力、これらの信号を入力データとして行う演算、及
び該演算結果であるブレーキ油圧制御信号等の出力を行
う。制御装置１はその他に、車輪速センサ１１からの車
輪速度に比例した周波数を持つ交流電圧信号を波形整形
及び増幅してＣＰＵ２の割り込みポートＩ₁ に送る整形
・増幅回路３と、ストップランプスイッチ１２等の制動
検出手段からの制動検出信号及びその他の車両状態セン
サ１３による検出信号を入力してＣＰＵ２の入力ポート
Ｉ₂ に送るバッファ回路４と、ＣＰＵ２の出力ポートＯ
₁ から出力されるブレーキ油圧制御信号、即ちブレーキ
ゆるめ信号を入力し、ブレーキ油圧制御用アクチュエー
タ駆動信号をブレーキ油圧制御アクチュエータ８（被制
御部）に送るブレーキ油圧制御用アクチュエータ駆動回
路５（本発明にいう出力回路に対応する。）とを備えて
いる。車輪速センサ１１は四輪車両の場合、左右前輪及
び後輪の車輪速度を示すパルス信号をそれぞれ個別に出
力する３個のセンサからなり、ストップランプスイッチ
１２はブレーキペダル操作時にその制動操作を示す信号
を制御装置１に送るように接続される。８はブレーキ油
圧系統を制御するブレーキ油圧制御用アクチュエータで
あり、制御装置１内のブレーキ油圧制御用アクチュエー
タ駆動回路５からの駆動信号を受けて、各車輪用のブレ
ーキ装置に印加されるブレーキ油圧を制御してブレーキ
力を制御する構造である。９は車両のイグニッションス
イッチ、７はイグニッションスイッチ９のオン操作時即
ち電源投入時にリセット信号をＣＰＵ２のリセット入力
端子Ｉ_R に送るリセット回路であり、１０はＣＰＵ２に
おいて暴走検出回路６の異常が判断されると、ＣＰＵ２
からの警報信号を受けてランプ表示や警報音発生等を行
う警報器である。 【００１２】６は、ＣＰＵ２のプログラムがノイズ等の
外乱によって暴走したり停止した際、これを検出してリ
セット信号をＣＰＵ２に印加する暴走検出回路であり、
第２図に示すように、充放電回路等により構成され、Ｃ
ＰＵ２の出力ポートＯ₂ から出力される動作パルス信号
Ｓ１をノイズ吸引用コンデンサＣ１を介してフリップフ
ロップＦＦ１のＳ端子に入力し、この信号Ｓ１がこの回
路の発振周期Ｔ₂ 以内に入力されてこないと、暴走検出
回路６は自己発振を起こして、ＣＰＵ２にリセット信号
Ｓ６を時間Ｔ₂ 毎に出力する。即ち、出力端子Ｏ₂ から
の動作パルス信号Ｓ１の入力回路にはコンデンサＣ１，
ＲＳフリップフロップＦＦ１，トランジスタＴｒ１が接
続され、この動作パルス信号Ｓ１が入力されない時、自
己発振を行う回路には、抵抗Ｒ１，Ｒ２とコンデンサＣ
２による時定数回路，充電基準電位及び放電基準電位が
それぞれ入力されるコンパレータ１ＣＯ及びコンパレー
タ２ＣＯ，ＲＳフリップフロップＦＦ２、及び周期Ｔ₂
のリセットパルス信号Ｓ６をＣＰＵ２の入力端子Ｉ_R に
出力するトランジスタＴｒ２が接続されている。 【００１３】次に、第４図及び第５図のフローチャート
により暴走検出回路の動作とそのセルフチェック動作を
含むアンチスキッド制御を説明する。制御装置１のＣＰ
Ｕ２の制御プログラムはステップ１００のスタート番地
から開始され、先ず、ステップ１０１においてすてっぷ
ん４００からのインタラプトルーチン（車輪速信号の入
力）を禁止し、ステップ１０２でブレーキゆるめ制御禁
止のフェイルセーフ処理を行った後、判定ステップ１０
３に進んでスタータスインニ９の吸入時か否かの判定が
行われる。この判定は、スタータスイッチ９の投入後に
ＣＰＵ２のＲＡＭに特定コードを書き込み、このコード
の有無をチェックすることにより行うことができる。ス
タータスイッチ９の投入時であれば「ＹＥＳ」の判定と
なって、次に、ステップ１０４に進んで暴走検出回路６
のセルフチェックに入る。ステップ１０４では、ＣＰＵ
２がリセット信号Ｓ６によってスタータスイッチ９の投
入後にリセットされた回数をカウントするカウンタＣ_R
をクリアする。ステップ１０５では、チェック時間Ｔ₃
（暴走検出回路６の自己発振周期Ｔ₂ より長い時間）を
設定するカウンタＴ_C をクリアする。次にステップ１０
６に進んでカウンタＴ_C のカウントアップが開始され、
次の判定ステップ１０７においてカウンタＴ_C のカウン
ト値（時間）が時間Ｔ₃ に相当する設定値ＫＴ₃ に達し
たか否かが判定され、カウント値が設定値に達するまで
繰り返しステップ１０６と１０７が実行される。そし
て、この間、暴走検出回路６からＣＰＵ２へ印加される
リセット信号Ｓ６を待つことになる。 【００１４】この時、ＣＰＵ２の出力端子Ｏ₂ からの動
作パルス信号Ｓ１は停止されているから、暴走検出回路
６では、第２図，第３図に示すように、フリップフロッ
プＦＦ１の出力Ｑからの信号Ｓ２はＬレベル，トランジ
スタＴｒ１は非導通状態にある。よって、コンデンサＣ
２には回路供給電圧Ｖ_CCが抵抗Ｒ１を介して供給充電さ
れ、第３図に示す電圧信号Ｖ_tcの波形のように上昇し、
コンパレータ１ＣＯの基準電圧Ｖ_ref （Ｈ）を超えた
時、コンパレータ１ＣＯの出力信号Ｓ３がＨレベルとな
り、フリップフロップＦＦ２の入力端子ＳにこのＨレベ
ル信号が印加され、フリップフロップＦＦ２はセット状
態となり、出力Ｑの出力信号Ｓ５はＨレベルに変わる。
従って、トランジスタＴｒ２が導通状態となり、リセッ
ト信号Ｓ６はＬレベルに落ちる。一方、トランジスタＴ
ｒ１も導通状態となるから、コンデンサＣ２は放電さ
れ、その電圧Ｖ_tcはコンパレータ２ＣＯの基準電圧Ｖ
_ref （Ｌ）以下に低下し、その出力信号Ｓ４がＨレベル
に変わり、フリップフロップＦＦ２のリセット端子Ｒに
これを印加してフリップフロップＦＦ２はリセットされ
る。よって、フリップフロップＦＦ２の出力信号Ｓ５は
Ｌレベルに落ち、トランジスタＴｒ２とＴｒ１はオフす
るから、ＣＰＵ２の出力端子Ｉ_R に立上りリセット信号
Ｓ６が印加され、コンデンサＣ２に再び充電が始まり電
圧Ｖ_tcが上昇していく。このような動作が繰り返される
ことにより暴走検出回路６は周期Ｔ₂ とする自己発振を
起こし、ＣＰＵ２から動作パルス信号Ｓ１が入力されな
い間、リセット信号Ｓ６が時間Ｔ₂ 毎にＣＰＵ２に印加
され、ＣＰＵ２はリセットされる。 【００１５】このように、フローチャートのステップ１
０６と１０７の実行中にＣＰＵ２にリセット信号Ｓ６が
印加された場合、ＣＰＵ２のプログラムはスタートのス
テップ１００から再び開始され、判定ステップ１０３に
おいて、今回はスタートスイッチの投入時ではないから
「ＮＯ」の判定が出され、次に、ステップ２００に進ん
でＣＰＵ２のリセット回数をカウントするカウンタＣ_R
をひとつカウントアップさせる。続いて、判定ステップ
２０１に進み、カウンタＣ_R のカウント値、つまりリセ
ット回数が異常とみなされる所定の回数Ｋ₁ に達してい
るか否かが判定され、Ｋ₁ 未満であれば「ＮＯ」の判定
となって、ステップ３００に進み、アンチスキッド制御
に入るための初期化処理が行われる。 【００１６】しかし、上述の暴走検出回路６に異常が発
生し、リセット信号がＣＰＵ２に印加されず時間Ｔ
₃ （Ｔ₃ ＞Ｔ₂ ）に相当するカウント値ＫＴ₃ にカウン
タＴ_C が達した時、判定ステップ１０７にて「ＹＥＳ」
の判定結果が出され、ステップ１０８に進む。ステップ
１０８ではＣＰＵ２から暴走検出回路６の異常を示す警
報信号が警報器１０に出力され、ウォーニングランプの
点灯などによって暴走検出回路６の異常が運転者に知ら
される。そして、次にステップ１０９にてフェイルセー
フ処理が実行され、ブレーキゆるめ動作が禁止される。
この後、再びステップ１０５に戻ってリセット信号がＣ
ＰＵ２へ印加されるまで上記のステップ１０５からステ
ップ１０９までの処理が繰り返し実行され、アンチスキ
ッド制御には移行せず、警報が継続して発せられる。 【００１７】一方、暴走検出回路６が正常に動作してリ
セット信号Ｓ６がＣＰＵに２に印加されてリセットさ
れ、ステップ１０３からステップ２００に、そして、ス
テップ２０１からステップ３００に飛び、ここで初期化
処理が行われると、次に、ステップ３０１にて車輪速セ
ンサ１１からの車輪速信号の割り込みを許可し、第５図
に示すインタラプトルーチン４００に入って、ステップ
４０１で車輪速センサ１１から各車輪速度を示すパルス
信号を取り込み、そのパルス時間を計測する。次に、判
定ステップ３０２に進んで制御周期時間Ｔ₁ が経過した
か否かの判定を行って、時間Ｔ₁ 毎にステップ３０３に
進み、ここで、ＣＰＵ２の出力端子Ｏ₂ から暴走検出回
路６に動作パルス信号Ｓ１がＴ₁ を周期として出力さ
れ、この後、ステップ３０４からアンチスキッド制御に
入る。 【００１８】即ち、ステップ３０４ではステップ４０
０，４０１のインタラプトルーチンで取り込んだ車輪速
信号のパルス時間から車輪速度が算出され、次に判定ス
テップ３０５に進んで現在車両が減速中（制動中）であ
るか否かがストップランプスイッチ１２からの信号によ
り判定され、減速中でなければ「ＮＯ」の判定結果とな
ってステップ３０２に戻り、時間Ｔ₁ 毎の動作パルス信
号Ｓ１の出力と車輪速度演算を繰り返す。一方、減速中
であれば、ステップ３０５において「ＹＥＳ」の判定と
なり、次にステップ３０６に進み、ステップ３０４で算
出された車輪速度から車体の推定速度が演算される。そ
して、ステップ３０７では車輪速度と車体推定速度から
各車輪についてのスリップ率が算出され、次の判定ステ
ップ３０８に進んでステップ３０７で算出されたスリッ
プ率が予め設定された最適スリップ率に一致するか否か
の判定が行われ、スリップ率が最適スリップ率に一致し
ていれば「ＹＥＳ」の判定となってステップ３１０に進
み、ブレーキ作動信号がＣＰＵ２にて発生し、この信号
がブレーキ油圧制御用アクチュエータ駆動回路５に出力
され、該駆動回路５からその駆動信号がブレーキ油圧制
御用アクチュエータ８に出力され、操作通りのブレーキ
がかけられる。しかし、算出されたスリップ率が最適ス
リップ率と一致しない時にはステップ３０８の判定結果
は「ＮＯ」となってステップ３０９に進み、ブレーキゆ
るめ信号がＣＰＵ２で発生し、ブレーキ油圧制御用アク
チュエータ駆動回路５に出力される。ブレーキ油圧制御
用アクチュエータ８は、ブレーキ油圧制御用アクチュエ
ータ駆動回路５からブレーキゆるめ用の駆動信号を受け
ると、それまでかけていたブレーキ力をゆるめるように
作動して、各車輪のスリップ率を制動に最適な最適スリ
ップ率に近づける操作が行われる。 【００１９】次に、ステップ３１１に進んでＣＰＵ２及
び制御装置１の出力回路のチェックが実行される。この
チェックにおいては、ＣＰＵ２及び制御装置１の出力回
路の実体的な処理内容に係わる異常の有無がチェックさ
れ、例えば、ブレーキ油圧制御用アクチュエータ駆動回
路５の出力信号がＣＰＵ２に取り込まれ、ＣＰＵ２にお
いて発生したブレーキ制御信号と一致するか否かのチェ
ックが行われる。そして、次の判定ステップ３１２に進
んで、入出力回路，ＣＰＵ２が正常か否かの判定が行わ
れ、ステップ３１１でチェックした２つの信号が一致し
正常であれば「ＥＳ」の判定となって、再びアンチスキ
ッド制御を行うべくステップ３０２に戻り、ステップ３
０２〜３１１の動作が再び実行され、ＣＰＵ２を含む入
出力回路が正常な限りこれらのステップの処理が繰り返
し実行され、アンチスキッド制御が行われる。 【００２０】一方、ステップ３１１で行ったチェックで
ＣＰＵ２を含む出力回路において異常が検出され、ステ
ップ３１２で正常でないとの判定が出された場合、次
に、ステップ３１３に進んでブレーキゆるめ動作を禁止
するフェイルセーフ処理が行われた後、上述の暴走検出
回路６におけるリセット信号Ｓ６の待ち状態に入るため
にステップ１０５に進む、そして、ステップ１０５では
再びカウンタＴ_C をリセットし、ステップ１０６とステ
ップ１０７においてカウンタＴ_C のカウントアップ動作
が開始される。この間、ＣＰＵ２又は入出力回路に異常
が発生し、ＣＰＵ２から暴走検出回路６への動作パルス
信号Ｓ１が停止されている場合、暴走検出回路６から時
間Ｔ₂ 毎にリセット信号Ｓ６がＣＰＵ２に送られてＣＰ
Ｕ２は確実にリセットされ、プログラムを初期状態に復
帰させる。このように、ＣＰＵ２又は入出力回路に異常
が生じた際、ＣＰＵ２のプログラムによりＣＰＵ２をリ
セットするのではなく、暴走検出回路６を作動させてハ
ード的にＣＰＵ２をリセットさせることができるから、
プログラムを使用した初期化に比べ、確実にＣＰＵ２を
初期状態に正常復帰させることができる。 【００２１】一方、第４図のフローチャートに示すよう
に、スタータスイッチの投入後、ＣＰＵ２又は入出力回
路の異常が複数回発生した場合には、ステップ２００に
おいてリセットカウンタＣ_R がリセット回数をカウント
し、ステップ２０１において、そのリセット回数が所定
の回数Ｋ₁ に達したか否かを判定し、この回数Ｋ₁ に達
していれば、次にステップ２０２に進んで、ＣＰＵ２か
ら警報信号を警報器１０に出力し、ＣＰＵ２又は入出力
回路の異常警報を出すと共に、ステップ２０３において
ブレーキゆるめ動作を禁止するフェイルセーフ処理を行
う。尚、このリセット回数のカウントはプログラムの他
にハードカウンタ１４（第１図）を使用して行うことも
できる。 【００２２】以上説明したように、本実施例によれば、
マイクロコンピュータのプログラムの暴走検出回路をス
タータスイッチの投入時の自動的にセルフチェックする
ことができ、制御装置の信頼性をより向上させることが
できる。また、プログラムにより入出力回路を含むマイ
クロコンピュータの異常を検出した場合には暴走検出回
路を動作させてマイクロコンピュータをハード的にリセ
ットさせることから、より確実に制御装置を初期化して
正常復帰させることができる。更に、このような異常時
のマイクロコンピュータのリセット回数をカウンタによ
り監視し、リセット回数が異常に多い場合にはフェイル
セーフ処理を行って安全性を向上させることができる。 【００２３】 【発明の効果】以上説明したように本発明によれば、マ
イクロコンピュータを備えたアンチスキッド制御装置に
おいて、マイクロコンピュータのプログラム動作の異常
はもちろんのこと、マイクロコンピュータの演算処理に
おける異常をも検出しているために、マイクロコンピュ
ータに関する異常を確実に検出することができる。ま
た、その異常検出時には、正常に動作することが確認さ
れている暴走検出回路からのリセットパルス信号によっ
て、マイクロコンピュータをリセットしているために、
確実にマイクロコンピュータを初期状態に正常復帰させ
ることができる。さらに、マイクロコンピュータの演算
処理における異常が検出されたときには、少なくとも暴
走検出回路からマイクロコンピュータにリセットパルス
信号が入力されるまで、ブレーキ圧力のゆるめ制御を禁
止しているので、マイクロコンピュータの異常による誤
制御によって、制動距離が伸長するといった事態を防止
することができ、アンチスキッド制御装置の信頼性を向
上させることができる。

【図面の簡単な説明】 【図１】アンチスキッド制御システムの電気回路のブロ
ック図である。 【図２】暴走検出回路の回路図である。 【図３】暴走検出回路内各信号のタイミングチャートで
ある。 【図４】暴走検出回路のセルフチェックとリセット回数
のチェックとアンチスキッド制御を示すフローチャート
である。 【図５】車輪速信号計測のインタラプトルーチンを示す
フローチャートである。 【符号の説明】 １ 制御装置 ２ マイクロコンピュータ（ＣＰＵ） ５ ブレーキ油圧制御用アクチュエータ駆動回路（出力
回路） ６ 暴走検出回路 ８ ブレーキ油圧制御用アクチュエータ（被制御部） １０ 警報器 １１，１２，１３ センサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 則之 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (56)参考文献 特開 昭52−147288（ＪＰ，Ａ) 特開 昭54−56740（ＪＰ，Ａ) 特開 昭57−150001（ＪＰ，Ａ) 特公 平５−14821（ＪＰ，Ｂ２)

Claims (1)

1. 【特許請求の範囲】 車輪の回転速度を検出し、その回転速度に対応した速度
   信号を出力する速度センサと、 前記車輪のブレーキ圧力を調節する調節手段と、 前記速度信号に基づき、予め定めた制御プログラムに従
   って演算処理を行い、前記調節手段に対してブレーキ圧
   力制御信号を出力するとともに、正常なプログラム動作
   が行われているとき所定時間毎に動作パルス信号を出力
   するマイクロコンピュータと、 前記マイクロコンピュータから出力される前記動作パル
   ス信号が少なくとも前記所定時間入力されないとき、前
   記マイクロコンピュータに対してリセットパルス信号を
   出力する暴走検出回路とを備えるアンチスキッド制御装
   置において、 前記制御プログラムの実行に先立ち、少なくとも前記所
   定時間が経過するまで前記動作パルス信号の出力を停止
   する停止手段と、 この動作パルス信号の出力停止期間中に前記暴走検出回
   路の正常動作により、前記リセットパルスが入力された
   とき、前記制御プログラムの実行を開始する開始手段
   と、 前記制御プログラムの実行時に、前記マイクロコンピュ
   ータの演算処理内容の異常を判定する判定手段と、 前記判定手段が異常判定したときに、前記動作パルス信
   号を停止させて正常動作を行うことが確認されている前
   記暴走検出回路からリセットパルス信号を出力させるリ
   セット手段と、 前記判定手段によって異常判定されたときから、少なく
   とも暴走検出回路からマイクロコンピュータにリセット
   パルス信号が入力されるまで、ブレーキ圧力のゆるめ制
   御を禁止する禁止手段とを備えることを特徴とするアン
   チスキッド制御装置。