JPH073628B2 - 文字表示属性制御装置 - Google Patents
文字表示属性制御装置Info
- Publication number
- JPH073628B2 JPH073628B2 JP63158378A JP15837888A JPH073628B2 JP H073628 B2 JPH073628 B2 JP H073628B2 JP 63158378 A JP63158378 A JP 63158378A JP 15837888 A JP15837888 A JP 15837888A JP H073628 B2 JPH073628 B2 JP H073628B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- character
- attribute
- data
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims description 14
- 230000015654 memory Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- FTGYKWAHGPIJIT-UHFFFAOYSA-N hydron;1-[2-[(2-hydroxy-3-phenoxypropyl)-methylamino]ethyl-methylamino]-3-phenoxypropan-2-ol;dichloride Chemical compound Cl.Cl.C=1C=CC=CC=1OCC(O)CN(C)CCN(C)CC(O)COC1=CC=CC=C1 FTGYKWAHGPIJIT-UHFFFAOYSA-N 0.000 description 6
- 230000004397 blinking Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 I.実施例と第1図との対応関係 II.実施例の構成 III.実施例の動作 (i)表示サイクルにおける動作 (ii)CPUサイクルにおける動作 IV.実施例のまとめ V.発明の変形態様 発明の効果 〔概 要〕 文字表示装置の文字表示属性制御装置に関し、表示画面
の乱れを少なくすることを目的とし、表示文字記憶手段
から検索された文字パターンと表示属性記憶手段から検
索された表示属性データに基づいて、表示手段により文
字を表示する文字表示装置において、表示属性記憶手段
から読み出された表示属性データを一時保持する保持手
段と、表示属性記憶手段から読み出された表示属性デー
タと保持手段に保持されたデータの一方を選択する選択
手段と、表示文字記憶手段,表示属性記憶手段に対する
中央処理部のアクセスがあるか否かに基づいて、選択手
段の選択動作を制御する制御手段とを具え、中央処理部
による表示属性記憶手段,表示文字記憶手段へのアクセ
スの際に、表示文字記憶手段から検索された文字パター
ンと保持手段に保持された表示属性デーータに基づいて
表示を行なうように構成する。
の乱れを少なくすることを目的とし、表示文字記憶手段
から検索された文字パターンと表示属性記憶手段から検
索された表示属性データに基づいて、表示手段により文
字を表示する文字表示装置において、表示属性記憶手段
から読み出された表示属性データを一時保持する保持手
段と、表示属性記憶手段から読み出された表示属性デー
タと保持手段に保持されたデータの一方を選択する選択
手段と、表示文字記憶手段,表示属性記憶手段に対する
中央処理部のアクセスがあるか否かに基づいて、選択手
段の選択動作を制御する制御手段とを具え、中央処理部
による表示属性記憶手段,表示文字記憶手段へのアクセ
スの際に、表示文字記憶手段から検索された文字パター
ンと保持手段に保持された表示属性デーータに基づいて
表示を行なうように構成する。
本発明は、文字表示装置における文字表示属性制御装置
に関し、特に、文字表示装置内に蓄積されている文字パ
ターンと表示属性データに基づいて表示を行なう文字表
示属性制御装置に関するものである。
に関し、特に、文字表示装置内に蓄積されている文字パ
ターンと表示属性データに基づいて表示を行なう文字表
示属性制御装置に関するものである。
パーソナルコンピュータやワードプロセッサなどに用い
られている文字表示装置(例えばキャラクタディスプレ
イ)においては、表示する文字を反転表示(リバース)
としたり、または点滅表示(ブリンク)としたりという
ような表示属性(アトリビュート)の制御を行なってい
る。
られている文字表示装置(例えばキャラクタディスプレ
イ)においては、表示する文字を反転表示(リバース)
としたり、または点滅表示(ブリンク)としたりという
ような表示属性(アトリビュート)の制御を行なってい
る。
このような文字表示装置のうち蓄積型の装置は、表示す
る文字やその文字のアトリビュートを1画面分記憶して
おくための読み出し書き込みメモリ(VRAM)と、文字パ
ターンを格納している読み出し専用メモリ(ROM)を具
えて、これらのメモリから読み出したデータに基づいて
表示を行なう。
る文字やその文字のアトリビュートを1画面分記憶して
おくための読み出し書き込みメモリ(VRAM)と、文字パ
ターンを格納している読み出し専用メモリ(ROM)を具
えて、これらのメモリから読み出したデータに基づいて
表示を行なう。
第4図は、従来の文字表示装置の説明図である。
アトリビュートデータを記憶しているアトリビュートVR
AM403および文字データを記憶している文字VRAM404は、
表示コントローラ401で生成された表示アドレスに基づ
いてアクセスされる。
AM403および文字データを記憶している文字VRAM404は、
表示コントローラ401で生成された表示アドレスに基づ
いてアクセスされる。
この表示アドレスは、文字表示部409上の表示位置に対
応しており、文字表示部409の画面が走査されるととも
に順々に生成される。
応しており、文字表示部409の画面が走査されるととも
に順々に生成される。
文字VRAM404から出力された文字データに基づいてフォ
ントROM405から文字フォントが検索され、この文字フォ
ントは、アトリビュート制御部406においてアトリビュ
ートVRAM403からのアトリビュートデータに基づいて変
換されてから、文字表示部409で表示される。
ントROM405から文字フォントが検索され、この文字フォ
ントは、アトリビュート制御部406においてアトリビュ
ートVRAM403からのアトリビュートデータに基づいて変
換されてから、文字表示部409で表示される。
各部の動作は、CPU410とは独立の基本サイクルに同期し
ており、例えば、あるサイクルにおいて文字VRAM404か
ら読み出された文字データは、次のサイクルでフォント
ROM405に渡されて、文字フォントが検索される。更に次
のサイクルには、この検索された文字フォントがアトリ
ビュート制御部406に渡される。
ており、例えば、あるサイクルにおいて文字VRAM404か
ら読み出された文字データは、次のサイクルでフォント
ROM405に渡されて、文字フォントが検索される。更に次
のサイクルには、この検索された文字フォントがアトリ
ビュート制御部406に渡される。
一方、CPU410がアトリビュートVRAM403,文字VRAM404を
アクセスする際には、アクセス切換回路407は、CPU410
が出力するCPUアクセス要求信号に基づいて、1基本サ
イクル分のCPUアクセス信号を作る。
アクセスする際には、アクセス切換回路407は、CPU410
が出力するCPUアクセス要求信号に基づいて、1基本サ
イクル分のCPUアクセス信号を作る。
このCPUアクセス信号がアドレス切換回路402に入力され
ている間は、アドレス切換回路402によってCPU410が要
求しているアドレス(CPUアドレス)が選択される。
ている間は、アドレス切換回路402によってCPU410が要
求しているアドレス(CPUアドレス)が選択される。
従って、アトリビュートVRAM403,文字VRAM404は、CPUア
ドレスに基づいてアクセスされる。
ドレスに基づいてアクセスされる。
このようにして、1表示サイクルがCPU410のアクセス用
として明け渡され、CPU410は、データバッファ408を介
してアトリビュートVRAM403および文字VRAM404をアクセ
スする。このようなサイクルをCPUサイクルと称する。
として明け渡され、CPU410は、データバッファ408を介
してアトリビュートVRAM403および文字VRAM404をアクセ
スする。このようなサイクルをCPUサイクルと称する。
CPUサイクルにおいては、アトリビュートVRAM403,文字V
RAM404のデータラインにあるデータは、CPU410がアクセ
スしているデータ(CPUデータ)となる。
RAM404のデータラインにあるデータは、CPU410がアクセ
スしているデータ(CPUデータ)となる。
一方、表示コントローラ401,フォントROM405,アトリビ
ュート制御部406および文字表示部409は、CPUサイクル
の間も表示サイクルにおける動作と同様に動作してい
る。
ュート制御部406および文字表示部409は、CPUサイクル
の間も表示サイクルにおける動作と同様に動作してい
る。
ところで、上述した従来方式にあっては、CPUサイクル
においては、文字VRAM404のデータラインに現れたCPUデ
ータによってフォントROM405から文字フォントが読み出
され、これとアトリビュートVRAM403のデータラインに
現れたCPUデータがアトリビュートデータとしてアトリ
ビュート制御部406に入力される。
においては、文字VRAM404のデータラインに現れたCPUデ
ータによってフォントROM405から文字フォントが読み出
され、これとアトリビュートVRAM403のデータラインに
現れたCPUデータがアトリビュートデータとしてアトリ
ビュート制御部406に入力される。
これらの文字フォントおよびアトリビュートデータは、
表示コントローラ401によって指定された表示アドレス
のデータではないので、これらのデータをそのまま表示
すると、文字表示部409の表示が乱れてしまうという問
題点があった。
表示コントローラ401によって指定された表示アドレス
のデータではないので、これらのデータをそのまま表示
すると、文字表示部409の表示が乱れてしまうという問
題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、アトリビュートデータを制御してキャラクタディ
スプレイの表示の乱れを少なくするようにした文字表示
属性制御装置を提供することを目的としている。
あり、アトリビュートデータを制御してキャラクタディ
スプレイの表示の乱れを少なくするようにした文字表示
属性制御装置を提供することを目的としている。
第1図は、本発明の文字表示属性制御装置の原理ブロッ
ク図である。
ク図である。
図において、表示文字記憶手段106から検索された文字
パターンと表示文字記憶手段102から検索された表示属
性データに基づいて、表示手段105により文字を表示す
る文字表示装置において、保持手段103は、表示属性記
憶手段102から読み出された表示属性データを一時保持
する。
パターンと表示文字記憶手段102から検索された表示属
性データに基づいて、表示手段105により文字を表示す
る文字表示装置において、保持手段103は、表示属性記
憶手段102から読み出された表示属性データを一時保持
する。
選択手段104は、表示属性記憶手段102から読み出された
表示属性データと保持手段103に保持されたデータの一
方を選択する。
表示属性データと保持手段103に保持されたデータの一
方を選択する。
制御手段101は、表示文字記憶手段106,表示属性記憶手
段102に対する中央処理部107のアクセスがあるか否かに
基づいて、選択手段104の選択動作を制御する。
段102に対する中央処理部107のアクセスがあるか否かに
基づいて、選択手段104の選択動作を制御する。
従って、全体として、中央処理部107による表示属性記
憶手段102,表示文字記憶手段106へのアクセスの際に、
文字表示記憶手段106から検索された文字パターンと保
持手段103に保持された表示属性データに基づいて表示
を行なうように構成する。
憶手段102,表示文字記憶手段106へのアクセスの際に、
文字表示記憶手段106から検索された文字パターンと保
持手段103に保持された表示属性データに基づいて表示
を行なうように構成する。
制御手段101は、中央処理部107から表示属性記憶手段10
2および表示文字記憶手段106へのアクセスがあるか否か
を判断する。
2および表示文字記憶手段106へのアクセスがあるか否か
を判断する。
選択手段104は、制御手段101の判断結果に基づいて、中
央処理部107からのアクセスがないときは、表示属性記
憶手段102からの表示属性データを選択し、中央処理部1
07が表示属性記憶手段102および表示文字記憶手段106に
対してアクセスする際には、保持手段103に保持されて
いる表示属性データを選択する。
央処理部107からのアクセスがないときは、表示属性記
憶手段102からの表示属性データを選択し、中央処理部1
07が表示属性記憶手段102および表示文字記憶手段106に
対してアクセスする際には、保持手段103に保持されて
いる表示属性データを選択する。
本発明にあっては、中央処理部107が表示属性記憶手段1
02をアクセスしているときに、保持手段103に保持され
た表示属性データに基づいて表示を行なうことにより、
表示手段105の表示の乱れを少なくすることができる。
02をアクセスしているときに、保持手段103に保持され
た表示属性データに基づいて表示を行なうことにより、
表示手段105の表示の乱れを少なくすることができる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明の一実施例における文字表示属性制御
装置を用いた文字表示装置の構成を示す。
装置を用いた文字表示装置の構成を示す。
I.実施例と第1図との対応関係 ここで、本発明の実施例と第1図との対応関係を示して
おく。
おく。
制御手段101は、アクセス切換回路207に相当する。
表示属性記憶手段102は、アトリビュート読み出し書き
込みメモリ(VRAM)203に相当する。
込みメモリ(VRAM)203に相当する。
保持手段103は、ラッチ221に相当する。
選択手段104は、セレクタ222に相当する。
表示手段105は、文字表示部209に相当する。
表示文字記憶手段106は、文字VRAM204,フォントROM205
に相当する。
に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
実施例について説明する。
II.実施例の構成 第2図において、文字表示装置は、表示アドレスを生成
する表示コントローラ201と、アトリビュートデータを
記憶する読み出し書き込みメモリ(アトリビュートVRA
M)203と、文字コードを記憶する文字VRAM204と、文字
フォントを格納している読み出し専用メモリ(フォント
ROM)205と、アトリビュートデータに基づいて文字フォ
ントを加工するアトリビュート制御部206と、中央処理
装置(CPU)からのアクセス要求に基づいてCPUアクセス
信号を出力するアクセス切換回路207と、CPUアクセス信
号に基づいて表示アドレスとCPUアドレスのどちらか一
方を選択してアトリビュートVRAM203,文字VRAM204に供
給するアドレス切換回路202と、CPUとアトリビュートVR
AM203,文字VRAM204との間のデータの授受を媒介するデ
ータバッファ208と、アトリビュートVRAM203から読み出
されたアトリビュートデータを一時保持するラッチ221
と、CPUアクセス信号に基づいて入力端子A,Bに入力され
たデータのうち一方を選択するセレクタ222と、表示を
行なう文字表示部209とで構成されている。
する表示コントローラ201と、アトリビュートデータを
記憶する読み出し書き込みメモリ(アトリビュートVRA
M)203と、文字コードを記憶する文字VRAM204と、文字
フォントを格納している読み出し専用メモリ(フォント
ROM)205と、アトリビュートデータに基づいて文字フォ
ントを加工するアトリビュート制御部206と、中央処理
装置(CPU)からのアクセス要求に基づいてCPUアクセス
信号を出力するアクセス切換回路207と、CPUアクセス信
号に基づいて表示アドレスとCPUアドレスのどちらか一
方を選択してアトリビュートVRAM203,文字VRAM204に供
給するアドレス切換回路202と、CPUとアトリビュートVR
AM203,文字VRAM204との間のデータの授受を媒介するデ
ータバッファ208と、アトリビュートVRAM203から読み出
されたアトリビュートデータを一時保持するラッチ221
と、CPUアクセス信号に基づいて入力端子A,Bに入力され
たデータのうち一方を選択するセレクタ222と、表示を
行なう文字表示部209とで構成されている。
セレクタ222の入力端子Aには、アトリビュートVRAM203
からのアトリビュートデータが入力されており、入力端
子Bには、ラッチ221の出力が入力されている。
からのアトリビュートデータが入力されており、入力端
子Bには、ラッチ221の出力が入力されている。
表示コントローラ201から出力されている表示アドレス
は、アドレス切換回路202とアトリビュート制御部206に
入力されており、文字表示部209の表示位置と対応して
いる。
は、アドレス切換回路202とアトリビュート制御部206に
入力されており、文字表示部209の表示位置と対応して
いる。
アクセス切換回路207によって出力されるCPUアクセス信
号は、アドレス切換回路202,アトリビュートVRAM203,文
字VRAM204,セレクタ222,アトリビュート制御部206に入
力されている。
号は、アドレス切換回路202,アトリビュートVRAM203,文
字VRAM204,セレクタ222,アトリビュート制御部206に入
力されている。
データバッファ208は、アトリビュートVRAM203とラッチ
221,セレクタ222とを結ぶデータラインAと、文字VRAM2
04とフォントROM205とを結ぶデータラインBのそれぞれ
に接続されている。
221,セレクタ222とを結ぶデータラインAと、文字VRAM2
04とフォントROM205とを結ぶデータラインBのそれぞれ
に接続されている。
また、表示アドレスが出力されるタイミング(基本サイ
クル)によって、各部がデータをやりとりする動作の同
期がとられている。
クル)によって、各部がデータをやりとりする動作の同
期がとられている。
III.実施例の動作 第3図は、第2図に示した実施例による文字表示属性制
御装置の動作を説明するタイミング図である。
御装置の動作を説明するタイミング図である。
以下、第2図および第3図を参照して、実施例の動作を
表示サイクルにおける動作とCPUサイクルにおける動作
とに分けて説明する。
表示サイクルにおける動作とCPUサイクルにおける動作
とに分けて説明する。
(i)表示サイクルにおける動作 表示コントローラ201は、文字表示部209において表示位
置が走査されるに従って次々に表示位置に対応した表示
アドレスを生成してアドレス切換回路202に入力する
(第3図(イ)参照)。
置が走査されるに従って次々に表示位置に対応した表示
アドレスを生成してアドレス切換回路202に入力する
(第3図(イ)参照)。
アドレス切換回路202は、表示アドレスを選択し、アト
リビュートVRAM203および文字VRAM204に供給するので、
これらのメモリは表示アドレスに基づいてアクセスされ
る。
リビュートVRAM203および文字VRAM204に供給するので、
これらのメモリは表示アドレスに基づいてアクセスされ
る。
例えば、第3図(イ)の表示アドレスによってアトリ
ビュートVRAM203,文字VRAM204をアクセスすると、アト
リビュートデータ(第3図(ハ)参照)および文字コ
ード(第3図(ロ)参照)がそれぞれデータラインA,
Bに出力される。
ビュートVRAM203,文字VRAM204をアクセスすると、アト
リビュートデータ(第3図(ハ)参照)および文字コ
ード(第3図(ロ)参照)がそれぞれデータラインA,
Bに出力される。
このようにしてアトリビュートVRAM203から読み出され
たアトリビュートデータは、次の表示サイクルでラッ
チ221およびセレクタ222の入力端子Aに入力される。ラ
ッチ221からは、表示アドレスの1文字前の表示アド
レスに対応したデータが出力され、かわりにアトリビュ
ートデータが保持される。
たアトリビュートデータは、次の表示サイクルでラッ
チ221およびセレクタ222の入力端子Aに入力される。ラ
ッチ221からは、表示アドレスの1文字前の表示アド
レスに対応したデータが出力され、かわりにアトリビュ
ートデータが保持される。
セレクタ222は、表示サイクルにおいては入力端子Aに
入力されたデータを選択するので、アトリビュートデー
タがアトリビュート制御部206に入力される(第3図
(ホ)参照)。
入力されたデータを選択するので、アトリビュートデー
タがアトリビュート制御部206に入力される(第3図
(ホ)参照)。
一方、文字VRAM204から検索された文字コードは、次
の表示サイクルにおいて、フォントROM205から文字フォ
ントを検索する(第3図(ニ)参照)。
の表示サイクルにおいて、フォントROM205から文字フォ
ントを検索する(第3図(ニ)参照)。
文字フォントは、次のサイクルにアトリビュート制御
部206に渡される。アトリビュート制御部206は、文字フ
ォントとアトリビュートデータに基づいて、例えば
4ビットごとの表示データ(第3図(ヘ)参照)とし
て出力する。
部206に渡される。アトリビュート制御部206は、文字フ
ォントとアトリビュートデータに基づいて、例えば
4ビットごとの表示データ(第3図(ヘ)参照)とし
て出力する。
このようにして、例えば反転表示などのアトリビュート
を伴った文字が、文字表示部209によって表示される。
を伴った文字が、文字表示部209によって表示される。
(ii)CPUサイクルにおける動作 CPUがアトリビュートVRAM203および文字VRAM204に対し
てアクセスを行なう際には、まず、CPUはCPUアクセス要
求信号(第3図(チ)参照)を出力する。
てアクセスを行なう際には、まず、CPUはCPUアクセス要
求信号(第3図(チ)参照)を出力する。
アクセス切換回路207は、基本サイクル(第3図(ト)
参照)の立ち下がりにおいて、CPUアクセス要求信号が
出力されている場合、このサイクルをCPUサイクルとし
て、基本サイクルに同期したCPUアクセス信号(第3図
(リ)参照)を出力する。
参照)の立ち下がりにおいて、CPUアクセス要求信号が
出力されている場合、このサイクルをCPUサイクルとし
て、基本サイクルに同期したCPUアクセス信号(第3図
(リ)参照)を出力する。
アドレス切換回路202にCPUアクセス信号が入力される
と、アトリビュートVRAM203,文字VRAM204に指定される
アドレスとしては、CPUによって指定されたアドレスが
有効となる。従って、表示コントローラ201から出力さ
れる表示アドレス(第3図(イ)参照)によって、ア
トリビュートVRAM203,文字VRAM204からアトリビュート
データおよび文字コードは読み出されない。
と、アトリビュートVRAM203,文字VRAM204に指定される
アドレスとしては、CPUによって指定されたアドレスが
有効となる。従って、表示コントローラ201から出力さ
れる表示アドレス(第3図(イ)参照)によって、ア
トリビュートVRAM203,文字VRAM204からアトリビュート
データおよび文字コードは読み出されない。
CPUは、アトリビュートVRAM203および文字VRAM204のア
ドレスを指定し、データラインA,Bとデータバッファ208
を介してそれぞれのデータの授受を行なう。このため、
CPUサイクルの次のサイクルにおいて、データラインA,B
上にあるデータは、第3図(ロ)および(ハ)に示すよ
うにCPUデータとなり、CPUデータがラッチ221,セレクタ
222の入力端子AおよびフォントROM205に入力される。
ドレスを指定し、データラインA,Bとデータバッファ208
を介してそれぞれのデータの授受を行なう。このため、
CPUサイクルの次のサイクルにおいて、データラインA,B
上にあるデータは、第3図(ロ)および(ハ)に示すよ
うにCPUデータとなり、CPUデータがラッチ221,セレクタ
222の入力端子AおよびフォントROM205に入力される。
一方、ラッチ221は、1文字前の表示アドレスに対応
したアトリビュートデータを出力し、セレクタ222の
入力端子Bに入力する。
したアトリビュートデータを出力し、セレクタ222の
入力端子Bに入力する。
セレクタ222は、CPUアクセス信号に基づいてCPUサイク
ルのデータが入力端子Aに入力されているか否かを判断
し、入力端子Bに入力されたデータを選択する。
ルのデータが入力端子Aに入力されているか否かを判断
し、入力端子Bに入力されたデータを選択する。
これにより、セレクタ222によって選択されたアトリビ
ュートデータは変化しないので、表示アドレスに対応
するアトリビュートデータとしてアトリビュートデータ
を出力する。
ュートデータは変化しないので、表示アドレスに対応
するアトリビュートデータとしてアトリビュートデータ
を出力する。
一方、フォントROM205からはCPUデータによって文字フ
ォントが読み出されるが、この文字フォントは正規の
データではない。
ォントが読み出されるが、この文字フォントは正規の
データではない。
そこで、アトリビュート制御部206においては、CPUアク
セス信号に基づいて、入力された文字フォントがCPUデ
ータによって読み出されたものか否かを判別し、文字フ
ォントが正規のデータでない場合は無視して空白として
扱う。
セス信号に基づいて、入力された文字フォントがCPUデ
ータによって読み出されたものか否かを判別し、文字フ
ォントが正規のデータでない場合は無視して空白として
扱う。
このようにして、例えば表示アドレスに対応する基本
サイクルがCPUサイクルとなった場合は、文字表示部209
は、表示アドレスに対応する表示位置に、表示アドレ
スに対応したアトリビュートデータを用いて表示属
性制御を施された空白を表示する。
サイクルがCPUサイクルとなった場合は、文字表示部209
は、表示アドレスに対応する表示位置に、表示アドレ
スに対応したアトリビュートデータを用いて表示属
性制御を施された空白を表示する。
IV.実施例のまとめ 上述のように、セレクタ222がCPUアクセス信号に基づい
て、アトリビュートデータを選択することにより、CPU
サイクルにおいては1文字前の表示サイクルにおけるア
トリビュートデータを用いるようにする。また、フォト
ROM205からCPUデータによって読み出された文字フォン
トは無視して、表示文字は空白として扱うようにした。
て、アトリビュートデータを選択することにより、CPU
サイクルにおいては1文字前の表示サイクルにおけるア
トリビュートデータを用いるようにする。また、フォト
ROM205からCPUデータによって読み出された文字フォン
トは無視して、表示文字は空白として扱うようにした。
ここで、ある文字のアトリビュートデータは、その前の
文字のアトリビュートデータと同じである可能性が高い
と考えられる。
文字のアトリビュートデータと同じである可能性が高い
と考えられる。
従って、次に画面を走査したときに正しいアトリビュー
トデータによってその文字が表示されても、アトリビュ
ートが変わらない可能性が高いので、文字表示部209の
表示画面の乱れを少なくすることができる。
トデータによってその文字が表示されても、アトリビュ
ートが変わらない可能性が高いので、文字表示部209の
表示画面の乱れを少なくすることができる。
更に、文字表示部209が液晶表示板(LCD)である場合
は、液晶の応答速度が遅いので表示の変化が平滑され、
乱れが目立ちにくいので特に有効である。
は、液晶の応答速度が遅いので表示の変化が平滑され、
乱れが目立ちにくいので特に有効である。
V.発明の変形態様 なお、「I.実施例と第1図との対応関係」において、本
発明と実施例との対応関係を説明しておいたが、これに
限られることはなく、本発明には各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。
発明と実施例との対応関係を説明しておいたが、これに
限られることはなく、本発明には各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、中央処理部によるア
クセスがあるときは、保持手段に保持されている表示属
性データを選択して表示を行なうことにより、表示画面
の乱れが目立たなくなるので、実用的には極めて有用で
ある。
クセスがあるときは、保持手段に保持されている表示属
性データを選択して表示を行なうことにより、表示画面
の乱れが目立たなくなるので、実用的には極めて有用で
ある。
【図面の簡単な説明】 第1図は本発明の文字表示属性制御装置の原理ブロック
図、 第2図は本発明の一実施例による文字表示属性制御装置
を用いた文字表示装置の構成ブロック図、 第3図は第2図に示した実施例による文字表示属性制御
装置の動作を説明するタイミング図、 第4図は従来の文字表示装置の説明図である。 図において、 101は制御手段、 102は表示属性記憶手段、 103は保持手段、 104は選択手段、 105は表示手段、 106は表示文字記憶手段、 107は中央処理部、 201,401は表示コントローラ、 202,402はアドレス切換回路、 203,403はアトリビュートVRAM、 204,404は文字VRAM、 205,405はフォントROM、 206,406はアトリビュート制御部、 207,407はアクセス切換回路、 208,408はデータバッファ、 209,409は文字表示部、 221はラッチ、 222はセレクタ、 410は中央処理装置(CPU)である。
図、 第2図は本発明の一実施例による文字表示属性制御装置
を用いた文字表示装置の構成ブロック図、 第3図は第2図に示した実施例による文字表示属性制御
装置の動作を説明するタイミング図、 第4図は従来の文字表示装置の説明図である。 図において、 101は制御手段、 102は表示属性記憶手段、 103は保持手段、 104は選択手段、 105は表示手段、 106は表示文字記憶手段、 107は中央処理部、 201,401は表示コントローラ、 202,402はアドレス切換回路、 203,403はアトリビュートVRAM、 204,404は文字VRAM、 205,405はフォントROM、 206,406はアトリビュート制御部、 207,407はアクセス切換回路、 208,408はデータバッファ、 209,409は文字表示部、 221はラッチ、 222はセレクタ、 410は中央処理装置(CPU)である。
Claims (1)
- 【請求項1】表示文字記憶手段(106)から検索された
文字パターンと表示属性記憶手段(102)から検索され
た表示属性データに基づいて、表示手段(105)により
文字を表示する文字表示装置において、 前記表示属性記憶手段(102)から読み出された表示属
性データを一時保持する保持手段(103)と、 前記表示属性記憶手段(102)から読み出された表示属
性データと前記保持手段(103)に保持されたデータの
一方を選択する選択手段(104)と、 前記表示文字記憶手段(106),前記表示属性記憶手段
(102)に対する中央処理部(107)のアクセスがあるか
否かに基づいて、前記選択手段(104)の選択動作を制
御する制御手段(101)と、 を具え、中央処理部(107)による前記表示属性記憶手
段(102),前記表示文字記憶手段(106)へのアクセス
の際に、前記文字記憶手段(106)から検索された文字
パターンと前記保持手段(103)に保持された表示属性
データに基づいて表示を行なうように構成したことを特
徴とする文字表示属性制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158378A JPH073628B2 (ja) | 1988-06-27 | 1988-06-27 | 文字表示属性制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158378A JPH073628B2 (ja) | 1988-06-27 | 1988-06-27 | 文字表示属性制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH027092A JPH027092A (ja) | 1990-01-11 |
| JPH073628B2 true JPH073628B2 (ja) | 1995-01-18 |
Family
ID=15670395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158378A Expired - Fee Related JPH073628B2 (ja) | 1988-06-27 | 1988-06-27 | 文字表示属性制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073628B2 (ja) |
-
1988
- 1988-06-27 JP JP63158378A patent/JPH073628B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH027092A (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5845327A (en) | Cache coherency where multiple processors may access the same data over independent access paths | |
| JPH0348370A (ja) | メモリアクセス制御回路 | |
| JPH0456316B2 (ja) | ||
| US5926159A (en) | Display control apparatus and method therefor capable of limiting an area for partial rewriting | |
| JPH073628B2 (ja) | 文字表示属性制御装置 | |
| JP3278211B2 (ja) | 情報処理装置及び方法 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JP2564518B2 (ja) | イメ−ジプロセツサによる文字表示方式 | |
| JPH10105212A (ja) | 表示制御システム | |
| JPH02158828A (ja) | マルチウィンドウのリンク表示方法 | |
| JPS59180584A (ja) | 画面表示制御装置 | |
| JPH11109937A (ja) | 表示制御装置 | |
| JP2869658B2 (ja) | 論理演算方式 | |
| JPH10283303A (ja) | 画像処理装置及びその方法 | |
| JPS59210485A (ja) | ビデオram制御回路 | |
| JPH03250488A (ja) | メモリバス制御方法 | |
| JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
| JPS63184791A (ja) | ブリンク制御方式 | |
| JPH07160229A (ja) | メモリ制御装置 | |
| JPS63115228A (ja) | 表示処理方式 | |
| JPH05204414A (ja) | プログラマブルコントローラシステム | |
| JPH0490046A (ja) | 線描画処理装置 | |
| JPH06110837A (ja) | 携帯型電子機器 | |
| JPH0769780B2 (ja) | 表示処理装置 | |
| JPH0573240B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |