JPH0736387B2 - 半導体デバイスの製造法 - Google Patents

半導体デバイスの製造法

Info

Publication number
JPH0736387B2
JPH0736387B2 JP61208086A JP20808686A JPH0736387B2 JP H0736387 B2 JPH0736387 B2 JP H0736387B2 JP 61208086 A JP61208086 A JP 61208086A JP 20808686 A JP20808686 A JP 20808686A JP H0736387 B2 JPH0736387 B2 JP H0736387B2
Authority
JP
Japan
Prior art keywords
temperature
silicon
substrate
semiconductor device
heat pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61208086A
Other languages
English (en)
Other versions
JPS62112319A (ja
Inventor
ゴードン・ピーター・バーンズ
Original Assignee
エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB08522195A external-priority patent/GB2179930A/en
Priority claimed from GB08530053A external-priority patent/GB2183679A/en
Application filed by エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン filed Critical エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Publication of JPS62112319A publication Critical patent/JPS62112319A/ja
Publication of JPH0736387B2 publication Critical patent/JPH0736387B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 本発明は、エピタキシャル層を単結晶シリコン物体の表
面上に形成する半導体デバイスの製造法に関する。
エピタキシャル層を単結晶シリコン物体の表面上に形成
する半導体デバイスの製造法は提案されており、その方
法は水素ガス気流をシリコン物体上に通し、ヒートパル
スを適用してシリコン物体を1000℃以上の温度に加熱
し、シリコン物体が1000℃以上の温度にある間にシリコ
ン物体上にシリコンキャリアガスを通してシリコン物体
上にシリコンを堆積する。
英国特許願第1071412号にはそのような方法が記載され
ている。英国特許願第1071412号に記載してある装置に
おいては、シリコン物体は反応空間内で1000℃の温度に
加熱され、次いで物体を1000℃の温度に維持したまま、
水素を物体上に13分間通す。混合室を清浄化した後、物
体の温度を1200℃に上昇させ、混合室中でシリコンテト
ラクロライドと混ぜた供給源からの水素を物体上に通
す。物体は１分間1200℃に維持され、その間にシリコン
テトラクロライドの水素による還元で生成したシリコン
が物体上に堆積する。次いでシリコン物体の温度を950
℃に下げて堆積を更に15分間継続する。
英国特許願第1071412号に記載されたこの方法は、水素
中、1000℃の温度で13分間、シリコン物体の予備クリー
ニングを必要とする。そこでシリコン物体はかなり長時
間高温に曝されて、その間に拡散とか脱ガスとかの問題
がシリコン物体中で生起することがある。
上述の問題点を克服し、あるいは少なくとも軽減するこ
とが本発明の目的である。
本発明の或る態様によれば、エピタキシャル層を単結晶
シリコン物体の表面上に堆積する半導体デバイスの製造
法が提供され、この方法は、水素ガス気流をシリコン物
体上に通すこと、ヒートパルスを適用してシリコン物体
を1000℃以上の温度に加熱すること、およびシリコン物
体が1000℃以上の温度にある間にシリコン物体上にシリ
コンキャリアガスを通してシリコン物体上にシリコンを
堆積することを含んでなる方法において、シリコン物体
が900℃以下の温度にある間に水素気流をシリコン物体
上に通し、ヒートパルスを適用してシリコン物体を900
℃以下の温度から1000℃以上の温度まで加熱し、ヒート
パルスによってシリコン物体を15乃至120秒の範囲の時
間、1000℃以上の温度に維持し、それによってシリコン
物体が1000℃以上の温度にある間に堆積したシリコンに
よってシリコン物体の前記表面を被覆することを特徴と
する。
本書に使用する「ヒートパルス」なる用語は、基体の温
度を必要に応じて上昇させるための比較的短時間、通常
２分足らずの間の熱の適用を意味するものと解すべきで
ある。
かくして、本発明方法においては、900℃以下の温度で
水素をシリコン物体上に通す、すなわち900℃以下の温
度でシリコン物体表面のクリーニングが通常起こるの
で、水素置換の際に拡散および／または脱ガスは少なく
とも実質的に軽減される。次いでシリコン物体の温度を
約15秒乃至約120秒の間、1000℃以上の温度に上昇させ
ると、その間に反応室内で基体のクリーニングが行なわ
れシリコンの堆積が少なくとも開始される。かくして本
発明者等は、驚くべきことに、比較的短時間のヒートパ
ルスの適用の間にクリーニングを行なうことができ、英
国特許願第1071412号に記載された装置で必要とするよ
うな1000℃の温度の水素中での可成り長期間、すなわち
10分またはそれ以上のクリーニングをする必要がなく、
シリコン物体中に生ずる脱ガスや拡散の如き問題発生の
機会を減少し得ることを確認した。
シリコン物体は、輻射熱源によって1000℃以上の温度、
好ましくは1000乃至1250℃の範囲に加熱されることがよ
い。かくして反応室内の基体のクリーニングを単に輻射
熱源を用いてのヒートパルスの適用によって達成するこ
とができる。
本発明方法は反応室内で行なわれ、シリコン物体は、ア
ールシーエイ・レビュー（RCA review）,31巻,187頁（1
970年）に記載されたようなクリーニング方法を使用し
て、反応室に入れる前にクリーニングし得るから、シリ
コン物体は、反応室に入れたときには、汚染物質種、特
に炭素および金属を実質的に含まない薄い表面酸化物層
をその上に設けている。表面酸化物層は基体を反応室に
入れる間の表面汚染の危険を減少する。ヒートパルスの
始めにおいてシリコン物体すなわち基体の温度が上昇す
るにつれて、アモルファスの、次いで多結晶質のシリコ
ンが堆積するが、基体温度が充分に高くなると表面から
酸化物の昇華が起こり、存在するアモルファスまたは多
結晶質堆積物はすべて分裂して、それらと酸化物の層は
取除かれる。基体の温度上昇は、基体表面上に存在す
る、堆積したアモルファスまたは多結晶質シリコンと二
酸化シリコンとの間の反応を促進し、約1000℃で昇華す
る一酸化シリコンを形成することとなろう。かくして、
反応室内のシリコン物体すなわち基体をクリーニングす
る工程は、ヒートパルスを適用する工程中に行なわれ、
基体温度を1000℃以上の温度、但し、例えば1250℃以下
の温度に上昇させるヒートパルスの部分で行なうことが
できる。基体表面が充分に清浄となったら直ちに、エピ
タキシャル層成長がシリコン物体の温度を1000℃以上に
維持している間に進行する。
シリコンキャリアガスをシリコン物体すなわち基体上に
通すことはヒートパルスの開始後または開始前に始めて
よい。後者の場合には、シリコンキャリアガス流は、そ
れによってガスの分解を生じない反応室条件下に、反応
室へ導入することができる。そのため、ガス流を確立し
て安定させ得るから、必要なガス流条件下で堆積が行な
われる。このことは、所要の堆積に必要とされる条件で
はないガス流条件の間は、如何なる堆積をも防止する。
或る態様においては、堆積をヒートパルスの間にのみ行
なうことができる。この場合、シリコン物体の温度を、
ヒートパルスの終了後直ちに、例えば10秒以内に、堆積
を生じ得る温度以下の温度にまで下げることがよい。シ
リコン物体の温度が100℃下降する毎に堆積速度は約十
分の一低下するから、このような急速な温度降下は、堆
積工程が突然中断することを保証する。従って大部分の
層の堆積は、1000℃と1250℃との間の温度の基体に行な
われ、かかる温度では急速な堆積が起こるという利点を
伴なう。このような場合、エピタキシャル成長の始めと
終わりとは基体温度を測定することによって知ることが
できる。シリコンキャリアガスはシランでもトリクロル
シランでもよく、そのガスでエピタキシャル成長を生じ
得る最低温度はそれぞれ約500℃と約750℃とである。
堆積がヒートパルスの間にのみ行なわれる場合、1000℃
と1250℃との間の温度ではトリクロルシランよりもシラ
ンの法が堆積速度が大きいので、例えば１μｍ以上の厚
さを得るにはシランからエピタキシャル成長を行なう方
が有利であり、それによって基体をこの温度に維持する
時間が最小となる。反対にトリクロルシランはシランよ
りも堆積速度が低く、最小エピタキシャル成長温度が高
く、エピタキシャル層の厚さ制御をより精確になし得る
ので、例えば１μｍよりも薄い層を得るにはトリクロル
シランからエピタキシャル成長を行なうことが有利であ
ろう。
また、ヒートパルスの終了後シリコン物体の温度を適正
堆積温度に降下させて、ヒートパルスの終了後も堆積を
継続することができる。シリコンキャリアガスをシラン
となし、また残りのエピタキシャル層が成長し得る適正
堆積温度を650℃乃至800℃の範囲の温度としてよく、そ
れにより、単一ヒートパルスの適用のほかには、反応室
内での基体のプラズマクリーニングの必要もなく、また
基体の如何なる他のクリーニングもなしに、650℃とい
う低い温度でシランの分解による基体上のエピタキシャ
ル層成長が可能となる。または、シリコンキャリアガス
をトリクロルシランとし、また残りのエピタキシャル層
成長をなし得る適正堆積温度を800℃乃至875℃の範囲の
温度となしてもよく、それにより、800℃という低い温
度でトリクロルシランの分解による基体上のエピタキシ
ャル層成長が可能となる。トリクロルシランの分解後、
反応室内の塩素および塩化水素のガスの存在は、清浄な
表面の保存を扶け、その表面上にエピタキシャル成長が
進行する。
これらの低温における堆積は基体から層へのドーパント
の移入（所謂、インベージョン）を著しく減らし、且つ
また基体内のドーパントの拡散をも著しく減らすから、
650℃と800℃との間の温度範囲における単結晶シリコン
物体すなわち基体上のエピタキシャルシリコン層の可成
り長時間の科学蒸着を手際良く実施することは、シリコ
ンデバイス、特に集積回路の製造において頗る重要であ
る。また、かかる薄層の堆積のための更に複雑な堆積技
術、例えば分子線エピタキシーなどに頼らずに、確立し
た製造環境の中で、精確に制御された厚さの薄層を堆積
させ得ることも重要である。シリコンデバイスや集積回
路の製造環境で既に慣用されている化学蒸着設備で、か
かる堆積を行ない得ることは著しく有利である。
ヒートパルスを適用する工程の始めに基体温度を1000℃
以上の温度に約20秒未満で上昇させることがよい。この
ヒートパルスの間に基体すなわちシリコン物体のクリー
ニング工程および少なくとも初期の堆積の両方が行なわ
れるので、本発明方法はこの場合、ヒートパルス適用工
程の間、シリコン物体を1000℃以上の温度に維持するこ
とだけが必要である。シリコン物体の急速な温度変化
は、シリコン物体の表面を被覆する少なくとも初期のエ
ピタキシャル成長を行なうに要する時間と実質的に等し
い長さの時間、基体がこの高温になっていることを保証
する。エピタキシャル層はこのようにして、高温堆積に
よって提供される有利な高速で成長し得るが、シリコン
物体と層に対する高温の有害な影響はシリコン物体をヒ
ートパルスの間だけその温度に維持することにより最小
限となる。
反応室内の基体は、ヒートパルスの適用以前には室温で
あってもよい。しかし乍らヒートパルスの適用に先立
ち、基体を予熱し昇温させて、ヒートパルスを適用する
に要する加熱パワーを減らすことが好ましい。基体を予
熱する温度に特別な限定はないが、クリーニングが起こ
る最低温度未満とする。
ヒートパルスの開始後にシリコンキャリアガスを導入す
る場合予熱温度はエピタキシャルシリコン層のための適
正堆積温度であってよい。しかし乍ら、ヒートパルスに
先立ってシリコンキャリアガスを導入する場合は、上述
の如くキヤリアガス流の確立と安定とを可能ならしめる
ために、予熱温度を最低堆積温度未満となすことが望ま
しい。予熱温度への加熱は、シリコン物体をクリーニン
グ温度に加熱するのに使用するのと同じ輻射熱源によっ
て達成することができる。予熱は、ヒートパルス後に堆
積を継続すべき場合に、加熱パワーの調節を容易とな
し、安定な堆積温度を確立するために用いることができ
る。予熱がシリコン物体の輻射加熱による場合、クリー
ニング温度は輻射加熱パワーを増大させることによって
達成し得る。シリコンデバイスの製造においては、より
短い基体キリーニング時間から得られる、より迅速な処
理量の利点と、若し本発明によるクリーニング工程を既
存の輻射加熱反応室内で実施し得るならば得られるコス
ト上の利点とがある。
さて図面を参照して、第１図は単結晶シリコン基体の一
部10とその表面９上に本発明方法によって成長したエピ
タキシャルシリコン層11とを示す。本発明方法は、基体
10に存在するドーパント種が幾らかでも起こす、層11中
へのインベージョンを最小となす方法で、エピタキシャ
ル層の成長を生ぜしめる。インベージョンの程度は遷移
深度Ｄによって特徴づけられ、それは、基体中のドーパ
ント種の濃度が1025m-3よりも大であるならば、侵入す
るドーパント種の濃度が基体中のドーパント種の濃度よ
り２桁下の値にまで、すなわち1025m-3から1023m-3まで
減少するに要するエピタキシャル層の深さとして定義さ
れる。
実施例１ 本発明の第一態様による方法の例をここに記載する。
砒素濃度が2.4×1025As.m-3の直径0.05mの砒素ドーピン
グした単結晶シリコン物体すなわち基体をアールシーエ
イ・レビュー,31巻,187頁（1970年）に記載された方法
を用いて化学的にクリーニングし、次いで化学蒸着反応
室内の保持体上に載置した。保持体はシリコンカーバイ
ドを被覆したグラファイト体であり予めポリシリコンで
被覆したものであった。次いで反応室を窒素で置換し、
該室内の圧を0.25Paのベース圧力まで減圧した。反応室
を水素で再充填し置換した後、基体を750℃の予熱温度
すなわちエピタキシャルシリコン層の適正堆積温度にま
で輻射加熱機により加熱した。反応室内を水素圧6Pa
で、基体を1050℃に50秒間輻射加熱することによるヒー
トパルスによって基体表面をクリーニングした。
ヒートパルスの適用に先立って基体を予熱温度まで昇温
することは必ずしも必要ではないが、基体を先ずかかる
予熱温度まで昇温するならば、ヒートパルスを適用する
に要するパワーの節約をなし得ることを評価すべきは勿
論である。ヒートパルスの適用前に基体を昇温させる予
熱温度は特に限定されないが、クリーニングを開始する
に要する温度未満である。
基体表面のヒートパルスによるクリーニングの40秒後
に、水素を閉止すると同時に、圧力が6Paのシラン流を
反応室内へ導入してエピタキシャル層の成長を開始し
た。かくしてシランはヒートパルスの終わりまで10秒間
存在した。ヒートパルスの終りに、基体温度を適正堆積
温度750℃まで下降させて、エピタキシャルシリコン層
の成長をシラン導入から30分間進行させた。このように
してシリコン層は３連続期間に堆積した、すなわち、第
一は1050℃のクリーニング温度で10秒間、第二は基体温
度が1050℃から750℃に下降する間、約200秒間、そして
第三は、層の残りが堆積する間、適正堆積温度750℃で
更に約26分30秒間であった。エピタキシャル層の厚さは
0.87μｍであり、１時間に1.74μｍの平均速度で成長し
たことが確認された。適正堆積温度における時間が実施
例１のそれと異なった以外は同じ堆積技術を以って同じ
に製造した基体を用いた比較実験を行なったところ、適
正堆積温度750℃における成長速度は１時間当り約1.2μ
ｍであった。かように、実施例に述べたようにして堆積
した層においては、約0.27μｍが第一および第二の温度
期間に堆積し、残りの層、約0.6μｍが適正堆積温度に
おける第三の温度期間に堆積した。
層のエレクトロン・チャネリング・パターン解析は層が
基体とエピタキシャルであることを示し、またエピタキ
シャル層と下層をなす基体との二次イオン質量分析（SI
MS）深度プロフィルによって、第２図に示す如き、エピ
タキシャル層−基体表面の界面を横切る砒素ドーパント
濃度のプロフィルを測定した。第２図の横軸１はエピタ
キシャル層の表面から測定した深度をマイクロメートル
で表わし、縦軸２は砒素原子の濃度を立方米当り原子数
で対数目盛上に示している。横軸のＳはエピタキシャル
層の表面の位置を示し、Ｉは0.87μｍ厚のエピタキシャ
ル層に対する、エピタキシャル層と基体表面との界面の
位置を示し、Ｔは適正堆積温度750℃で成長した0.6μｍ
の残りの層を示す。曲線３は砒素濃度を表わし、SIMSプ
ロフィルに使用した砒素のアイソトープは原子量が75で
あった。エピタキシャル層における侵入ドーパント濃度
1025m-3と1023m-3との間の遷移深度Ｄは0.05μｍであ
る。このように、実施例１に述べた如き本発明方法によ
って堆積した層はエピタキシャルであり、適正堆積温度
よりも高い温度での第一および第二の温度期間中におけ
るこの部分の層の堆積にも拘わらず、測定された層の厚
さの5.7％の遷移深度Ｄを示す。
この際、クリーニング温度から適正堆積温度への冷却速
度は反応器の熱慣性によって制限される。クリーニング
温度から適正堆積温度への冷却時間を更に短縮すれば、
それに対応して遷移深度の減少を来すこととなろうと考
えられる。
本発明方法の効果を例証するために、ヒートパルスによ
り基体をクリーニングする工程を省く以外は実施例１記
載の方法に従って、同様なシリコン基体上にエピタキシ
ャル層を堆積する試験を行なった。その結果、測定し得
るようなエピタキシャルシリコンの堆積は全く得られな
かった。
更に、ヒートパルスの終了以後適正堆積温度で堆積を継
続する第一態様と同様な本発明方法によって、単結晶シ
リコン基体の表面上にシラン分解によるシリコンエピタ
キシャル層を堆積する実験を行なった。これらの実験に
おいて、15乃至90秒の種々のクリーニング時間を用い、
ヒートパルス終了に先立ちシランを導入した期間を15秒
まで変化させ、また適正堆積温度を650℃から800℃まで
の範囲を変えた。すべての実験において、エレクトロン
・チャネリング・パターン解析は、エピタキシャル層が
650℃乃至800℃の範囲の基体温度で堆積したことを示し
た。650℃における堆積速度は、この方法の或る応用に
とっては遅過ぎるかも知れないが１時間当り0.15μｍで
あることが確認され、またこの堆積速度は650℃乃至800
℃の範囲の温度では100℃上昇する毎に約10倍宛増大す
ることが確認された。トリクロルシランを用いた同様の
実験は、800℃乃至870℃の範囲の基体温度でエピタキシ
ャル層が成長したことを示した。
15乃至90秒の間の基体クリーニング時間の長さ、シリコ
ンキャリアガス流がクリーニング中に存在した時間の長
さおよび適正堆積温度またはクリーニング温度の何れの
間にも全く相関関係は認められなっかった。しかし乍
ら、ヒートパルスによる反応室内のクリーニング工程を
省いたならば、エピタキシャルシリコン層の成長は全く
行なわれなかった。
実施例２ 堆積が実質的にヒートパルスの間のみに行なわれる、本
発明の第二態様による方法の例をここに記載する。
砒素濃度が2.0×1025As.m-3の直径0.05mの砒素ドーピン
グした単結晶シリコン物体すなわち基体をアールシーエ
イ・レビュー,31巻,187頁（1970年）に記載された方法
を用いて化学的にクリーニングし、次いで化学蒸着反応
室内の保持体上に載置した。基体の背面と端縁とはオー
トドーピングを減らすために熱的に成長した酸化物で被
覆しなかった。保持体はシリコンカーバイドを被覆した
グラファイト体であり予めポリシリコンで被覆したもの
であった。次いで反応室を窒素で置換し、該室内の圧を
0.25Paのベース圧力まで減圧した。反応室を水素で再充
填し置換した後、反応室の圧を再びベース圧力0.25Paま
で減圧して、基体を400℃まで輻射加熱器により加熱し
た。次いで流束４cm3／分のシラン気流を反応室中へ導
入して、反応室の圧を6Paで安定化させた。
反応室の圧が安定化したときに、ヒートパルスをシリコ
ン物体すなわち基体に適用した。ヒートパルスの基体温
度対時間のプロフィルは第３図に示した通りであった。
同図について、ヒートパルスの適用に先立って、基体を
予熱するために基体温度を400℃まで昇温し、次いでヒ
ートパルスの適用により400℃から1100℃まで8.5秒で昇
温21して、その温度に70秒間維持22し、その後室温まで
降下23させた。基体温度は、シランからエピタキシャル
成長が行なわれる最低温度24（約500℃）まで11秒で降
下した。
基体をクリーニングする工程およびエピタキシャル層を
堆積させる工程を反応室内に存在するシラン気流を以っ
てヒートパルスを適用する間行ない、それによって、堆
積開始前に反応室内にクリーニングした基体を入れてお
くことを要せずに、堆積は清浄な基体上に行なわれるこ
とが確実となる。
実施例２に記載したようにして堆積した層は、1100℃で
70秒をも含めて全ヒートパルス時間92秒で堆積した厚さ
が0.76μｍであった。
実施例２に記載したようにして堆積した層のエレクトロ
ン・チャネリング・パターン解析は層が基体とエピタキ
シャルであることを示し、またエピタキシャル層と下層
をなす基体との二次イオン質量分析（SIMS）深度プロフ
ィルによって、第４図に示す如き、エピタキシャル層−
基体表面の界面を横切る砒素ドーパント深度のプロフィ
ルが測定された。第４図の横軸31はエピタキシャル層の
表面から測定した深度をマイクロメートルで表わし、縦
軸32は砒素原子の濃度を立方米当り原子数で対数目盛上
に示している。横軸上のＳはエピタキシャル層の表面の
位置を示し、Ｉは0.76μｍ厚のエピタキシャル層に対す
る、エピタキシャル層と基体表面との界面の位置を示
す。曲線33は砒素濃度を表わし、SIMSプロフィルに使用
した砒素のアイソトープは原子量が75であった。エピタ
キシャル層における侵入ドーパント濃度1025m-3と1023m
-3との間の遷移深度Ｄは55nmである。このように実施例
２に述べたごとき本発明方法によって堆積した層はエピ
タキシャルであり、測定された層の厚さの7.2％の遷移
深度Ｄを示し、またSIMSプロフィルの1020m-3と1021m-3
との間の検知限度以下の炭素および酸素濃度を堆積層中
に有する。
実施例３ 実施例２のように、ヒートパルス後は堆積を停止する、
本発明の第三態様による方法の例をここに記載する。
砒素濃度が2.4×1025As.m-3の直径0.05mの砒素ドーピン
グした単結晶シリコン物体すなわち基体をアールシーエ
イ・レビュー,31巻,187頁（1970年）に記載された方法
を用いて化学的にクリーニングし、次いで化学蒸着反応
室内の保持体上に載置した。基体の背面と端縁とはオー
トドーピングを減らすために熱的に成長した酸化物で被
覆しなかった。保持体はシリコンカーバイドを被覆した
グラファイト体であり予めポリシリコンで被覆したもの
であった。次いで反応室を窒素で置換し、該室内の圧を
0.25Paのベース圧力まで減圧した。反応室を水素で再充
填し置換した後、反応室を減圧し、質量流量速度が0.22
gm/minのトリクロルシラン気流を反応室内へ導入して反
応室の圧力を7.6×103Paで安定させ、そこで輻射加熱に
よりヒートパルスを基体に適用した。そのヒートパルス
の基体温度対時間プロフィルを第５図に示す。同図につ
いて、基体温度を12秒で室温から1150℃まで昇温41し
て、その温度に60秒間維持42し、その後、基体温度を室
温まで降下43させた。基体温度はエピタキシャル成長が
トリクロルシランから行なわれ得る最低温度44（約750
℃）まで、５秒で降下し、その後トリクロルシラン気流
を閉止した。基体温度が何等かの堆積を生じ得る最低温
度以下に低下するまでの時間は、基体を1150℃に維持し
ている間にエピタキシャル層の実質的に全部の厚さが堆
積するような時間である。
基体をクリーニングする工程、および層を堆積させる工
程を反応室内のトリクロルシラン気流中でヒートパルス
を適用する間に行なった。トリクロルシランの分解生成
物は、基体のクリーニングを扶ける塩酸ガスを含む。
実施例３に記載したように堆積した層は、厚さが0.43μ
ｍであり、1150℃で60秒をも含めて、全ヒートパルス時
間79.5秒で堆積したものであった。
実施例３に記載したようにして堆積した層のエレクトロ
ン・チャネリング・パターン解析は層が基体とエピタキ
シャルであることを示し、またエピタキシャル層と下層
をなす基体との二次イオン質量分析（SIMS）深度プロフ
ィルによって、第６図に示す如き、エピタキシャル層−
基体表面の界面を横切る砒素ドーパント濃度のプロフィ
ルが測定された。第６図の横軸51はエピタキシャル層の
表面から測定した深度をマイクロメートルで表わし、縦
軸52は砒素原子の濃度を立方米当り原子数で対数目盛上
に示している。横軸上のＳはエピタキシャル層の表面の
位置を示し、Ｉは0.43μｍ厚のエピタキシャル層に対す
る、エピタキシャル層と基体表面との間の界面の位置を
示す。曲線53は砒素濃度を表わし、SIMSプロフィルに使
用した砒素のアイソトープは原子量が75であった。エピ
タキシャル層における侵入ドーパント濃度1025m-3と10
23m-3との間の遷移深度Ｄは62nmであり、これは先行技
術に報告されている値と比べて優っている。このよう
に、実施例３に述べた如き本発明方法によって堆積した
層はエピタキシャルであり、測定された層の厚さの14％
の遷移深度Ｄを示し、またSIMS深度プロフィルの1020m
-3と1021m-3との間の検知限度以下の炭素および酸素濃
度を堆積層中に有する。
更に、単結晶シリコン基体表面上にトリクロルシランの
分解により実質的にヒートパルスの間のみ、シリコン物
体上のシリコンエピタキシャル層を堆積させる実験を本
発明方法により行なった。これらの実験において、基体
を1150℃に維持する時間の長さを、堆積する層の厚さに
応じて変えた以外は実施例３と同一条件の下で、0.23μ
ｍもの薄い厚さの層が堆積した。1150℃に35秒間維持し
た基体では、0.23μｍの層が堆積した。これらの層のSI
MS解析は、基体と層との間の遷移深度Ｄは、層の厚さ、
従って基体を1150℃に維持する時間の長さに依存するこ
とを示した。0.23μｍの層に対しては、遷移深度Ｄは30
nmであることが確認された。
ヒートパルスの適用に先立って、実施例２の基体は400
℃に予熱し、一方実施例３の基体は室温であったが、ヒ
ートパルス適用以前の基体温度は特に限定されず、ただ
クリーニングがおこる最低温度よりも低く、好ましくは
エピタキシャル成長が起きる最低温度よりも低いことを
認識すべきである。通常は、使用し得る加熱パワーがヒ
ートパルスを適用するに望ましい速さで昇温させるのに
不充分であるときに、ヒートパルスの適用に先立って基
体の温度を上げるだけである。
これらの実験に使用したクリーニングのヒートパルスに
対する15秒という最少時間は、輻射加熱器に対して使用
可能なパワーおよび反応室の熱慣性によって課せられた
のであって、クリーニング工程の効果に対する如何なる
限定にもよるものではない。15秒未満のヒートパルス継
続時間、および基体温度がヒートパルス終了後のヒート
パルスクリーニング温度から下降するに要する時間の減
少は、本発明方法において有利に使用することができ、
また英国特許願第2136937号「フィリップス・エレクト
ロニクス・アンド・アソシエーテッド・インダストリー
ズ・リミテッド（Philips Electronics and Associated
Industries Ltd.）」に記載されたような輻射加熱急速
アニール炉から改造した放射加熱反応器で達成すること
ができる。
誘導加熱、抵抗加熱および輻射加熱をも含めて、基体を
加熱する数多くの公知手段がある。輻射加熱は、誘導加
熱に必要とされるようなサセプタ（susceptor）もまた
抵抗加熱に必要とされるような加熱体をも必要とせずに
基体を直接加熱するのに使用し得るから、基体に対し最
も迅速な加熱を提供し得るという点で好ましいものであ
る。
本発明方法は図面に示し、また実施例で述べたようにド
ーピングした基体上の非ドーピングエピタキシャル層の
堆積に限定されると考えるべきではない。本発明方法
は、適宜なドーパントキャリアガスの反応室内への導入
によってドーピングしたエピタキシャル層の堆積に対し
て使用することができる。
【図面の簡単な説明】
第１図は、単結晶シリコン基体表面上のエピタキシャル
シリコン層の横断面概要図であり、 第２図は、シリコン基体と本発明の第一態様による方法
でその上に堆積したエピタキシャルシリコン層との二次
イオン質量分析（SIMS）の部分的深度プロフィルであ
り、 第３図は、本発明の第二態様による方法で用いたヒート
パルスの基体温度（℃）対時間（Ｓ）のプロフィル概要
図であり、 第４図は、シリコン基体と本発明の第二態様による方法
でその上に堆積したエピタキシャル層との二次イオン質
量分析（SIMS）の部分的深度プロフィルであり、 第５図は、本発明の第三態様による方法で用いたヒート
パルスの基体温度（℃）対時間（Ｓ）のプロフィル概要
図であり、また、 第６図は、シリコン基体と本発明の第三態様による方法
でその上に堆積したエピタキシャル層とのSIMSの部分的
深度プロフィルである。 1,31,51……層深度（横軸） 2,32,52……砒素原子濃度（縦軸） 3,33,53……砒素濃度、９……表面 10……基体、11……層 21,41……昇温、22,42……温度維持 23,43……降温、Ｄ……遷移深度 Ｓ……層表面、Ｉ……界面 Ｔ……層残部

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】水素ガス気流をシリコン物体上に通すこ
    と、ヒートパルスを適用してシリコン物体を1000℃以上
    の温度に加熱すること、およびシリコン物体が1000℃以
    上の温度にある間にシリコン物体上にシリコンキャリア
    ガスを通してシリコン物体上にシリコンを堆積すること
    を含んでなる、エピタキシャル層を単結晶シリコン物体
    の表面上に堆積する方法において、シリコン物体が900
    ℃以下の温度にある間に水素気流をシリコン物体上に通
    し、ヒートパルスを適用してシリコン物体を900℃以下
    の温度から1000℃以上の温度まで加熱し、ヒートパルス
    によってシリコン物体を15乃至120秒の範囲の時間、100
    0℃以上の温度に維持し、それによってシリコン物体が1
    000℃以上の温度にある間に堆積したシリコンによって
    シリコン物体の前記表面を被覆することを特徴とする半
    導体デバイスの製造法。
  2. 【請求項２】シリコン物体上にシリコンキャリアガスを
    通すことを、ヒートパルスのスタート後に開始する特許
    請求の範囲第１項記載の半導体デバイスの製造法。
  3. 【請求項３】シリコン物体上にシリコンキャリアガスを
    通すことを、ヒートパルスの適用に先立って開始する特
    許請求の範囲第１項記載の半導体デバイスの製造法。
  4. 【請求項４】ヒートパルスの終了後直ちにシリコン物体
    の温度をエピタキシャル成長を生じ得る最低温度よりも
    低い温度まで下げる特許請求の範囲第１項、第２項また
    は第３項記載の半導体デバイスの製造法。
  5. 【請求項５】シリコン物体の温度を1000℃を超える温度
    からエピタキシャル成長を生じ得る最低温度よりも低い
    温度まで約10秒未満で下げる特許請求の範囲第４項記載
    の半導体デバイスの製造法。
  6. 【請求項６】シリコンキャリアガスがシランであり、エ
    ピタキシャル成長を生じ得る最低温度が約500℃である
    特許請求の範囲第４項または第５項記載の半導体デバイ
    スの製造法。
  7. 【請求項７】シリコンキャリアガスがトリクロルシラン
    であり、エピタキシャル成長を生じ得る最低温度が約75
    0℃である特許請求の範囲第４項または第５項記載の半
    導体デバイスの製造法。
  8. 【請求項８】ヒートパルス後に基体温度を適正堆積温度
    まで降下させて堆積の継続を可能ならしめる特許請求の
    範囲第１項、第２項または第３項記載の半導体デバイス
    の製造法。
  9. 【請求項９】シリコンキャリアガスがシランであり、残
    りのエピタキシャルシリコン層を堆積する適正堆積温度
    が650℃乃至800℃の温度である特許請求の範囲第８項記
    載の半導体のデバイスの製造法。
  10. 【請求項１０】シリコンキャリアガスがトリクロルシラ
    ンであり、残りのエピタキシャルシリコン層を堆積する
    適正堆積温度が800℃乃至850℃の温度である特許請求の
    範囲第８項記載の半導体デバイスの製造法。
  11. 【請求項１１】ヒートパルスの適用によってシリコン物
    体の温度を900℃以下の温度から1000℃以上の温度まで
    約20秒未満で上昇させる前記特許請求の範囲各項の何れ
    かに記載の半導体デバイスの製造法。
  12. 【請求項１２】ヒートパルスの適用に輻射熱源を使用す
    る前記特許請求の範囲各項の何れかに記載の半導体デバ
    イスの製造法。
JP61208086A 1985-09-06 1986-09-05 半導体デバイスの製造法 Expired - Fee Related JPH0736387B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB08522195A GB2179930A (en) 1985-09-06 1985-09-06 A method of depositing an epitaxial silicon layer
GB8522195 1985-12-06
GB08530053A GB2183679A (en) 1985-12-06 1985-12-06 A method of depositing an epitaxial silicon layer
GB8530053 1985-12-06

Publications (2)

Publication Number Publication Date
JPS62112319A JPS62112319A (ja) 1987-05-23
JPH0736387B2 true JPH0736387B2 (ja) 1995-04-19

Family

ID=26289740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61208086A Expired - Fee Related JPH0736387B2 (ja) 1985-09-06 1986-09-05 半導体デバイスの製造法

Country Status (4)

Country Link
US (1) US5011789A (ja)
EP (1) EP0214690B1 (ja)
JP (1) JPH0736387B2 (ja)
DE (1) DE3684539D1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221412A (en) * 1989-09-26 1993-06-22 Toagosei Chemical Industry Co., Ltd. Vapor-phase epitaxial growth process by a hydrogen pretreatment step followed by decomposition of disilane to form monocrystalline Si film
EP0430274A3 (en) * 1989-12-01 1993-03-24 Seiko Instruments Inc. Method of producing bipolar transistor
EP0505877A2 (en) * 1991-03-27 1992-09-30 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
US5198071A (en) * 1991-11-25 1993-03-30 Applied Materials, Inc. Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer
US5227331A (en) * 1992-02-10 1993-07-13 Micron Technology, Inc. CVD method for semiconductor manufacture using rapid thermal pulses
US5716862A (en) * 1993-05-26 1998-02-10 Micron Technology, Inc. High performance PMOSFET using split-polysilicon CMOS process incorporating advanced stacked capacitior cells for fabricating multi-megabit DRAMS
US5425392A (en) * 1993-05-26 1995-06-20 Micron Semiconductor, Inc. Method DRAM polycide rowline formation
JP3386651B2 (ja) 1996-04-03 2003-03-17 株式会社東芝 半導体装置の製造方法および半導体製造装置
US6121061A (en) 1997-11-03 2000-09-19 Asm America, Inc. Method of processing wafers with low mass support
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
FR2774509B1 (fr) * 1998-01-30 2001-11-16 Sgs Thomson Microelectronics Procede de depot d'une region de silicium monocristallin
WO2002097864A2 (en) * 2001-05-30 2002-12-05 Asm America, Inc Low temperature load and bake
JP4052150B2 (ja) * 2003-03-05 2008-02-27 住友電気工業株式会社 窒化物系半導体装置の製造方法
JP3961503B2 (ja) * 2004-04-05 2007-08-22 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
KR20090033788A (ko) * 2007-10-01 2009-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법과 기판 처리 장치
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
JP6775276B2 (ja) 2019-03-15 2020-10-28 株式会社ソディック 静圧流体軸受装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1071412A (en) * 1963-02-14 1967-06-07 Texas Instruments Ltd Improvements in or relating to epitaxial deposition of silicon
US4115163A (en) * 1976-01-08 1978-09-19 Yulia Ivanovna Gorina Method of growing epitaxial semiconductor films utilizing radiant heating
JPS52120763A (en) * 1976-04-05 1977-10-11 Hitachi Ltd Silicon epitaxial growth method
JPS52154347A (en) * 1976-06-18 1977-12-22 Hitachi Ltd Low temperature single crystal thin film growth method
US4277320A (en) * 1979-10-01 1981-07-07 Rockwell International Corporation Process for direct thermal nitridation of silicon semiconductor devices
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
JPS5832409A (ja) * 1981-08-20 1983-02-25 Seiko Epson Corp 単結晶Ｓｉ膜育成装置
US4435445A (en) * 1982-05-13 1984-03-06 Energy Conversion Devices, Inc. Photo-assisted CVD
US4447469A (en) * 1982-06-10 1984-05-08 Hughes Aircraft Company Process for forming sulfide layers by photochemical vapor deposition
AU559363B2 (en) * 1982-06-22 1987-03-05 Hughes Aircraft Co. Low temperature process for depositing epitaxial layers
JPS5959876A (ja) * 1982-09-30 1984-04-05 Ushio Inc 光照射炉の運転方法
JPS5989407A (ja) * 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
GB2136937A (en) * 1983-03-18 1984-09-26 Philips Electronic Associated A furnace for rapidly heating semiconductor bodies
US4544423A (en) * 1984-02-10 1985-10-01 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Amorphous silicon semiconductor and process for same
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US4590091A (en) * 1984-12-17 1986-05-20 Hughes Aircraft Company Photochemical process for substrate surface preparation

Also Published As

Publication number Publication date
DE3684539D1 (de) 1992-04-30
EP0214690A3 (en) 1989-01-18
EP0214690A2 (en) 1987-03-18
EP0214690B1 (en) 1992-03-25
JPS62112319A (ja) 1987-05-23
US5011789A (en) 1991-04-30

Similar Documents

Publication Publication Date Title
JPH0736387B2 (ja) 半導体デバイスの製造法
US4923715A (en) Method of forming thin film by chemical vapor deposition
US4874464A (en) Process for epitaxial deposition of silicon
JP2002220299A (ja) 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
JPH1012563A (ja) 高純度ＣＶＤ−ＳｉＣ質の半導体熱処理用部材及びその製造方法
JP2002167672A (ja) 成膜方法
US3941647A (en) Method of producing epitaxially semiconductor layers
JP2556621B2 (ja) 炭化ケイ素膜の成膜方法
US6235645B1 (en) Process for cleaning silicon semiconductor substrates
JPH06172088A (ja) 配向性ダイヤモンド膜及びその形成方法
JPH05182920A (ja) 広がりを調整可能な低酸素領域を有するエピタキシアル半導体ウェーハ及びその製造方法
JP4578964B2 (ja) 単結晶炭化ケイ素の形成
US5221412A (en) Vapor-phase epitaxial growth process by a hydrogen pretreatment step followed by decomposition of disilane to form monocrystalline Si film
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
KR100622331B1 (ko) 감소된 금속 함유물을 갖는 실리콘 결정의 제조 방법 및장치
JPS61113770A (ja) 化学蒸着を制御する方法
JPS6226569B2 (ja)
JP2001028372A (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JPH0967138A (ja) 半導体製造用石英及びその製造装置並びに製造方法
JP3071855B2 (ja) ダイヤモンド膜作製方法
JPS6152120B2 (ja)
JPH0815143B2 (ja) ３Ｃ−ＳｉＣ半導体装置の製造方法
GB2183679A (en) A method of depositing an epitaxial silicon layer
JP2003332240A (ja) 珪素堆積膜の成膜装置のガスクリーニング方法
JPH0222199A (ja) 気相エピタキシャル成長方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees