JPH0815143B2 - ３Ｃ−ＳｉＣ半導体装置の製造方法 - Google Patents
３Ｃ−ＳｉＣ半導体装置の製造方法Info
- Publication number
- JPH0815143B2 JPH0815143B2 JP24984786A JP24984786A JPH0815143B2 JP H0815143 B2 JPH0815143 B2 JP H0815143B2 JP 24984786 A JP24984786 A JP 24984786A JP 24984786 A JP24984786 A JP 24984786A JP H0815143 B2 JPH0815143 B2 JP H0815143B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sic
- single crystal
- buffer layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Si（シリコン）基板と3C（Cubic）−SiC
（シリコンカーバイド）単結晶との間に3C−SiC炭化バ
ッファ層を備えた3C−SiC半導体装置を製造する方法に
関する。
（シリコンカーバイド）単結晶との間に3C−SiC炭化バ
ッファ層を備えた3C−SiC半導体装置を製造する方法に
関する。
3C−SiC半導体装置は、第４図に示す如くSi基板１の
上に3C−SiC炭化バッファ層２を形成したのち目的とす
る3C−SiC単結晶膜３を形成した構成としている。
上に3C−SiC炭化バッファ層２を形成したのち目的とす
る3C−SiC単結晶膜３を形成した構成としている。
このように炭化バッファ層を形成するのは、仮にSi基
板上に3C−SiC単結晶を直接形成した場合は、Si基板と3
C−SiC単結晶との格子定数が異なることにより3C−SiC
単結晶に格子欠陥が発生し易いからであり、このため炭
化バッファ層を形成することにより格子欠陥の発生を防
止している。
板上に3C−SiC単結晶を直接形成した場合は、Si基板と3
C−SiC単結晶との格子定数が異なることにより3C−SiC
単結晶に格子欠陥が発生し易いからであり、このため炭
化バッファ層を形成することにより格子欠陥の発生を防
止している。
ところで、上述の3C−SiC半導体装置をCVD（Che−mic
al Vapor Deposition）法を用いて成長させる場合、3C
−SiC炭化バッファ層２及び3C−SiC単結晶３を形成する
ときの基板温度は夫々1360℃,1350℃と高温である。
al Vapor Deposition）法を用いて成長させる場合、3C
−SiC炭化バッファ層２及び3C−SiC単結晶３を形成する
ときの基板温度は夫々1360℃,1350℃と高温である。
このため、3C−SiC炭化バッファ層２及び3C−SiC単結
晶３へ反応系からの不純物が取込まれ易い。
晶３へ反応系からの不純物が取込まれ易い。
また、Si基板１がその融点（1420℃）に近い温度とな
るため、Si基板１にスリップライン等の格子欠陥が発生
して半導体装置が劣化し易くなる等の問題がある。
るため、Si基板１にスリップライン等の格子欠陥が発生
して半導体装置が劣化し易くなる等の問題がある。
この問題は基板温度を低くすることにより解決できる
が、基板温度を低くした場合は、成長速度を速くする
と、成長膜が双晶，多結晶となって3C−SiC単結晶を成
長させ得ず、3C−SiC単結晶を成長させるためには成長
速度を遅くしなければならない。このため厚い3C−SiC
単結晶の形成に長時間を要し、不利である。
が、基板温度を低くした場合は、成長速度を速くする
と、成長膜が双晶，多結晶となって3C−SiC単結晶を成
長させ得ず、3C−SiC単結晶を成長させるためには成長
速度を遅くしなければならない。このため厚い3C−SiC
単結晶の形成に長時間を要し、不利である。
また、基板温度が低い場合には、格子定数の違いに基
づく格子欠陥が発生しやすい状態となる。
づく格子欠陥が発生しやすい状態となる。
従って、CVD法による場合は、基板温度を低くするだ
けでは格子欠陥のない良質の3C−SiC半導体装置を製造
できない。
けでは格子欠陥のない良質の3C−SiC半導体装置を製造
できない。
本発明は斯かる事情に鑑みてなされたものであり、格
子欠陥のない3C−SiC半導体装置を製造する方法を提供
することを目的とする。
子欠陥のない3C−SiC半導体装置を製造する方法を提供
することを目的とする。
本発明は、反応雰囲気を高真空度雰囲気とし、その雰
囲気中で炭化水素ガスとシリコンとを反応させ、その反
応生成物のSiCを比較的低温度のSi基板上に層状に形成
して3C−SiC半導体装置を製造する。
囲気中で炭化水素ガスとシリコンとを反応させ、その反
応生成物のSiCを比較的低温度のSi基板上に層状に形成
して3C−SiC半導体装置を製造する。
即ち、本発明に係る3C−SiC半導体装置の製造方法
は、Si基板と3C−SiC単結晶との間に3C−SiC炭化バッフ
ァ層を備えた3C−SiC半導体装置の製造方法において、
高真空に保持した反応室内にて炭化水素ガスとSiとを反
応させ、反応室内のSi基板上に3C−SiC炭化バッファ層
を形成し、次いでSi基板温度を昇温してその上に3C−Si
C単結晶バッファ層を形成したのち、Si基板温度を更に
昇温して3C−SiC単結晶バッファ層形成時より速い速度
で3C−SiC単結晶を形成することを特徴とする。
は、Si基板と3C−SiC単結晶との間に3C−SiC炭化バッフ
ァ層を備えた3C−SiC半導体装置の製造方法において、
高真空に保持した反応室内にて炭化水素ガスとSiとを反
応させ、反応室内のSi基板上に3C−SiC炭化バッファ層
を形成し、次いでSi基板温度を昇温してその上に3C−Si
C単結晶バッファ層を形成したのち、Si基板温度を更に
昇温して3C−SiC単結晶バッファ層形成時より速い速度
で3C−SiC単結晶を形成することを特徴とする。
以下本発明を図面に基づき具体的に説明する。第１図
は本発明の実施状態を示す模式図であり、図中10は化成
分子線装置の釣鐘状の反応室を示す。反応室10の周面の
一部は開口され、その開口部の外側には基板挿入，取出
用の挿入室11が設けられており、挿入室11及び反応室10
は図示しないポンプにて高真空度に真空引きされるよう
になっている。挿入室11より反応室10内へ挿入されたSi
基板１は、反応室10の天井部分に設けられたマニュピュ
レータ14にて高さ制御及び水平方向の回転制御がなされ
る基板ホルダ13に取付けられて所定位置で所定方向に向
けてセットされ、また反応室外へ取出せるようになって
いる。基板ホルダ13のSi基板１取付部分にはヒータ（図
示せず）が設けられており、Si基板１はこのヒータによ
り所定温度に加熱される。
は本発明の実施状態を示す模式図であり、図中10は化成
分子線装置の釣鐘状の反応室を示す。反応室10の周面の
一部は開口され、その開口部の外側には基板挿入，取出
用の挿入室11が設けられており、挿入室11及び反応室10
は図示しないポンプにて高真空度に真空引きされるよう
になっている。挿入室11より反応室10内へ挿入されたSi
基板１は、反応室10の天井部分に設けられたマニュピュ
レータ14にて高さ制御及び水平方向の回転制御がなされ
る基板ホルダ13に取付けられて所定位置で所定方向に向
けてセットされ、また反応室外へ取出せるようになって
いる。基板ホルダ13のSi基板１取付部分にはヒータ（図
示せず）が設けられており、Si基板１はこのヒータによ
り所定温度に加熱される。
セットされたSi基板１の反応面と直交する方向の反応
室10部分は、開口してその開口部に円筒の一端を取付
け、その他端を蓋で密封してあり、その蓋にはKnudsen
セル12及びガス噴出用ノズル15が設けられている。ノズ
ル15はその先端を反応室10内に挿入してガス噴出方向を
Si基板１の反応面に向けている。
室10部分は、開口してその開口部に円筒の一端を取付
け、その他端を蓋で密封してあり、その蓋にはKnudsen
セル12及びガス噴出用ノズル15が設けられている。ノズ
ル15はその先端を反応室10内に挿入してガス噴出方向を
Si基板１の反応面に向けている。
ノズル15の基端は管を介して図示しないガスタンクに
連結されており、ガスタンクには高純度炭化水素ガス、
例えば純度が5nineのアセチレンガスが貯留されてい
る。
連結されており、ガスタンクには高純度炭化水素ガス、
例えば純度が5nineのアセチレンガスが貯留されてい
る。
ノズル15の先端とSi基板１とが対向する間のすぐ下に
はるつぼ17が設けられており、るつぼ17には例えば純度
が10nineの高純度シリコンが貯留されている。るつぼ17
の近傍にはエレクトロンビーム発生装置16が設けられて
おり、エレクトロンビーム発生装置16は電子（e-）を発
生させてこれをるつぼ17内のシリコンに衝突させる。
はるつぼ17が設けられており、るつぼ17には例えば純度
が10nineの高純度シリコンが貯留されている。るつぼ17
の近傍にはエレクトロンビーム発生装置16が設けられて
おり、エレクトロンビーム発生装置16は電子（e-）を発
生させてこれをるつぼ17内のシリコンに衝突させる。
反応室10の周面には、電子線発生装置18が電子線出射
口を反応室内に挿入し、出射方向をシリコン基板１に向
けて設けられており、反応室10の内壁にはスクリーン18
aがSi基板１を通過した回析線を捉え得るように設けら
れている。電子線発生装置18とスクリーン18aとは電子
線回析装置を構成し、電子線回析装置は成長膜の表面状
態等を検出する。
口を反応室内に挿入し、出射方向をシリコン基板１に向
けて設けられており、反応室10の内壁にはスクリーン18
aがSi基板１を通過した回析線を捉え得るように設けら
れている。電子線発生装置18とスクリーン18aとは電子
線回析装置を構成し、電子線回析装置は成長膜の表面状
態等を検出する。
また、反応室10の周面には基板ホルダ13近傍での分子
線強度を測定する分子線強度測定装置（図示せず）及び
質量分析計19が設けられており、質量分析計19は反応室
内での分子，原子等の存在を確認するためのものであ
る。
線強度を測定する分子線強度測定装置（図示せず）及び
質量分析計19が設けられており、質量分析計19は反応室
内での分子，原子等の存在を確認するためのものであ
る。
このように構成された装置による本発明の製造方法を
次に説明する。
次に説明する。
まず、マニュピュレータ14にて基板ホルダ13を挿入室
11近傍の基板取付可能位置にまで移動させ、Si基板１を
挿入室11より挿入して基板ホルダ13上に取付ける。その
後、マニュピュレータ14により基板ホルダ13を移動させ
てセットしたのち図示しないホンプを作動させて反応室
10及び挿入室11の内部を真空引きする。
11近傍の基板取付可能位置にまで移動させ、Si基板１を
挿入室11より挿入して基板ホルダ13上に取付ける。その
後、マニュピュレータ14により基板ホルダ13を移動させ
てセットしたのち図示しないホンプを作動させて反応室
10及び挿入室11の内部を真空引きする。
然る後、所定真空度に達すると基板ホルダ13のヒータ
（図示せず）に通電してSi基板１の加熱を開始する。Si
基板１の温度が1100℃となると暫くの間その温度に保持
してSi基板１表面の清浄化を図る（第１工程）。
（図示せず）に通電してSi基板１の加熱を開始する。Si
基板１の温度が1100℃となると暫くの間その温度に保持
してSi基板１表面の清浄化を図る（第１工程）。
次いで、基板温度を降下させて炭化温度が安定化する
750℃〜820℃の或る一定温度に基板温度を保持し、反応
室10内へノズル15よりアセチレンガスを導入してアセチ
レンガス圧力を７×10-6Torrとした。この状態を５分間
維持する（第２工程）。これにより、第２図に示す如
く、Si基板１上に3C−SiC炭化バッファ層２が成長す
る。
750℃〜820℃の或る一定温度に基板温度を保持し、反応
室10内へノズル15よりアセチレンガスを導入してアセチ
レンガス圧力を７×10-6Torrとした。この状態を５分間
維持する（第２工程）。これにより、第２図に示す如
く、Si基板１上に3C−SiC炭化バッファ層２が成長す
る。
この3C−SiC炭化バッファ層２は厚み方向各位置で組
成が異なるが、上表面層は単結晶となっている。
成が異なるが、上表面層は単結晶となっている。
然る後、基板温度を昇温させて1150℃に保持し、反応
室10内へノズル15よりアセチレンガスを導入し、また同
時にエレクトロンビーム発生装置16を作動させてルツボ
17内のシリコンを原子状態でSi基板１に照射する。この
とき、分子線強度測定装置（図示せず）を監視してアセ
チレンの分子線強度（Ia）とシリコンの分子線強度（I
b）との比、つまり分子線強度比（Ia/Ib）を100以下と
する（第３工程）。これにより、第２図に示す如く3C−
SiC単結晶バッファ層４が30Å／分以下の遅い成長速度
で形成される。この3C−SiC単結晶バッファ層４は3C−S
iC炭化バッファ層２の表面が粗いため、3C−SiC単結晶
バッファ層４の上に成長させる層の厚みを均一にすべ
く、上表面を平滑に形成する。3C−SiC単結晶バッファ
層４の平滑度は前記電子線回析装置にて検出される。
室10内へノズル15よりアセチレンガスを導入し、また同
時にエレクトロンビーム発生装置16を作動させてルツボ
17内のシリコンを原子状態でSi基板１に照射する。この
とき、分子線強度測定装置（図示せず）を監視してアセ
チレンの分子線強度（Ia）とシリコンの分子線強度（I
b）との比、つまり分子線強度比（Ia/Ib）を100以下と
する（第３工程）。これにより、第２図に示す如く3C−
SiC単結晶バッファ層４が30Å／分以下の遅い成長速度
で形成される。この3C−SiC単結晶バッファ層４は3C−S
iC炭化バッファ層２の表面が粗いため、3C−SiC単結晶
バッファ層４の上に成長させる層の厚みを均一にすべ
く、上表面を平滑に形成する。3C−SiC単結晶バッファ
層４の平滑度は前記電子線回析装置にて検出される。
3C−SiC単結晶バッファ層４をその上表面が平滑にな
るように形成した後、基板温度を更に上昇して1200℃に
保持し、上記分子線強度比を100以下とする（第４工
程）。これにより第２図に示す如く3C−SiC単結晶３が3
C−SiC単結晶バッファ層４のときよりも速い100Å／分
以下の成長速度で形成される。
るように形成した後、基板温度を更に上昇して1200℃に
保持し、上記分子線強度比を100以下とする（第４工
程）。これにより第２図に示す如く3C−SiC単結晶３が3
C−SiC単結晶バッファ層４のときよりも速い100Å／分
以下の成長速度で形成される。
この3C−SiC単結晶３が所望厚形成されるとアセチレ
ンガス及びシリコンの反応室10内への供給等を停止し、
反応を終了する。
ンガス及びシリコンの反応室10内への供給等を停止し、
反応を終了する。
第３図は上述の本発明の各工程での基板温度を示すグ
ラフであり、横軸に時間をとり、縦軸に基板温度（℃）
をとって示している。
ラフであり、横軸に時間をとり、縦軸に基板温度（℃）
をとって示している。
この図より理解される如く本発明による場合は、高真
空中で層成長を行うので、基板温度が低くても格子欠陥
なしに3C−SiC炭化バッファ層２、3C−SiC単結晶バッフ
ァ層４及び3C−SiC単結晶を形成することができる。ま
た基板温度を低くできることで製造された半導体装置は
反応系から取込まれる不純物量が少なく、またスリップ
ライン等の格子欠陥がない。
空中で層成長を行うので、基板温度が低くても格子欠陥
なしに3C−SiC炭化バッファ層２、3C−SiC単結晶バッフ
ァ層４及び3C−SiC単結晶を形成することができる。ま
た基板温度を低くできることで製造された半導体装置は
反応系から取込まれる不純物量が少なく、またスリップ
ライン等の格子欠陥がない。
なお、上記実施例では化成分子線装置の反応室内にシ
リコン源を予め入れておき、層成長を行っているが、本
発明はこの装置を使用せずともよく、例えば高真空度に
反応室内を保持できる半導体製造装置の反応室内へ外部
からSiを含むガス（例えば、SiH4、SiHC1）と炭化水素
ガス（例えばC3H8）とを供給しても実施できる。尚、こ
の場合、ソース源の種類によって、最適成長温度や分子
線強度比は異なる。
リコン源を予め入れておき、層成長を行っているが、本
発明はこの装置を使用せずともよく、例えば高真空度に
反応室内を保持できる半導体製造装置の反応室内へ外部
からSiを含むガス（例えば、SiH4、SiHC1）と炭化水素
ガス（例えばC3H8）とを供給しても実施できる。尚、こ
の場合、ソース源の種類によって、最適成長温度や分子
線強度比は異なる。
また、ガスソースを或る高い温度で加熱することによ
り、安定な分子状態から活性な分子状態にクラッキング
させた後に供給しても、3C−SiC単結晶層の生成が可能
であり、成長温度も当然低温化される。
り、安定な分子状態から活性な分子状態にクラッキング
させた後に供給しても、3C−SiC単結晶層の生成が可能
であり、成長温度も当然低温化される。
以上詳述した如く、本発明による場合には高真空中で
層成長を行うので、基板を比較的低い温度にした状態で
各層を成長させ得、このため反応系から各層へ取込まれ
る不純物量を減少でき、また格子欠陥の発生を防止でき
る。更に、3C−SiC単結晶バッファ層を形成するので、3
C−SiC単結晶の表面を平滑にできる等、本発明は優れた
効果を奏する。
層成長を行うので、基板を比較的低い温度にした状態で
各層を成長させ得、このため反応系から各層へ取込まれ
る不純物量を減少でき、また格子欠陥の発生を防止でき
る。更に、3C−SiC単結晶バッファ層を形成するので、3
C−SiC単結晶の表面を平滑にできる等、本発明は優れた
効果を奏する。
第１図は本発明の実施状態を示す模式図、第２図は本発
明により製造した半導体装置の断面構造図、第３図は本
発明による場合の基板温度の推移を示すグラフ、第４図
は従来装置の断面構造図である。 １……Si基板、２……3C−SiC炭化バッファ層、３……3
C−SiC単結晶、４……3C−SiC単結晶バッファ層、10…
…反応室
明により製造した半導体装置の断面構造図、第３図は本
発明による場合の基板温度の推移を示すグラフ、第４図
は従来装置の断面構造図である。 １……Si基板、２……3C−SiC炭化バッファ層、３……3
C−SiC単結晶、４……3C−SiC単結晶バッファ層、10…
…反応室
Claims (1)
- 【請求項１】Si基板と3C−SiC単結晶との間に3C−SiC炭
化バッファ層を備えた3C−SiC半導体装置の製造方法に
おいて、 高真空に保持した反応室内にて炭化水素ガスとSiとを反
応させ、反応室内のSi基板上に3C−SiC炭化バッファ層
を形成し、次いでSi基板温度を昇温してその上に3C−Si
C単結晶バッファ層を形成したのち、Si基板温度を更に
昇温して3C−SiC単結晶バッファ層形成時より速い速度
で3C−SiC単結晶を形成することを特徴とする3C−SiC半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24984786A JPH0815143B2 (ja) | 1986-10-20 | 1986-10-20 | ３Ｃ−ＳｉＣ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24984786A JPH0815143B2 (ja) | 1986-10-20 | 1986-10-20 | ３Ｃ−ＳｉＣ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63102311A JPS63102311A (ja) | 1988-05-07 |
| JPH0815143B2 true JPH0815143B2 (ja) | 1996-02-14 |
Family
ID=17199066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24984786A Expired - Lifetime JPH0815143B2 (ja) | 1986-10-20 | 1986-10-20 | ３Ｃ−ＳｉＣ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815143B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002220299A (ja) * | 2001-01-19 | 2002-08-09 | Hoya Corp | 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159020A (ja) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5972801A (en) * | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| DE19755979A1 (de) | 1996-12-09 | 1999-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor |
-
1986
- 1986-10-20 JP JP24984786A patent/JPH0815143B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 第３３回応用物理学会学術講演会講演予稿集（１９８６）Ｐ．６３５２Ｐ−Ｔ−７ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002220299A (ja) * | 2001-01-19 | 2002-08-09 | Hoya Corp | 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63102311A (ja) | 1988-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6311834B2 (ja) | 窒化物半導体基板の製造方法 | |
| EP0259777B1 (en) | Method for growing single crystal thin films of element semiconductor | |
| US5246536A (en) | Method for growing single crystal thin films of element semiconductor | |
| US5944890A (en) | Method of producing single crystals and a seed crystal used in the method | |
| JPH07147251A (ja) | 結晶性炭化ケイ素膜の成長方法 | |
| JPS5927753B2 (ja) | ダイヤモンドの合成法 | |
| JPH06216050A (ja) | 単結晶炭化ケイ素層を有するウエーハの製造方法 | |
| JPH0736387B2 (ja) | 半導体デバイスの製造法 | |
| JP3194820B2 (ja) | 配向性ダイヤモンド膜の形成方法 | |
| JP4733485B2 (ja) | 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶 | |
| JPH0127568B2 (ja) | ||
| JP2002003285A (ja) | ＳｉＣ被覆黒鉛部材およびその製造方法 | |
| JP4578964B2 (ja) | 単結晶炭化ケイ素の形成 | |
| JP5186733B2 (ja) | ＡｌＮ結晶の成長方法 | |
| EP0759416A2 (en) | Vessel of pyrolytic boron nitride | |
| JPH0815143B2 (ja) | ３Ｃ−ＳｉＣ半導体装置の製造方法 | |
| JP4505202B2 (ja) | 炭化珪素単結晶の製造方法および製造装置 | |
| JPH10324599A (ja) | 炭化珪素単結晶の製造方法 | |
| JP4309509B2 (ja) | 熱分解黒鉛からなる単結晶成長用のルツボの製造方法 | |
| JP3717562B2 (ja) | 単結晶の製造方法 | |
| JPH09263498A (ja) | 炭化珪素単結晶の製造方法 | |
| JPS63166215A (ja) | 半導体気相成長装置 | |
| GB2192643A (en) | Method of coating refractory vessels with boron nitride | |
| JP2988434B2 (ja) | Ｉｉ−ｉｖ族化合物半導体結晶の成長方法 | |
| JP2007145679A (ja) | 窒化アルミニウム単結晶の製造装置及びその製造方法 |