JPH0736499B2 - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JPH0736499B2 JPH0736499B2 JP1261521A JP26152189A JPH0736499B2 JP H0736499 B2 JPH0736499 B2 JP H0736499B2 JP 1261521 A JP1261521 A JP 1261521A JP 26152189 A JP26152189 A JP 26152189A JP H0736499 B2 JPH0736499 B2 JP H0736499B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistors
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はBTL電力増幅回路に関し、特に抵抗とコンデン
サより成るフィルターとバッファアンプにより電源電圧
から基準電圧を発生し、その基準電圧より出力端子直流
電圧を設定する方式のBTL電力増幅回路に関する。
サより成るフィルターとバッファアンプにより電源電圧
から基準電圧を発生し、その基準電圧より出力端子直流
電圧を設定する方式のBTL電力増幅回路に関する。
第２図にこの種のBTL電力増幅回路の例を示す。基準電
圧回路100は正電源端子17と接地電位の間に抵抗６と抵
抗７を直列に接続し、抵抗６と抵抗７の接続点と接地電
位の間にコンデンサ14が接続される。さらに抵抗６と抵
抗７の接続点には、バッファ・アンプ13の入力端子が接
続される。入力端子21は初段増幅器24の非反転入力端子
に接続する。初段増幅器24の反転入力端子には帰還抵抗
23が基準電圧回路100のバッファアンプ13の出力端子と
の間に接続され、また帰還抵抗22が初段増幅気24の出力
端子との間に接続される。初段増幅器24の出力端子は初
段増幅器24の出力信号から反転・非反転信号を生成する
反転・非反転信号増幅器200のPNPトランジスタ１のベー
スに接続される。PNPトランジスター3,4,5は、カレント
ミラー回路を構成しており、それぞれのエミッターは正
電源端子17に接続され、ベースは共通に接続されてい
る。PNPトランジスタ５のコレクターは、ベースと接続
され、さらに定電流源18に接続されている。PNPトラン
ジスタ3,4のコレクター間に抵抗12が接続されており、
さらにPNPトランジスタ４のコレクターはPNPトランジス
ター１のエミッター及び電力増幅を行なう終段増幅器16
の出力端子20に帰還抵抗９を介して接続されている。PN
Pトランジスタ３のコレクターはPNPトランジスター２の
エミッター及び終段増幅器15の出力端子19に帰還抵抗８
を介して接続されている。PNPトランジスター２のベー
スは、バッファ・アンプ13の出力に接続される。PNPト
ランジスター１のコレクターは出力段アンプ16のNPNト
ランジスター28のベースに接続され、さらに抵抗10を介
してGND32に接続される。PNPトランジスタ２のコレクタ
ーは終段増幅器15のNPNトランジスター25のベースに接
続されさらに抵抗11を介してGND32に接続される。終段
増幅器15のNPNトランジスター25のエミッターはNPNトラ
ンジスタ27のベースと抵抗26を介してGND33に接続さ
れ、NPNトランジスタ27のエミッターはGND33に接続され
ている。終段増幅器16のNPNトランジスタ28のエミッタ
ーはNPNトランジスタ30のベースと抵抗29を介してGND34
に接続されNPNトランジスタ30のエミッターはGND34に接
続されている。終段増幅器15,16の出力端子19・20の間
には負荷抵抗31が接続されている。終段増幅器15,16の
電源は正電源端子17に接続されている。
圧回路100は正電源端子17と接地電位の間に抵抗６と抵
抗７を直列に接続し、抵抗６と抵抗７の接続点と接地電
位の間にコンデンサ14が接続される。さらに抵抗６と抵
抗７の接続点には、バッファ・アンプ13の入力端子が接
続される。入力端子21は初段増幅器24の非反転入力端子
に接続する。初段増幅器24の反転入力端子には帰還抵抗
23が基準電圧回路100のバッファアンプ13の出力端子と
の間に接続され、また帰還抵抗22が初段増幅気24の出力
端子との間に接続される。初段増幅器24の出力端子は初
段増幅器24の出力信号から反転・非反転信号を生成する
反転・非反転信号増幅器200のPNPトランジスタ１のベー
スに接続される。PNPトランジスター3,4,5は、カレント
ミラー回路を構成しており、それぞれのエミッターは正
電源端子17に接続され、ベースは共通に接続されてい
る。PNPトランジスタ５のコレクターは、ベースと接続
され、さらに定電流源18に接続されている。PNPトラン
ジスタ3,4のコレクター間に抵抗12が接続されており、
さらにPNPトランジスタ４のコレクターはPNPトランジス
ター１のエミッター及び電力増幅を行なう終段増幅器16
の出力端子20に帰還抵抗９を介して接続されている。PN
Pトランジスタ３のコレクターはPNPトランジスター２の
エミッター及び終段増幅器15の出力端子19に帰還抵抗８
を介して接続されている。PNPトランジスター２のベー
スは、バッファ・アンプ13の出力に接続される。PNPト
ランジスター１のコレクターは出力段アンプ16のNPNト
ランジスター28のベースに接続され、さらに抵抗10を介
してGND32に接続される。PNPトランジスタ２のコレクタ
ーは終段増幅器15のNPNトランジスター25のベースに接
続されさらに抵抗11を介してGND32に接続される。終段
増幅器15のNPNトランジスター25のエミッターはNPNトラ
ンジスタ27のベースと抵抗26を介してGND33に接続さ
れ、NPNトランジスタ27のエミッターはGND33に接続され
ている。終段増幅器16のNPNトランジスタ28のエミッタ
ーはNPNトランジスタ30のベースと抵抗29を介してGND34
に接続されNPNトランジスタ30のエミッターはGND34に接
続されている。終段増幅器15,16の出力端子19・20の間
には負荷抵抗31が接続されている。終段増幅器15,16の
電源は正電源端子17に接続されている。
次に、第２図の回路における出力端子19,20の端子電圧
の決まり方を説明する。初段増幅器24の出力端子電圧
は、無信号時に基準電圧回路100のバッファアンプ13の
出力電圧（以下Vrefとする）になっているとする。さら
にPNPトランジスター1,2のベース，エミッタ間電圧を各
々VBE1,VBE2、帰還抵抗8,9の抵抗値を各々R8,R9、帰還
抵抗8,9における電圧降下を各々VR8,VR9とすると、BTL
電力増幅回路の出力端子19,20の出力直流電圧VOUT19,V
OUT20は VOUT19＝Vref＋VBE2−VR8 （１） VOUT20＝Vref＋VBE1−VR9 （２） 帰還抵抗8,9に流れる電流値を各々、IR8,IR9とすると VR8＝R8・IR8,VR9＝R9・IR9 （３） カレントミラー回路を構成するPNPトランジスタの電流
値を等しくし、その電流値をI1、またPNPトランジスタ
1,2のエミッタ電流を各々IE1,IE2とすると、IR8,I
R9は、IR8＝I1−IE2,IR9＝I1−IE1となる。ここで、PNP
トランジスタ1,2のhFEが充分に大きく、ベース電流が無
視できるとし、PNPトランジスタ1,2のコレクタ電流を各
々IC1,IC2とすると IR8＝I1−IC2,IR9＝I1−IC1 （４） ここでNPNトランジスタ25,28のベース電位を各々VB25,V
B28,とすると、IC1とIC2は IC1＝VB28/R10,IC2＝VB25/R11 （５） 以上の式（１）（２）（３）（４）（５）より VOUT19＝Vref＋VBE2−VR・（I1−VB25/R11） （６） VOUT20＝Vref＋VBE1−R8・（I1−VB28/R10） （７） となる。
の決まり方を説明する。初段増幅器24の出力端子電圧
は、無信号時に基準電圧回路100のバッファアンプ13の
出力電圧（以下Vrefとする）になっているとする。さら
にPNPトランジスター1,2のベース，エミッタ間電圧を各
々VBE1,VBE2、帰還抵抗8,9の抵抗値を各々R8,R9、帰還
抵抗8,9における電圧降下を各々VR8,VR9とすると、BTL
電力増幅回路の出力端子19,20の出力直流電圧VOUT19,V
OUT20は VOUT19＝Vref＋VBE2−VR8 （１） VOUT20＝Vref＋VBE1−VR9 （２） 帰還抵抗8,9に流れる電流値を各々、IR8,IR9とすると VR8＝R8・IR8,VR9＝R9・IR9 （３） カレントミラー回路を構成するPNPトランジスタの電流
値を等しくし、その電流値をI1、またPNPトランジスタ
1,2のエミッタ電流を各々IE1,IE2とすると、IR8,I
R9は、IR8＝I1−IE2,IR9＝I1−IE1となる。ここで、PNP
トランジスタ1,2のhFEが充分に大きく、ベース電流が無
視できるとし、PNPトランジスタ1,2のコレクタ電流を各
々IC1,IC2とすると IR8＝I1−IC2,IR9＝I1−IC1 （４） ここでNPNトランジスタ25,28のベース電位を各々VB25,V
B28,とすると、IC1とIC2は IC1＝VB28/R10,IC2＝VB25/R11 （５） 以上の式（１）（２）（３）（４）（５）より VOUT19＝Vref＋VBE2−VR・（I1−VB25/R11） （６） VOUT20＝Vref＋VBE1−R8・（I1−VB28/R10） （７） となる。
次にこのBTL電力増幅回路にて正電源端子17の電圧（以
下VCCとする）が、急激に低下した場合の動作につい
て、第３図（ａ），第３図（ｂ）を用いて説明する。第
３図（ａ）は無信号時のBTL電力増幅回路の出力端子電
圧VOUT19,VOUT20,Vrefの電位変動を示したものである。
VCCがVCC1からVCC2に低下時、VrefはVCCがVCC1の時の値
Vref1からVCCがVCC2の値Vref2へ抵抗6,7、コンデンサ14
の時定数により下がりVOUT19,VOUT20は式（６），
（７）よりVrefに追従して下がる。
下VCCとする）が、急激に低下した場合の動作につい
て、第３図（ａ），第３図（ｂ）を用いて説明する。第
３図（ａ）は無信号時のBTL電力増幅回路の出力端子電
圧VOUT19,VOUT20,Vrefの電位変動を示したものである。
VCCがVCC1からVCC2に低下時、VrefはVCCがVCC1の時の値
Vref1からVCCがVCC2の値Vref2へ抵抗6,7、コンデンサ14
の時定数により下がりVOUT19,VOUT20は式（６），
（７）よりVrefに追従して下がる。
次に第３図（ｂ）は信号入力時のBTL電力増幅回路の出
力端子電圧VOUT19とVrefの電位変動を示したものであ
る。信号入力時は、VCCがVCC1からVCC2に低下した時、V
OUT19の信号波形は上側振幅時にクリップしてしまう。
出力端子電圧VOUT20も同様の動作となり、負荷31の両端
にあらわれる信号波形もクリップしてしまう。
力端子電圧VOUT19とVrefの電位変動を示したものであ
る。信号入力時は、VCCがVCC1からVCC2に低下した時、V
OUT19の信号波形は上側振幅時にクリップしてしまう。
出力端子電圧VOUT20も同様の動作となり、負荷31の両端
にあらわれる信号波形もクリップしてしまう。
上述した従来のBTL電力増幅回路では電源電圧VCCよりフ
ィルターを介して基準電圧Vrefを設定し、さらにVrefか
ら出力端子電圧と設定するため、電源電圧VCCが急激に
低下した場合、出力端子電圧がVCCに追従しないため、
信号時出力波形がクリップするという欠点がある。
ィルターを介して基準電圧Vrefを設定し、さらにVrefか
ら出力端子電圧と設定するため、電源電圧VCCが急激に
低下した場合、出力端子電圧がVCCに追従しないため、
信号時出力波形がクリップするという欠点がある。
また、フィルター回路の時定数を下げることにより、Vr
efはVCCに追従させることができるが、Ｓ・Ｖ・Ｒ・Ｒ
（Supply Voltage Ripple Re−jection:電源電圧に雑音
成分を重畳した場合のその雑音成分とBTL電力増幅回路
の出力端子に現れる雑音成分のレベルの比）特性が低下
するという欠点がある。
efはVCCに追従させることができるが、Ｓ・Ｖ・Ｒ・Ｒ
（Supply Voltage Ripple Re−jection:電源電圧に雑音
成分を重畳した場合のその雑音成分とBTL電力増幅回路
の出力端子に現れる雑音成分のレベルの比）特性が低下
するという欠点がある。
本発明のBTL電力増幅回路は、抵抗とコンデンサで構成
されたフィルターとバッファ・アンプにより電源電圧か
ら基準電圧を発生する基準電圧回路と、基準電圧でバイ
アスされた初段増幅器と、初段増幅器の出力信号より反
転信号・非反転信号を生成する反転・非反転信号増幅器
と、反転信号・非反転信号を各々電力増幅する終段増幅
器と、電源電圧と基準電圧を比較して動作するコンパレ
ータ回路を有している。
されたフィルターとバッファ・アンプにより電源電圧か
ら基準電圧を発生する基準電圧回路と、基準電圧でバイ
アスされた初段増幅器と、初段増幅器の出力信号より反
転信号・非反転信号を生成する反転・非反転信号増幅器
と、反転信号・非反転信号を各々電力増幅する終段増幅
器と、電源電圧と基準電圧を比較して動作するコンパレ
ータ回路を有している。
〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路である。本発明は従来
技術としてあげた第２図の回路に、NPNトランジスタ20
1,202、抵抗101,102,103,104,105より成り、電源電圧V
CCと基準電圧Vrefを比較して動作するコンパレータ回路
300を設けたものである。
技術としてあげた第２図の回路に、NPNトランジスタ20
1,202、抵抗101,102,103,104,105より成り、電源電圧V
CCと基準電圧Vrefを比較して動作するコンパレータ回路
300を設けたものである。
コンパレータ回路300の構成は、バッファアンプ13の出
力と接地電位間に抵抗101,102を直列に接続し抵抗101と
抵抗102の接続点にNPNトランジスタ201のベースが接続
され、NPNトランジスタ201のコレクターはPNPトランジ
スタ５のコレクターに接続されている。正電源端子17と
接地電位間に抵抗103と104を直列に接続し抵抗103と104
の接続点にNPNトランジスタ202のベースが接続され、NP
Nトランジスタ202のコレクターは正電源端子17に接続さ
れている。NPNトランジスタ201,202のエミッタの接続点
と接地電位間には抵抗105が接続されている。
力と接地電位間に抵抗101,102を直列に接続し抵抗101と
抵抗102の接続点にNPNトランジスタ201のベースが接続
され、NPNトランジスタ201のコレクターはPNPトランジ
スタ５のコレクターに接続されている。正電源端子17と
接地電位間に抵抗103と104を直列に接続し抵抗103と104
の接続点にNPNトランジスタ202のベースが接続され、NP
Nトランジスタ202のコレクターは正電源端子17に接続さ
れている。NPNトランジスタ201,202のエミッタの接続点
と接地電位間には抵抗105が接続されている。
ここで、抵抗101,102,103,104の設定はVCC一定、Vref一
定の時、トランジスタ202が導通状態、トランジスター2
01がしゃ断状態になるように設定し、VCCが急激に低下
してVrefがフィルター回路の時定数により低下し、再び
安定するまでの期間トランジスター201が導通状態、ト
ランジスター202がしゃ断状態になる様に設定する。
定の時、トランジスタ202が導通状態、トランジスター2
01がしゃ断状態になるように設定し、VCCが急激に低下
してVrefがフィルター回路の時定数により低下し、再び
安定するまでの期間トランジスター201が導通状態、ト
ランジスター202がしゃ断状態になる様に設定する。
次に、VCCが急激に低下した場合の回路動作について説
明する。上述の様にコンパレータ回路300の抵抗101,10
2,103,104の抵抗値を設定し、VCCが急激に低下し、NPN
トランジスタ201が導通した場合、NPNトランジスタ201
のコレクタ電流をI2とすると、 I1＝I0＋I2 （８） また、抵抗101,102,105の抵抗値を各々R101,R102,R103,
NPNトランジスタのベース・エミッタ間電圧をVBE201と
すると、 となる。（６）（７）式及び（８）（９）式より となる。
明する。上述の様にコンパレータ回路300の抵抗101,10
2,103,104の抵抗値を設定し、VCCが急激に低下し、NPN
トランジスタ201が導通した場合、NPNトランジスタ201
のコレクタ電流をI2とすると、 I1＝I0＋I2 （８） また、抵抗101,102,105の抵抗値を各々R101,R102,R103,
NPNトランジスタのベース・エミッタ間電圧をVBE201と
すると、 となる。（６）（７）式及び（８）（９）式より となる。
次にVCCが急激に低下した時のVCC、VOUT19の無信号時電
圧及びVOUT19の信号時波形、Vrefの動作を第３図（ｃ）
を用いて説明する。
圧及びVOUT19の信号時波形、Vrefの動作を第３図（ｃ）
を用いて説明する。
期間t1は、VCCがVCC1からVCC2に急激に低下する前の動
作である。
作である。
期間t2は、VCCがVCC1からVCC2に急激に低下し、コンパ
レータ回路300のNPNトランジスタ201が導通している状
態での動作である。Vrefは従来例の回路同様、基準電圧
回路100のフィルター時定数により低下する。VOUT19の
無信号時電圧はコンパレータ回路300のNPNトランジスタ
201が導通し、I2が流れ（10）式に従い低下するが、コ
ンパレータ回路300の抵抗105を適切な値に設定すること
により、第３図（Ｃ）のようにVCCに追従した動作を行
なわせることができ、信号入力時の信号波形のクリップ
を防止できる。VOUT20同様な動作を行なう。
レータ回路300のNPNトランジスタ201が導通している状
態での動作である。Vrefは従来例の回路同様、基準電圧
回路100のフィルター時定数により低下する。VOUT19の
無信号時電圧はコンパレータ回路300のNPNトランジスタ
201が導通し、I2が流れ（10）式に従い低下するが、コ
ンパレータ回路300の抵抗105を適切な値に設定すること
により、第３図（Ｃ）のようにVCCに追従した動作を行
なわせることができ、信号入力時の信号波形のクリップ
を防止できる。VOUT20同様な動作を行なう。
ここで本発明の回路ではVCCがVCC1からVCC2に急激に低
下する際、反転出力端子電圧VOUT19、非反転出力端子V
OUT20も急激に変動するが、反転出力端子電圧VOUT19・
非反転出力端子電圧VOUT20が同相で変動する場合、負荷
31の両端では電位差を生じないため、信号時に負荷31の
両端にあらわれる信号波形にも異常な電位変動は生じな
い。
下する際、反転出力端子電圧VOUT19、非反転出力端子V
OUT20も急激に変動するが、反転出力端子電圧VOUT19・
非反転出力端子電圧VOUT20が同相で変動する場合、負荷
31の両端では電位差を生じないため、信号時に負荷31の
両端にあらわれる信号波形にも異常な電位変動は生じな
い。
以上説明したように本発明は、電源電圧VCCと基準電圧V
refを比較して動作するコンパレータ回路を付加するこ
とにより、Ｓ・Ｖ・Ｒ特性を悪化させることなく、電源
電圧VCCが急激に低下した場合の出力波形のクリップを
防止できる効果がある。
refを比較して動作するコンパレータ回路を付加するこ
とにより、Ｓ・Ｖ・Ｒ特性を悪化させることなく、電源
電圧VCCが急激に低下した場合の出力波形のクリップを
防止できる効果がある。
第１図は本発明の一実施例の回路、第２図は従来回路、
第３図（ａ）〜（ｃ）は電源電圧VCCがVCC1からVCC2へ
急激に低下した時の出力端子電圧VOUT19,20と基準電圧V
refの動作を示しており、第３図（ａ）は従来回路にて
電源電圧VCCがVCC1からVCC2に急激に低下した時の出力
端子電圧VOUT19（無信号時）とVrefの動作、第３図
（ｂ）は従来回路にて電源電圧VCCがVCC1からVCC2に急
激に低下した時の出力端子19の信号時波形とVrefの動
作、第３図（ｃ）は本発明の一実施例の回路にて、電源
電圧VCCがVCC1からVCC2に急激に低下した時の出力端子
電圧VOUT19とVrefの動作。 1,2,3,4,5,25,27,28,30,201,202……トランジスター、
6,7,8,9,10,11,12,22,23,26,29,101,102,103,104,105…
…抵抗、31……負荷、17……正電源端子、18……定電流
源、14……コンデンサー、13……バッファアンプ、15,1
6……終段増幅器、21……入力端子、19,20……出力端
子、100……基準電圧回路、200……反転・非反転増幅
器、300……コンパレータ回路、24……初段増幅器、32,
33,34,35,106……接地電位。
第３図（ａ）〜（ｃ）は電源電圧VCCがVCC1からVCC2へ
急激に低下した時の出力端子電圧VOUT19,20と基準電圧V
refの動作を示しており、第３図（ａ）は従来回路にて
電源電圧VCCがVCC1からVCC2に急激に低下した時の出力
端子電圧VOUT19（無信号時）とVrefの動作、第３図
（ｂ）は従来回路にて電源電圧VCCがVCC1からVCC2に急
激に低下した時の出力端子19の信号時波形とVrefの動
作、第３図（ｃ）は本発明の一実施例の回路にて、電源
電圧VCCがVCC1からVCC2に急激に低下した時の出力端子
電圧VOUT19とVrefの動作。 1,2,3,4,5,25,27,28,30,201,202……トランジスター、
6,7,8,9,10,11,12,22,23,26,29,101,102,103,104,105…
…抵抗、31……負荷、17……正電源端子、18……定電流
源、14……コンデンサー、13……バッファアンプ、15,1
6……終段増幅器、21……入力端子、19,20……出力端
子、100……基準電圧回路、200……反転・非反転増幅
器、300……コンパレータ回路、24……初段増幅器、32,
33,34,35,106……接地電位。
Claims (1)
- 【請求項１】電源端子と接地端子の間に、第１及び第２
の抵抗を直列に接続し、該第1,第２の抵抗の接続点と接
地端子の間にコンデンサーを接続し、該第1,第２の抵抗
の接続点の電圧を基準電圧とする基準電圧回路によりベ
ースがバイアスされた第１および第２のトランジスタの
各々のエミッタに第１および第２の電流源が接続されま
た該第１および第２のトランジスタのエミッタ間に第３
の抵抗が接続され、さらに該第１および第２のトランジ
スタの各々のコレクタに第１及び第２の増幅回路が接続
され、該第1,第２の増幅回路の出力端子と前記第１及び
第２のトランジスターの各々のエミッタとの間に帰還抵
抗として第４及び第５の抵抗が接続される構成のBTL電
力増幅回路において、前記電源電圧および前記基準電圧
にそれぞれもとづき生成した第１および第２の電圧を比
較し、前記電源電圧が所定の電圧以下となったことを検
出する比較回路と、前記比較回路の検出出力にもとづき
前記第１及び第２の電流源の電流を増加せしめる手段と
を備えるBTL電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261521A JPH0736499B2 (ja) | 1989-10-06 | 1989-10-06 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261521A JPH0736499B2 (ja) | 1989-10-06 | 1989-10-06 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03123211A JPH03123211A (ja) | 1991-05-27 |
| JPH0736499B2 true JPH0736499B2 (ja) | 1995-04-19 |
Family
ID=17363059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1261521A Expired - Lifetime JPH0736499B2 (ja) | 1989-10-06 | 1989-10-06 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736499B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5498998B2 (ja) * | 2011-08-12 | 2014-05-21 | 株式会社東芝 | 電力増幅回路 |
-
1989
- 1989-10-06 JP JP1261521A patent/JPH0736499B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03123211A (ja) | 1991-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH0446009B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPH0736499B2 (ja) | 電力増幅回路 | |
| JPH05100757A (ja) | 基準電圧発生回路 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JP2614272B2 (ja) | フィルター回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0145766B2 (ja) | ||
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP2000293244A (ja) | 直流安定化電源装置 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JPH0449701Y2 (ja) | ||
| JPH0535627Y2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPH07336161A (ja) | 差動増幅器 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 |