JPH0736548B2 - スペクトラム拡散受信機 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトラム拡散通信（以下本明細書において
はSSCと略記する。）で使用される受信機に関する。

［発明の概要］ 受信信号に含まれる受信擬似雑音（以下本明細書におい
てはPNと略記する。）符号と受信側で発生される基準PN
符号との相関を取る相関器を備え、該相関器から出力さ
れる相関スパイクより生成される相関パルスの時間的に
前後にサンプリングパルスを発生させ、これにより相関
パルスをサンプリングして、そのずれ方向およびずれ量
を検出し、これに対応する位相制御パルスにより基準PN
符号の位相を制御して上記両符号の同期を保持するよう
にしたSSC受信機において、上記ずれ方向およびずれ量
の検出回数を計数する手段と、この計数値の差が所定値
に達した時に上記位相制御パルスの位相制御量を変化さ
せる手段とを備えたSSC受信機。

［従来の技術］ 従来方式としては、本出願人が昭和62年11月11日付けで
提出した特願昭62−283056号がある。

上記方式では、受信信号に含まれる受信PN符号と受信側
で発生される基準PN符号との相関を取る相関器を備え、
該相関器から出力される相関スパイクより生成される相
関パルスの時間的に前後にサンプリングパルスを発生さ
せ、これにより相関パルスをサンプリングして、そのず
れ方向およびずれ量を検出し、これに対応する位相制御
パルスにより基準PN符号の位相を制御して上記両符号の
同期保持動作を行なう。

［発明が解決しようとする課題］ しかしながら、上記両符号の符号クロック周波数の誤差
が著しい場合、上記両サンプリングパルスによるずれ方
向およびずれ量の検出に対応する位相制御パルスの位相
制御量が不適となり、正常な同期保持動作が行なわれな
いという問題がある。

［発明の目的］ 本発明の目的は、前記両符号の符号クロック周波数の誤
差が著しい場合であっても、正常な同期保持動作が行な
えるSSC受信機を提供することである。

［課題を解決するための手段］ 上記目的を達成するために、本発明による、受信信号に
含まれる受信PN符号と受信側で発生される基準PN符号と
の相関を取る相関器を備え、該相関器から出力される相
関スパイクより生成される相関パルスの時間的に前後の
タイミングにサンプリングパルスを発生させ、上記相関
パルスと上記サンプリングパルスに基づいてそれらのず
れ方向およびずれ量を示すずれ信号を検出し、このずれ
信号に対応する位相制御パルスにより上記基準PN符号の
位相を制御する位相制御手段を備え、上記両符号の同期
を保持するスペクトラム拡散受信機は、上記ずれ信号の
出力回数を計数する計数手段と、該計数手段に基づいて
上記位相制御手段の上記位相制御パルスに対するPN符号
の位相制御量変更手段とを具備することを要旨とする。

［作用］ 相関パルスのずれ方向およびずれ量の検出回数を計数
し、その計数値の差が所定値に達した時に上記位相制御
パルスの位相制御量を変化させる。

［実施例］ 以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。

第１図は本発明によるSSC受信機の一実施例で、１は相
関器、２は２値化回路、３は第１の整合フィルタ、４は
アップダウンカウンタ、５は基準PN符号発生器、６はサ
ンプリングパルスおよびウインドパルス発生器、７はデ
ィジタル位相ロックループ回路、８はPN符号位相制御パ
ルス生成回路、９は復調回路、10は第２の整合フィル
タ、41は比較回路、42は外部回路である。

第１図において、２値化回路２は受信PN符号と基準PN符
号（チ）が相関器１において一致した時およびその近傍
に現われる相関スパイク（ニ）から、その極性を正側お
よび負側に分離した相関パルス（ホ）を生成する。第１
の整合フィルタ３は２値化回路２から出力される相関パ
ルス（ホ）のパターンが所定の判定パターンに一致した
時、パルス（ヘ）（初期同期検出信号）を出力する。

アップダウンカウンタ４は基準PN符号発生器５から出力
されるストローブパルス（リ）によって初期化され、例
えばマイクロプロセッサ等の外部回路42から設定される
オフセット値（イ）よりアップカウントを行なうが、第
１の整合フィルタ３からパルス（ヘ）が出力されると、
これによりトリガされてダウンカウントを行ないボロー
パルス（ト）を発生する。

基準PN符号発生器５は外部回路42から設定される基準PN
符号の初期情報（ハ）に基づいて基準PN符号（チ）およ
びその先頭ビットを示すストローブパルス（リ）を出力
する。

サンプリングおよびウインドパルス発生器６は２値化回
路２から出力される相関パルス（ホ）をサンプリング
し、かつ抽出するためのサンプリングパルス（ヌ）およ
びウインドパルス（ル）を出力する。ディジタル位相ロ
ックループ回路７は相関器１に入力される受信信号
（ロ）に含まれる受信PN符号と基準信号に含まれる基準
PN符号（チ）の同期保持を行なう。

PN符号位相制御パルス生成回路８はアップダウンカウン
タ４およびディジタル位相ロックループ７から出力され
るパルス（ト）および（ヲ）によりトリガされて、基準
PN符号（チ）の位相制御パルス（ヨ）を出力する。復調
回路９は２値化回路２から出力される相関パルス（ホ）
およびサンプリングおよびウインドパルス発生器６から
出力されるウインドパルス（ル）によって２値データに
復調を行なう。第２の整合フィルタ10は復調回路９から
出力される２値データ（タ）が所定のパターンに一致し
た時にパルス（レ）を出力する。

なお上記各回路は外部回路42から出力される受信動作起
動パルスによりトリガされてそれぞれの動作を開始す
る。

次に上述した本発明の実施例の動作をより詳細に説明す
るが、その説明を容易にするため、PN符号の１周期とデ
ータ・ビットの長さが等しく、相関器１による積分区間
とPN符号１周期が等しい場合を例にとる。

外部回路42から受信動作起動パルスが出力されると、基
準PN符号発生器５は外部回路42により設定されたPN符号
の初期情報（ハ）に基づいて基準信号に含まれる基準PN
符号（チ）を相関器１に与える。SSC信号が受信され、
受信信号（ロ）に含まれる受信PN符号と基準PN符号
（チ）が一致すると、相関器１から相関スパイク（ニ）
が２値化回路２に出力される。２値化回路２は第２図に
示すように相関スパイク（ニ）を正側と負側に分離し、
相関パルス（ホ）を生成し、第１の整合フィルタ３、デ
ィジタル位相ロックループ７および復調回路９に与え
る。

さて、前述したように相関器１において前記両PN符号が
どのような位置で一致しているか不明であり、両符号の
一致する位置が正しく設定されなければ受信データを正
しく復調することができない。例えば、第12図（ａ）の
ような形で、両符号が一致した場合、受信符号の半分に
はデータ・ビットＡが、残りの半分にはデータ・ビット
Ｂがのっている。図は上からデータ・ビット、受信PN符
号及び基準PN符号の配列を表わし、Ｌで示した領域は相
関器１による相関演算が行なわれる積分区間を表わす。
PN符号はPN符号Ａを時間反転したものである。

以上説明したように、受信符号と基準符号が、最初にど
の位置で一致しようとも、最終的には第12図（ｂ）のよ
うな位置で一致するように初期同期を行なう必要があ
り、本発明では下記のようにしてこの初期同期の動作を
行なう。

送信されてくるデータは第10図（ａ）に示すようにプリ
アンブルデータおよび情報データより構成される。

送信されてくるデータには第10図（ｂ）に示すように初
期同期のための所定のパターン（初期同期用パターン）
が含まれており、２値化回路２から出力される相関パル
ス（ホ）は第１の整合フィルタ３に入力される。第１の
整合フィルタ３は相関パルス（ホ）のパターンが設定さ
れている所定のパターンに一致した時、パルス（ヘ）を
アップダウンカウンタ４に出力する。

アップダウンカウンタ４は第３図に示すように第１の整
合フィルタ３からパルス（ヘ）が出力されるまで、基準
PN符号発生器５から出力される基準PN符号（チ）の先頭
ビットを示すストローブパルス（リ）によって初期化さ
れ、外部回路42から設定されるオフセット値（イ）より
アップカウントを繰り返す。第１の整合フィルタ３から
パルス（ヘ）が出力されると、アップダウンカウンタ４
は該パルスのタイミングでアップカウントからダウンカ
ウントに切り換わり、カウンタ４のカウント値が０にな
った時、ボローパルス（ト）をPN符号位相制御パルス生
成回路８に出力する。

PN符号位相制御パルス生成回路８は上記ボローパルス
（ト）によりトリガされて基準PN符号（チ）の位相制御
パルス（ヨ）を基準PN符号発生器５、サンプリングパル
スおよびウインドパルス発生器６およびディジタル位相
ロックループ回路に出力する。

上述した一連の動作により受信PN符号と基準PN符号
（チ）が一致するに至る。

第４図、第５図および第６図は第１の整合フィルタ３の
一構成例を示す。

第４図において、11はシフトレジスタ、12はパルス計数
器、13は比較器である。

シフトレジスタ11は第５図に示すように複数のシフトレ
ジスタSR₁〜SRnが直列に接続されており、各々は符号ク
ロックにより駆動され、一定の長さごとに出力端子が設
定されており、それぞれの出力はパルス計数器12に与え
られる。

パルス計数器12は各シフトレジスタから並列に出力され
るパルスの総数をカウントし、そのカウントを２進デー
タに変換して比較器13に出力する。このパルス計数器12
は例えば、第６図に示すように複数の半加算器14および
全加算器15から成る。

上記各シフトレジスタの並列出力は２個１組として各半
加算器14に入力され、半加算が行なわれる。その結果得
られた加算出力は2⁰位に、またキャリー出力は2¹位に割
り当てることにより２進データに変換する。

さらに、２進データに変換した各々を全加算器15に入力
して加算する。このようにしてシフトレジスタ11から並
列に出力されたパルスの総数は２進データに変換され
る。

比較器13はパルス計数器12から出力される２進データと
外部回路42により設定される閾値を比較し、２進データ
が閾値に達した時にパルスを出力する。

上述した構成の第１の整合フィルタ３において、例えば
送信されてくる初期同期のためのデータのパターンが全
て“1"の場合には、正側の相関スパイクが発生する。す
なわち、正側の相関スパイクは相関器１の積分区間に相
当する時間（以下遅延時間と称する。）Ｔの1/2の周期
で発生し、負側の相関スパイクは発生しない。したがっ
て２値化回路２によって相関スパイクと同一周期で正側
の相関パルスが生成されるが、負側の相関パルスは生成
されない。

この相関パルスはシフトレジスタ11に入力されるが、こ
のシフトレジスタ11には第５図に示すように遅延時間Ｔ
の1/2毎に出力端子が設定されている。したがって正常
に信号が受信されているなら、シフトレジスタ11から遅
延時間Ｔの1/2毎にパルスが増加しながら並列に出力さ
れていき、パルス計数器12によって前述のように２進デ
ータに変換され、その後比較器13に外部回路42から設定
された閾値に達すると、比較器13はパルスを出力する。

第１の整合フィルタ３の上述した構成によれば、雑音な
どにより相関器１の出力に異常が生じても、正常な相関
パルスのみに整合を取ることが可能である。

なおシフトレジスタ11を構成する複数のシフトレジスタ
SR₁〜SRnに設定する出力端子の間隔は送信されてくる初
期同期のためのデータのパターンに対応して変形され
る。

第７図および第８図は第２の整合フィルタ10の一構成例
を示す。第７図において、21はシフトレジスタ、22はパ
ルス計数器、23は比較器である。

シフトレジスタ21は、第８図に示すように、複数のシフ
トレジスタSR₁′〜SRn′が直列に接続されて成り、１デ
ータビットの長さに等しい周期のクロックにより駆動さ
れ、各シフトレジスタには出力端子が設定されている。

シフトレジスタ21には復調データが入力され、第10図
（ｂ）に示すようにプリアンブルデータに含まれている
情報データのスタートタイミングを検出するために設定
されたパターンに上記復調データが一致した時、全ての
シフトレジスタSR₁′〜SRn′からパルスが出力されるよ
うに、各シフトレジスタの出力にはインバータINVが適
宜接続されるようになっており、各シフトレジスタの出
力はパルス計数器22に出力される。

パルス計数器22および比較器23は前記のものと同様に構
成されており、パルス計数器22はシフトレジスタ21から
出力されるパルスの総数をカウントして２進データに変
換し、比較器23に出力する。比較器23はこの２進データ
と外部回路42から設定される閾値との比較を行ない、該
２進データが閾値に達した時にパルスを出力する。

さて、上述のようにして初期同期が成立し、所定の両符
号間の配置関係になる。

しかし両符号間の符号クロック周波数に誤差が有る場合
には、上記配置関係から徐々に両符号が一致する位置が
ずれてゆく。すなわち、初期同期が成立しても両符号間
の符号クロック周波数が異なると、両符号が一致する位
置は正常な位置から徐々にずれてしまう。

このため本発明においては上記ずれ、すなわち位相誤差
を補正して同期保持を行なうように下記の処置がとられ
ている。

PN符号位相制御パルス生成回路８から出力された基準PN
符号（チ）の位相制御パルス（ヨ）によってサンプリン
グパルスおよびウインドパルス発生器６およびディジタ
ル位相ロックループ回路７は初期化される。

上記回路６は第９図に示すように、正常な位置関係で得
られる相関パルス（ホ）に対しその時間的に前後にサン
プリングパルスS₁,S₂を発生し、上記回路７に出力す
る。該回路７はサンプリングパルスS₁,S₂によって相関
パルス（ホ）を常時サンプリングし、該相関パルスのず
れ方向をモニタする。

上記回路７はサンプリングが行なわれる毎に、内部のカ
ウンタによってその回数をカウントし、両サンプリング
パルスによるサンプリング回数の差があると、この差が
所定値に達した時に進み、あるいは遅れのずれ量を示す
パルス（ヲ）を前記回路８に出力する。

該回路８は上記パルス（ヲ）でトリガされ、両サンプリ
ングパルスによる相関パルスのずれ検出量に対応する基
準PN符号（チ）の位相制御パルスを基準PN符号発生器５
に与えその位相を制御する。これにより両符号間の位相
誤差は補正され、同期を保持することができる。

しかし、前記両符号間の符号クロック周波数の誤差が著
しい場合、前記両サンプリングパルスによるずれ検出量
に対応する基準PN符号（チ）の位相制御パルスの位相制
御量の限界を越え、正常な同期保持動作が行なえなくな
る可能性がある。

以下に上記の場合における同期保持動作を、相関パルス
（ホ）とサンプリングパルス（ヌ）の時間的に正常な位
置関係（第３図のＡ）から、サンプリングパルス（ヌ）
に対し相関パルス（ホ）が時間的に前方にずれた位置関
係（第３図のＢ）を例に取って説明する。

比較回路41はディジタル位相ロックループ回路７から出
力される進みおよび遅れのずれ量を示すパルス（ヲ）の
出力回数を計数し、進み方向に出力回数が増加し、計数
値が外部回路42から設定される閾値に達した時、ずれ方
向検出パルスとして進み傾向検出パルス（ソ）を外部回
路42に出力する。外部回路42は比較回路41から出力され
た進み傾向検出パルス（ソ）に対応する位相制御パルス
（ヨ）の位相制御量（ツ）を、初期に設定した１チップ
から２チップに変化させる。

すなわち、基準PN符号の位相制御パルス（ヨ）が制御す
る位相量は、第３図のＣとＤに示すように、１チップか
ら２チップに変化する。

このようにして、サンプリングパルス（ヌ）に対する相
関パルス（ホ）の進みあるいは遅れのずれ方向の傾向を
検出することによって、基準PN符号の位相制御量を変化
させ同期保持を安定に行なう。

第11図は、比較回路41の一構成例を示す。

第11図において、31および32はカウンタ、33および34は
は比較器である。カウンタ31および32はディジタル位相
ロックループ回路７から出力される進みおよび遅れのず
れ量を示すパルス（ヲ）が入力される。そして、カウン
タ31および32から計数値が比較器33および34に出力され
る。比較器33および34はカウンタ31および32から出力さ
れた計数値が、外部回路42から設定される閾値に達する
と、進みおよび遅れ傾向検出パルスをずれ方向検出パル
スとして外部回路42に出力し、カウンタ31および32は初
期値に戻る。

以上説明したようにして受信PN符号および基準PN符号の
相関器１における初期同期およびその同期保持が行なわ
れることにより、復調回路９により下記のようにして正
確なデータ復調を行なうことができる。

第９図に示すように、相関パルス（ホ）とサンプリング
パルスS₁,S₂の位置関係は常時保持される。

サンプリングパルスおよびウインドパルス発生器６は、
第９図に示すように、サンプリングパルスS₁の立上がり
エッジからサンプリングパルスS₂の立下がりエッジまで
の間隔に等しい幅を有するウインドパルス（ル）を発生
し、上記回路９に出力する。該回路９はウインドパルス
（ル）により相関パルス（ホ）を抽出し、正確なデータ
復調を行なう。

［発明の効果］ 以上説明した通り、本発明によれば、符号クロック周波
数の誤差が著しい場合であっても、正常な同期保持動作
が行なえるという利点が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例における２値化回路の動作説明用タイミング
チャート、第３図は上記実施例の同期保持動作説明用タ
イミングチャート、第４図、第５図および第６図は上記
実施例における第１の整合フィルタの一構成例を示すブ
ロック図、第７図および第８図は上記実施例における第
２の整合フィルタの一構成例を示すブロック図、第９図
は上記実施例の同期保持動作および復調説明用の波形
図、第10図は送信データおよびプリアンブルデータの構
成図、第11図は比較回路の一構成例を示す図、第12図は
受信PN符号と基準PN符号との正しい配列が必要であるこ
とを示す図である。 １……相関器、２……２値化回路、３……第１の整合フ
ィルタ、４……アップダウンカウンタ、５……基準PN符
号発生器、６……サンプリングパルスおよびウインドパ
ルス発生器、７……ディジタル位相ロックループ回路、
８……PN符号位相制御パルス生成回路、９……復調回
路、10……第２の整合フィルタ、41……比較回路、42…
…外部回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】受信信号に含まれる受信擬似雑音符号と受
   信側で発生される基準擬似雑音符号との相関を取る相関
   器を備え、該相関器から出力される相関スパイクより生
   成される相関パルスの時間的に前後のタイミングにサン
   プリングパルスを発生させ、上記相関パルスと上記サン
   プリングパルスに基づいてそれらのずれ方向およびずれ
   量を示すずれ信号を検出し、このずれ信号に対応する位
   相制御パルスにより上記基準擬似雑音符号の位相を制御
   する位相制御手段を備え、上記両符号の同期を保持する
   スペクトラム拡散受信機において、 上記ずれ信号の出力回数を計数する計数手段と、 該計数手段に基づいて上記位相制御手段の上記位相制御
   パルスに対する擬似雑音符号の位相制御量変更手段と を具備することを特徴とするスペクトラム拡散受信機。